技术领域
[0001] 本
发明涉及多路输出
频率合成源技术领域，具体涉及一种用于干涉雷达的多路输出线性扫频源及其控制方法。
背景技术
[0002] 随着无人机、小型弹等轻小型化平台日益普及化，涉雷达有高
分辨率成像能
力和胜任在恶劣天气环境下工作。因此雷达成像技术越来越受到青睐；低功耗、低成本、重量轻的微型SAR系统也得到了许多学者的重视。干涉雷达的小型化，高分辨率特性对相关技术提出了更高的技术要求，因此设计高性能的线性扫频
信号源对提高雷达性能至关重要。
[0003] 线性扫频源在SAR雷达系统中的作用至关重要，其决定着发射机发射频率的稳定度和分辨率的
精度；通常产生线性调频信号的方式是：直接式模拟频率合成技术(DS)、直接数字频率合成技术(DDS)，这两种方式各有其特点。
[0004] 直接式频率合成技术是一种早期发展起来的一种比较简单的频率合成技术；它主要利用混频、倍频、分频的方法由参考频率经过处理运算直接组合得到所需频率的合成方法。其优点是具有原理简单、频率稳定度高、频率跳变快、
相位噪声低、分辨率高,缺点是此种方案设计复杂、体积庞大、功耗较高，不利于应用于小型化SAR雷达系统。
[0005] 随着数字集成
电路的不断发展，DDS技术取得了巨大进步，已经应用于很多领域。DDS由相位累加器、查询表、D/A转换器、低通
滤波器(LBF)和参考时钟组成，核心部件是一个相位累加器。此种方案在很多系统上都有使用，其优点是集成度高，用数字方法易实现，但是缺点是设计
算法较为复杂，功耗较大，在线性度指标和带宽上也很难做到SAR系统要求的精度。
[0006] 较早期的FMCW雷达系统，包括现在很多24G
汽车雷达一般是直接使用VCO，由外部产生的三
角波信号控制其直接振荡产生相应的雷达信号源，但是这种方法很容易受外部因素影响，不是很稳定，线性度一般也就+/-5％左右。很难满足现在高精度SAR雷达系统需要。现有的线性扫频源存在线性度不好、频带不够宽、
驻波比不够小、功耗大、信号输出频段单一等的不足。
[0007] 以上各种扫频源各有其优缺点，难于完全满足高精度、高分辨率小型干涉雷达系统的要求，且多是单路输出，兼容性不强。
发明内容
[0008] 本发明的目的在于克服上述
现有技术的缺点与不足，提供一种用于干涉雷达的多路输出线性扫频源，所述线性扫频源是基于
锁相环技术以及先进的PCB设计技术实现线性度优于2％、驻波比优于1.2、高带宽、功耗低的三路输出线性扫频源。三路输出能适合三种不同波段干涉雷达使用，兼容性更加灵活多样。
[0009] 为了达到上述目的，本发明提出了一种用于干涉雷达的多路输出线性扫频源，包括：所述线性扫频源包括：PCB
电路板以及设置于其上的
微处理器、参考时钟电路、
锁相环电路、有源环路滤波电路、压控
振荡器、分频电路和扫频输出电路；
[0010] 所述微处理器，用于控制扫频源工作方式，对锁相环电路进行逻辑控制，使其输出相应的扫频频率，还用于控制整个扫频源的工作状态；
[0011] 所述参考时钟电路，用于产生外部基准频率，提供给锁相环电路；
[0012] 所述锁相环电路，用于进行逻辑计算、进行频率合成，
输出电压；
[0013] 所述有源环路滤波电路，用于滤除和衰减锁相环输出电压中的高频噪声，然后输出至压控振荡器；
[0014] 所述压控振荡器，用于根据输入的电压振荡产生原始频率信号，输出至向分频电路和扫频输出电路；
[0015] 所述分频电路，用于根据分频的参数对原始频率信号进行分频、滤波处理并输出；
[0016] 所述扫频输出电路，用于接收分频电路输出的信号并进行放大，输出扫频信号。
[0017] 作为上述装置的一种改进，所述线性扫频源包括：电源电路，用于为整个线性扫频源提供供电电压，所述电源电路包括第一电源和第二电源。
[0018] 作为上述装置的一种改进，所述锁相环电路包括：逻辑运算单元、R
分频器、N分频器、主串行口、
锁定检测、寄存器控制、上电复位电路、电荷
泵、小数
调制器和SPI通行串口。
[0019] 作为上述装置的一种改进，所述分频电路包括：第一分频电路和第二分频电路；
[0020] 所述第一分频电路，用于将原始频率信号进行1/2分频并对信号进行滤波处理；
[0021] 所述第二分频电路，用于将原始频率信号进行1/4分频并对信号进行滤波处理。
[0022] 作为上述装置的一种改进，所述扫频输出电路包括：第一扫频输出电路、第二扫频输出电路和第三扫频输出电路；
[0023] 所述第一扫频输出电路，用于对第一分频电路输出的信号进行放大，输出1/2倍频扫频信号，输出
频率范围为：5.2GHz-5.7GHz；
[0024] 所述第二扫频输出电路，用于对压控振荡器输出的信号进行放大，输出原始频率扫频信号，输出频率范围为：10.4GHz—11.4GHz；
[0025] 第三扫频输出电路，用于对第二分频电路输出的信号放大，输出1/4倍频扫频信号，输出频率范围为：2.6GHz—2.85GHz。
[0026] 作为上述装置的一种改进，所述PCB电路板为高频混压结构；所述PCB电路板包括PCB层叠和微带阻抗，所述PCB层叠为4层：第一层为元件布局和
射频信号布线设计层，第二层为GND，第三层为VCC，底层为非敏感信号布线设计；所述PCB电路板的射频信号布线采用弧度为60°的布线方式；其微带阻抗匹配计算公式如下：
[0027] Z＝{87/[sqrt(εr+1.41)]}In[5.98H/(0.8W+T)]
[0028] 其中，εr为PCB板材材质
介电常数，W为走线设计宽度，T为PCB布线
铜皮厚度，H为走线层到参考平面的距离。
[0029] 本发明还提供了一种用于干涉雷达的多路输出线性扫频源的控制方法，所述方法包括：
[0030] 步骤S1)接通电源电路，电源电路输出电压；
[0031] 步骤S2)线性扫频源开始运行，微处理器通过SPI通信方式，向锁相环电路发送触发信号，配置工作模式、起始频率、
停止频率、分频比和步进数；
[0032] 步骤S3)锁相环电路接收到触发信号后开始工作，且逻辑运算单元根据微处理器发送的数据，按照锁相环自身的逻辑，对每个频点进行相应的N值计算，同时对外部参考频率的R值进行计算，并进行数据装载和保存；
[0033] 步骤S4)数据装载完成后，锁相环将压控振荡器的振荡频率和外部时钟产生的参考频率进行相位比较，然后锁相环
电荷泵输出三角波信号经过有源环路滤波放大电路对压控振荡器进行调谐；
[0034] 步骤S5)压控振荡器根据调谐信号大小，输出稳定的线性扫频频率。
[0035] 作为上述方法的一种改进，所述步骤S1)具体包括：
[0036] 步骤S1-1)第一电源稳压电路的输出电压VOUT1为：
[0037] R2＝R1/{(VOUT1/0.81)-1}
[0038] L＝VOUT1×(VIN-VOUT1)/VIN×ΔIL×fsw
[0039] 其中，R2、R1为反馈
电阻，L为输出功率电感，Vin为输入电压,ΔIL为纹波
电流，fsw为
开关频率；
[0040] 步骤S1-2)第二电源稳压电路的输出电压VOUT2为：
[0041]
[0042] 其中，Iadj在环境
温度为25℃时取值30nA。
[0043] 作为上述方法的一种改进，所述步骤S2)具体包括：
[0044] 步骤S2-1)计算锁相环电路的鉴相频率fpd为：
[0045] fpd＝fref/R (1)
[0046] 其中，fref为参考时钟电路产生的参考频率，取50MHz，R为参考时钟频率的分频数，取R＝1；
[0047] 步骤S2-2)确定起始频率N1和停止频率N2：
[0048] 所述N值的计算公式为：
[0049] N＝fvco/fpd (2)
[0050] 其中，fvco为压控振荡器产生的频率，fvco取值范围10.4GHz-11.4GHz，该频率需要进行2分频；
[0051] 起始频率N1＝5.2GHz/50MHz＝104.0；
[0052] 停止频率N2＝57GHz/50MHz＝114.0；
[0053] 步骤S2-3)微处理器计算并向锁相环逻辑单元发送扫频步数：
[0054] 扫频步数＝Tramp/Tref
[0055] 其中，Tramp为扫频周期，Tref为参考时钟周期；
[0056] 步骤S2-4)微处理器向锁相环设定工作模式为扫频工作模式，计算并发送扫频步长，计算公式如下：
[0057] 扫频步长＝(N2-N1)/扫频步数。
[0058] 本发明的方法优点在于：
[0059] 1、本发明提出的用于干涉雷达的多路输出线性扫频源，采用锁相环技术实现多路宽带扫频信号输出，适用多种波段的干涉雷达，兼容性更强；采用锁相环
负反馈技术，性能稳定；
[0060] 2、本发明的用于干涉雷达的多路输出线性扫频源，通过高频板材RO4350B和普通板材FR4进行混压层叠设计，驻波比优于1.2，线性度优于2％，信号完整性优，高频特性优，功耗低。
附图说明
[0061] 图1是本发明的用于干涉雷达的多路输出线性扫频源的结构示意图；
[0062] 图2是本发明的用于干涉雷达的多路输出线性扫频源的PCB设计层叠示意图；
[0063] 图3是本发明的用于干涉雷达的多路输出线性扫频源的控制方法流程示意图；
[0064] 图4是本发明从用于干涉雷达的多路输出线性扫频源的DC-DC电路原理图。
具体实施方式
[0065] 下面结合
实施例及结合附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
[0066] 实施例1：三路输出线性扫频源
[0067] 本发明设计弥补线性扫频源线性度不好、频带不够宽、驻波比不够小、功耗大、信号输出频段单一等的不足。设计了一种小型化，指标高的三输出线性扫频信号源，符合现有SAR雷达系统要求，可应用于多种波段小型化SAR雷达系统。
[0068] 如图1所示，本发明提供了一种用于干涉雷达的三路输出线性扫频源，包括：电源电路、微处理器、参考时钟电路、锁相环电路、有源环路滤波电路、压控振荡器、第一扫频输出电路、第二扫频输出电路、第三扫频输出电路和高频混压结构PCB电路板。通过微处理器控制，由外加
稳定性优于0.1ppm的时钟参考信号与系统本身产生的信号进行比较，完成整个线性扫频信号源的合成工作。
[0069] 电源电路，用于提供所述扫频源各单元部分所需要的供电电压，所述电源电路包括第一电源和第二电源；
[0070] 微处理器，用于控制扫频源工作方式，计算、控制和配置锁相环，对整个锁相环进行逻辑控制，使其输出相应的扫频频率，还用于控制整个扫频源的工作状态；
[0071] 参考时钟电路，用于产生外部基准频率，采用稳定性优于0.1ppm的时钟源，提供给锁相环进行频率比较合成；
[0072] 锁相环内部包括：逻辑运算单元、R分频器、N分频器、主串行口、锁定检测、寄存器控制、上电复位电路、电荷泵、小数调制器和SPI通行串口，由MCU对其进行配置和控制；主要用于进行逻辑计算、进行频率合成；
[0073] 有源环路滤波电路，采用低噪声运放进行有源电路设计的方式，用于滤除和衰减锁相环输出电压中的高频噪声，提高抗干扰性能，调谐VCO输出频率，使系统
相位噪声更优。
[0074] 压控振荡器(VCO)，用于振荡输出系统要求的相应频率波段，使用ADI的芯片作为压控振荡器芯片；
[0075] 第一分频电路，用于将原始频率信号进行1/2分频并对信号进行滤波处理。
[0076] 第二分频电路，用于将原始频率信号进行1/4分频并对信号进行滤波处理。
[0077] 第一扫频输出电路，用于信号放大，输出1/2倍频扫频信号，输出频率范围：5.2GHz-5.7GHz；
[0078] 第二扫频输出电路，用于信号放大，输出原始频率扫频信号，输出频率范围：10.4GHz—11.4GHz；
[0079] 第三扫频输出电路，用于信号放大，输出1/4倍频扫频信号，输出频率范围：2.6GHz—2.85GHz。
[0080] 如图2所示，PCB电路板包括PCB层叠和阻抗，层叠结构采用4层，RO4350B+FR4混压设计结构，RF信号完整性好，系统性能优；第一层为RF信号，第二层为GND，第三层为VCC,底层为非敏感信号布线设计,射频PCB布线采用弧度为60°的布线方式。εγ为3.45，单端Zo为50欧姆，微带阻抗匹配计算公式如下：
[0081] Z＝{87/[sqrt(εr+1.41)]}In[5.98H/(0.8W+T)]
[0082] 其中，εr为PCB板材材质介电常数，W为走线设计宽度，T为PCB布线铜皮厚度，H为走线层到参考平面的距离。
[0083] 实施例2：
[0084] 如图3所示，本发明的实施例2提供了三路输出线性扫频源的控制方法，所述方法包括：
[0085] 步骤S1)接通电源电路，线性扫频源初始化并开始运行，电源原理图如图4所示；
[0086] 该步骤具体包括：
[0087] 步骤S1-1)第一电源稳压电路输出电压VOUT1计算方法公式如下：
[0088] R2＝R1/{(VOUT1/0.81)-1}
[0089] L＝VOUT1×(VIN-VOUT1)/VIN×ΔIL×fsw
[0090] 其中，R2、R1为反馈电阻，L为输出功率电感，VOUT1为输出电压，Vin为输入电压,ΔIL为纹波电流，fsw为开关频率。
[0091] 步骤S1-2)第二电源稳压电路输出电压计算公式如下：
[0092]
[0093] 其中，R1、R2为电路的反馈电阻，VOUT2为输出电压，Iadj在
环境温度为25℃时取值30nA。
[0094] 步骤S2)线性扫频源运行后，微处理器通过SPI通信方式，向锁相环发送触发信号，工作模式、起始频率、停止频率、分频比、步进数；
[0095] 该步骤具体包括：
[0096] 步骤S2-1)确定fpd的值：
[0097] fpd＝fref/R (1)
[0098] 其中，fref为参考时钟电路产生的参考频率，取50MH或100MHz，R为参考时钟频率的分频数，本例采用R＝1。
[0099] 由公式(1)可得：fpd＝50MHz，其中fpd为锁相环的鉴相频率。
[0100] 步骤S2-2)确定起始频率和停止频率：
[0101] 起始频率N1＝5.2GHz/50MHz＝104.0；
[0102] 停止频率N2＝5.7GHz/50MHz＝114.0；
[0103] 起始N1值和停止N2值由微处理器通过SPI协议的通信方式将数据载入到锁相环的寄存器当中，并进行相应的运算。
[0104] 所述N值主要由整数NINT和小数Nfrac构成：
[0105] N＝fvco/fpd＝NINT+Nfrac (2)
[0106] 其中fvco为压控振荡器产生的频率，fvco取值范围10.4GHz-11.4GHz，该频率需要进行2分频。
[0107] 步骤S2-3)微处理器计算并向锁相环逻辑单元发送扫频步数，计算公式如下：
[0108] 步数＝Tramp/Tref
[0109] 其中，Tramp为扫频周期，Tref为参考时钟周期。
[0110] 步骤S2-4)微处理器向锁相环设定工作模式为扫频工作模式，计算并发送扫频步长，计算公式如下：
[0111] 扫频步长＝(停止频率N2-起始频率N1)/步数；
[0112] 步骤S3)锁相环接收到触发信号，开始工作，且逻辑运算单元根据微处理器发送的数据，按照锁相环自身的逻辑，对每个频点进行相应的N值计算，同时对外部参考频率的R值的计算，并进行数据装载和保存。
[0113] 步骤S4)数据装载完成后，锁相环将VCO振荡频率和外部时钟产生的参考频率进行相位比较，然后锁相环电荷泵输出三角波信号经过有源环路滤波放大电路对VCO进行调谐。
[0114] 三角波调谐信号：根据VCO振荡频率和参考频率的相位比较，电荷泵输出三角波信号，经过有源放大电路进行放大滤波，对系统进行杂散控制和优化相位噪声，对VCO进行电压调谐，使输出频率稳定在相应的带宽内。
[0115] 步骤S5)VCO根据调谐信号大小，在相应的范围内输出稳定的线性扫频频率。
[0116] 本发明公开了一种用于干涉雷达的三路输出线性扫频源，该扫频源在MCU的控制下，实现稳定的逻辑控制，实现了10.4GHz-11.4GHz、5.2G-5.7G、2.6G-2.85G的三路扫频频率输出。提出了运用锁相环技术实现三路不同频率输出线性扫频源的方法，提出了SAR系统扫频源小型化、多波段共用的兼容性设计理念，并在设计中运用特殊PCB混压设计技术和射频阻抗匹配技术，优化提升了扫频源的线性度、提升驻波比、降低功耗等技术指标。通过运用混压设计技术，信号完整性更加优越，扫频源整体线性度性能优于0.2％，输出驻波比优于1.2。大大提升扫频源性能，三路输出也实现了一个扫频源兼容多种雷达波段和较宽的带宽输出，为小型化SAR雷达提供了可靠的
硬件支持，也为提升SAR分辨率提供了基本前提。这种线性扫频源主要应用于干涉雷达系统，是干涉雷达系统的重要组成部分。
[0117] 最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行
修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的
权利要求范围当中。
