高精度微弱脑电检测数模混合控制芯片系统专利检索-偶次谐波信号处理专利检索查询-专利查询网

高精度微弱脑电检测数模混合控制芯片系统

阅读：1014发布：2020-05-26

专利汇可以提供高精度微弱脑电检测数模混合控制芯片系统专利检索，专利查询，专利分析的服务。并且本发明提出了一种高精度微弱脑电检测数模混合控制芯片系统，其特征在于，其主要由放大滤波电路、SAR-ADC、数字控制、射频电路、外围电路组成；其可以对输入信号的带宽进行范围限定，避免使用片外滤波元件，同时，所述滤波电路一方面进行斩波放大的带宽限制调整与去噪声滤波功能，另一方面为后面SAR-ADC电路提供频率预先抗混叠功能。本发明可以实现脑电EEG信号的正确采集，证明设计的高度集成的专用高精度放大芯片与EEG-DSP芯片控制系统达到国内外先进水平，对于微弱EEG信号提取以及脑电可穿戴设备具有重要应用价值。，下面是高精度微弱脑电检测数模混合控制芯片系统专利的具体信息内容。

权利要求

1.一种高精度微弱脑电检测数模混合控制芯片系统，其特征在于，其主要由放大滤波电路、SAR-ADC、数字控制、射频电路、外围电路组成；
其可以对输入信号的带宽进行范围限定，避免使用片外滤波元件，同时，所述滤波电路一方面进行斩波放大的带宽限制调整与去噪声滤波功能，另一方面为后面SAR-ADC电路提供频率预先抗混叠功能。
2.根据权利要求1所述的高精度微弱脑电检测数模混合控制芯片系统，其特征在于，所述放大滤波电路中的斩波放大滤波系统使用单级放大电路，其包括3个输入电极：2个差分输入电极与1个共模输入电极，所述差分输入电极包括差分电极1和差分电极2，差分电极1接信号输入工作电极，差分电极2接参考电极；而共模输入电极Vi，cm接到远离输入工作电极的脑区的其余任何位置即可；差分输入以提高共模抑制比、消除偶次谐波、抑制电路非线性。

说明书全文

高精度微弱脑电检测数模混合控制芯片系统

技术领域

[0001] 本发明涉及一种高精度微弱脑电检测数模混合控制芯片系统。

背景技术

[0002] 针对大脑疾病或症状(抑郁、癫痫、疲劳等)的诊断，以及脑机接口通讯的迅速发展，脑电EEG(electro encephalo graph)采集芯片的研发具有非常重要的意义。目前国内脑电EEG检测芯片的研究处于发展阶段。由于需要检测的脑电EEG 信号属于低频微弱小信号(<100Hz，5～100μV)，传感器获取的信号容易被各种噪声干扰：Ag/Ag Cl 电极通过导电膏与脑皮肤接触引起的电极失调电压，外界环境噪声(电磁干扰噪声等)以及电路本身固有噪声(低频1/f闪烁、输入直流失调、时钟skew、固有热噪声、其余失配)等。目前主流的脑电检测设备都过于庞大，不方便携带，比如：Neuro Scan公司的脑电采集硬件与数据分析软件；在脑电检测芯片方面，美国的Neuro Sky公司在神经信号检测领域已经垄断了国际市场；TI公司的ADS1299芯片，其存在放大倍数太小(最大24倍)、功耗大(片内集成8通道Δ-ΣADC)等问题。

[0003] 随着数字移动医疗的发展，未来的发展趋势是需要一种便携式、普适化的脑电检测设备，但是目前现状是已有的设备或芯片不能够满足集成化、便携化、微型化需求；同时，考虑该芯片采集系统将要被应用在便携穿戴领域，因而，需要芯片能耗需要尽可能的低，以提高设备或芯片的续航时间。

[0004] 针对这些问题，本文利用斩波稳定(chopperstabilization)去噪声放大技术设计了微弱脑电EEG小信号高精度放大滤波系统，消除了电路低频1/f闪烁噪声、输入失配引起的失调、开关引入的毛刺/棘波(Glitch/Spike)、内部开关失配等。斩波系统可以实现增益、带宽的数字调节。本文的SAR-ADC(successive approximation register-analog digital converter)可以被前面的8路斩波放大滤波通道复用，对多通道模拟放大信号进行分时轮转模/数转换。斩波放大滤波电路、SAR-ADC电路与EEG-DSP(EEG-digital signal processing)一起组成了先进的脑电EEG传感数字控制采集处理专用电路系统。

发明内容

[0005] 有鉴于此，本发明的目的在于提出一种高精度微弱脑电检测数模混合控制芯片系统。

[0006] 根据上述发明目的，本发明通过以下技术方案来实现：

[0007] 一种高精度微弱脑电检测数模混合控制芯片系统，其主要由放大滤波电路、SAR-ADC、数字控制、射频电路、外围电路组成；其可以对输入信号的带宽进行范围限定，避免使用片外滤波元件，同时，所述滤波电路一方面进行斩波放大的带宽限制调整与去噪声滤波功能，另一方面为后面SAR-ADC电路提供频率预先抗混叠功能。

[0008] 作为优选地，所述放大滤波电路中的斩波放大滤波系统使用单级放大电路，其包括3个输入电极：2个差分输入电极与1个共模输入电极，所述差分输入电极包括差分电极1和差分电极2，差分电极1接信号输入工作电极，差分电极2接参考电极；而共模输入电极Vi，cm接到远离输入工作电极的脑区的其余任何位置即可；差分输入以提高共模抑制比、消除偶次谐波、抑制电路非线性。附图说明

[0009] 图1为微弱脑电高精度放大滤波、SAR-ADC模数转换与EEG-DSP控制芯片系统；

[0010] 图2为单级电流复用斩波放大主体Core、PFB/NFB、RRL与S/H Filter的内部详细电路。

具体实施方式

[0011] 为让本领域的技术人员更加清晰直观的了解本发明，下面将对本发明作进一步的说明。

[0012] 一种高精度微弱脑电检测数模混合控制芯片系统，其主要由放大滤波电路、SAR-ADC、数字控制、射频电路、外围电路组成；其可以对输入信号的带宽进行范围限定，避免使用片外滤波元件，同时，所述滤波电路一方面进行斩波放大的带宽限制调整与去噪声滤波功能，另一方面为后面SAR-ADC电路提供频率预先抗混叠功能。

[0013] 作为优选地，所述放大滤波电路中的斩波放大滤波系统使用单级放大电路，其包括3个输入电极：2个差分输入电极与1个共模输入电极，所述差分输入电极包括差分电极1和差分电极2，差分电极1接信号输入工作电极，差分电极2接参考电极；而共模输入电极Vi，cm接到远离输入工作电极的脑区的其余任何位置即可；差分输入以提高共模抑制比、消除偶次谐波、抑制电路非线性。

[0014] 斩波放大芯片与EEG-DSP芯片实现

[0015] 2.1微弱脑电检测系统整体结构

[0016] 如图1所示，其为设计的脑电EEG传感检测电路芯片采集系统整体结构。其主要由放大滤波电路、SAR-ADC、数字控制、射频电路、外围电路(供电/时钟复位/GPIO)组成；图1中的斩波放大系统，可以对输入信号的带宽进行范围限定，避免使用片外滤波元件；同时，如图1所示，图中虚框图内的滤波系统，一方面进行斩波放大的带宽限制调整与去噪声滤波功能，也为后面SAR-ADC电路提供频率预先抗混叠功能。

[0017] 斩波稳定去噪声技术的chopper放大芯片

[0018] 斩波芯片的电路整体结构

[0019] 如图2所示，检测电路中的斩波放大滤波系统使用单级放大电路，其包括3个输入电极：2个差分输入电极与1个共模输入电极(差分输入电极：差分电极1接信号输入工作电极，差分电极2接参考电极；而共模输入电极Vi，cm接到远离输入工作电极的脑区的其余任何位置即可)；差分输入以提高共模抑制比(common mode rejection ration，CMRR)、消除偶次谐波、抑制电路非线性。如图2所示，chopper LNA为单级斩波放大去纹波主体电路，其决定了放大电路的关键性能参数：噪声、CMRR/电源抑制比(power supply rejection ration，PSRR)、输入阻抗等。chopper LNA核心电路包括3个环路：1)正反馈环路(positive feedback，PFB)；2)负反馈环路(negative feedback，NFB)；3)斩波纹波抑制环路(ripple reduction loop，RRL)。其中PFB环路(α为环路上组件)用来提高输入阻抗Rin，以达到其与电极的输出阻抗Ze进行传感电极获取的Veeg电压分压时，获得更大的EEG信号电压；NFB环路(β为环路上组件)用来进行增益误差消除，达到稳定的40dB中频增益。第一级chopper LNA噪声决定整体噪系；其增益足够大可以抑制后续电路噪声，降低整体噪声。

[0020] 1)斩波芯片的噪声源分布

[0021] 在脑电EEG检测中，有用EEG信号的频率约为0.5～100Hz，幅度范围是5～100μV。斩波放大滤波电路设计需要尽力降低电路系统不同组件引入的各种噪声，以提高最小的脑电EEG信号检测精度。对于连续时间输入信号，相比较于基于自动归零“Auto-Zero”的去噪声技术，“chopper”技术不会引起噪声折叠(noise folding)问题。斩波放大滤波电路的噪声源主要有：①由电极失调引入的电压Eos；②斩波放大主体中由低频1/f闪烁噪声与PMOS差分输入不匹配引入的直流失调电压Vos1；③由RRL环路的积分器中的放大器输入所引入的失调Vos2，其中Eos属于外部电极引入噪声，而Vos1与Vos2属于电路内部主要失调噪声；④与时钟相关的误差噪声：斩波时钟的偏斜(clock skew)引入部分以及栅漏/栅源交叠电容(Cgs/Cgd)导致的时钟馈通(clock feedthrough)效应引入部分；⑤不可避免的电路白热噪声Vthermal。

[0022] 2)斩波放大芯片的噪声消除

[0023] 斩波放大Gm1核心core电路设计：如图2下中侧所示，chopper LNA核心电路使用亚阈值设计、以获得较高的跨导效率gm/Id；使用电流复用技术，两组“差分对”共用同一个电流，获得2倍的跨导gm；使用增益提高“gainboost”技术，以提高增益。在不同的电源下，斩波放大主体核Gm1可以自适应的改变共源共栅的偏置电压。对“chopping”之前的Gm1电路进行仿真，该Gm1核心放大电路的开环增益101d B、1/f noise corner frequency(转角频率)是50Hz(即1/f闪烁噪声超过高斯白噪声的频率)、噪声基线为39.3n V/rt(Hz)。斩波放大差分输入失配解决：输入差分对采用PMOS，失配噪声主要由PMOS差分输入对管的版图不匹配，通过增大差分输入PMOS管的W与L，可以降低(ΔW/W)与(ΔL/L)失调因子，达到降低PMOS管输入差分对Vos，in的目的。斩波放大中被“chopping”元件的策略：如图2左下侧所示，其为斩波开关CHOP1、CHOP2、CHOP3(均由互相不交叠的双相时钟组成)，其生成时钟的偏斜(skew)极小。斩波频率(Fchop＝2k Hz)远高于EEG信号带宽(Fsig<100Hz)，并且由于“chopping”运算，两个输入端循环切换，从输入看进去的元件失配被平均了，因而电路变的更加匀称。如图2左上侧所示，核心放大器Gm1、输入电容Cin均被斩波“chopping”，因而相对于没有“chopping”操作，CMRR/PSRR都得到了提高；同时，利用片外电容Coff_cap对电极失调电压Eos进行轨到轨的抑制；此外，一些斩波稳定放大电路通过加入DC Servo Loop对失调电压Eos进行消除，这种方法对于Eos失调电压的抑制能力有限，并且需要消耗电路面积。斩波“chopping”进行信号与噪声频域隔离的实现：由于第1次斩波操作位于有用信号输入与失调噪声输入之间，因此利用Gm1放大核输出端的第2次斩波操作将失调Vos噪声调制到斩波所在的高频处(Fchop＝2k Hz)，而有效输入信息又经过第二次斩波解调操作，最终有用信号仍然落在原来低频处(Vsig，0.16Hz感知电容对Gm1输出端纹波电压求微分；CHOP3：纹波交流电流变为直流电流；积分器SC_integrator(switched-capacitor integrator)：纹波直流电流变为纹波积分后电压；跨导Gm2：纹波积分后电流；输出阻抗(output resistance tuning，ORT)调节：将纹波积分后电流转变为可调的最终纹波电压)。

[0024] RRL环路的设计需要保证有用的脑电EEG信号不被抑制，如图2右下“EEG信号不会被RRL抑制”框内所示，从Gm1输出的X到节点Y，其信号的传递函数为H(Y)/H(X)，而从X到Y路径上的EEG信号的带宽为BWEEG，需要保证有效的EEG信号不被纹波环路抑制。

[0025] 3)斩波芯片的输入阻抗

[0026] 如图2中上方框内所示，PFB正反馈环路用于提高输入阻抗Rin，相对于不使用PFB环路，输入阻抗Rin提高的倍数是：G＝Cin/Cnfb，使输入阻抗Rin达到约1.5Gohm，可大大提高获得的电极传感电压。正反馈环路的反馈作用点在输入电容Cin之前，并且反馈系数远小于负反馈系数，因而不会引起稳定性问题。

[0027] 4)斩波芯片的输入、输出电压范围对于共模输入Vi，cm，需要与电路板的地接在一起。Vi，cm可以选择任何远离待测脑区的电极位置的电压，当然也可选择脑中央(脑近似‘0’电势处)；电源为1.8V时，Vout，cm使用双端(-1.8～1.8V)或单端输出可以选择。如果使用单端输出，则输出范围[0～3.6V]，此时Vout，cm＝1.8V；此外，输出范围可以跟随Vout，cm自适应调整，比如Vout，cm＝0.9V，输出范围为[0～1.8V]。

[0028] 5)斩波芯片的数字可调增益/带宽

[0029] ，对于增益、带宽数字可调的VGA/LPF电路：输入采样电容C1，基于电容闭环负反馈的电容C2(C2由基于电容阵列的可调电容盒“cap-box”组成)；VGA的放大倍数：C2/C1＝Av。通过调节VGA的负载电容，以调整VGA/LPF带宽上限。同时，可变增益放大器(variable gain amplifier，VGA)/低通滤波器(low pass filter，LPF)可配置的最小上限截至频率为
110Hz，大于脑电EEG(Fsig<100Hz)的信息带宽，并且小于斩波频率(Fchop＝2k Hz)。

[0030] 6)斩波芯片的S/H-Filter电路

[0031] 如图2右上角所示，开关电容(switch-capacitor，SC)采样/保持低通滤波电路(sample/hold filter，S/H-Filter)，使其采样频率满足低频信息带的耐奎斯特定理，把斩波开关、其余开关引入的毛刺电压(Vglitch)或棘波(spike)电压过滤掉，同时，仍然保持原来EEG的有用带宽内的信息。S/H-Filter电路在采样、保持模式之间进行切换；MOS开关的缺点是导通电阻随输入电压变化，引起较大误差，因此使用CMOS互补开关：其由两相时钟控制，NMOS和PMOS一直工作在线性区，输出电阻较小且恒定，与输入信号无关。由于开关存在导通电阻，其对电容充电时，产生KT/Cs噪声，因此需要权衡负载与速度前提下，合理增大Cs采样电容。同时，通过增加dummy管，抵消电荷注入与时钟馈通影响。S/H-Filter电路的两个主要功能是：①去掉由于有限带宽引起的spike噪声；②去掉斩波开关不匹配导致的spike噪声。

[0032] 2.3控制脑电EEG采集系统的EEG-DSP硬件加速

[0033] 2.3.1EEG-DSP基本功能

[0034] ，其为EEG-DSP整体架构。EEG-DSP核完成上电/晶振起振、多通道轮转序列产生(通过片外的数字开关进行通道采样频率的重新配置)、工作使能后，给出转换开始信号的启动同步信号与转换时钟信号、且捕获来自SAR-ADC的转换后的总线数据、进行数据与传感节点的地址绑定、先进先出(first in first out，FIFO)缓存乒乓交叉写入与读出、无线信道的混合基带编码，然后使用打包后的码流对射频发送器进行2.4GHz射频载波附近有效带宽内的载波OOK(on-off keying)/FSK(frequency-shift keying)调制，再经过功放(power amplifier，PA)、最后通过全向天线辐射到5～10m外的接收基站。

[0035] 2.3.2EEG-DSP硬件流水机制

[0036] 如下方所示，DSP加速器硬核工作在4段流水模式下：1)SAR-ADC转换后总线数据乒乓数据FIFO缓存；2)乒乓数据交叉读出；3)信道混合纠错编码，比如前向纠错(forward error correction，FEC)编号；4)数据成帧、码流调制载波。对于连续脑电数据采集情况，以达到对硬件资源的高效时隙利用，方便后期DSP提速以及流水段的指令化处理。

[0037] 3斩波放大、DSP芯片的测试方案

[0038] 通过EEG-DSP对放大系统进行采样通道控制(此处测试选择单通道)；斩波放大芯片增益设置为11 200倍，带宽为110Hz；配合使用国家仪器公司的NI9191-DAQmx采集卡进行数据采集，并且通过DAQmx虚拟通道与LABVIEW2012在PC上位机进行数据缓存、实时数字滤波与实时显示。

[0039] 4斩波放大、DSP芯片的测试与性能分析

[0040] 4.1EEG-DSP芯片的实际测试

[0041] 左侧为封装后EEG-DSP芯片的测试电路板；通过对片外晶振重新配置，右侧为对EEG-DSP芯片进行供电、外接晶振震荡、上电复位(power on reset，POR)后进行的工作clock的分频产生测试，同时，经过其余相关测试，证明EEG-DSP芯片可以正常工作。

[0042] 4.2斩波放大芯片的实际测试

[0043] 4.2.1斩波放大芯片对仪表信号放大、滤波处理测试

[0044] ，进行使用斩波技术前/后输入噪声对比：可见，使用斩波技术前，低频拐角频率为50Hz左右，低频噪声在信息带内为主；使用斩波技术后低频1/f噪声与直流失调噪声得到有效抑制，拐角频率变为大约几m Hz，带内噪声基线为39.3n V/rt(Hz)，而电路白热噪声制约最小信号检测精度。

[0045] ，左侧为设计的8通道脑电斩波放大芯片的显微照片，版图已径经过DRC(design rule check)/LVS(layout versus schematic)的仔细检查，右侧为斩波放大芯片的裸片bonding后照片。对斩波芯片进行基于仪表信号发生器的测试：使用安捷伦信号发生器产生10μV正弦输入信号，然后使用设计的放大芯片进行放大滤波处理；此时，调节VGA的2bits的增益控制输入位(增益调整为112倍)，而斩波放大系统整体增益为81d B(即约11 200倍)；
另外，调节LPF电路的2bits的带宽调整输入位，LPF带宽调整为110Hz，左侧为斩波芯片放大滤波后的效果；可见，设计的电路可以实现对仪表产生的标准微弱小信号进行有效的放大滤波，即设计的芯片具有一定的抵抗芯片内噪声(输入失配/其余失配、低频噪声、电路热噪声、毛刺等)的能力。

[0046] 4.2.2斩波放大芯片基于仪表的传递函数测试

[0047] ，右侧为斩波放大芯片系统的闭环传递函数特征的测试换算结果；使用Agilent的信号发生器，通过扫描0.2～100Hz的频率范围的输入/输出信号，根据输出/输入进行换算从而得到放大芯片的系统闭环传递函数。由换算后的传递函数，可见，放大芯片可以实现对有效带宽内信息(<100Hz)的正确有效的放大滤波，并且在带内的增益恒定。表明设计的斩波放大芯片带通特征符合预期设计指标。

[0048] 4.2.3斩波放大EEG-DSP控制芯片真实采集脑电测试

[0049] 设置斩波放大器的放大倍数为11 200倍，系统带通滤波带宽为110Hz，左侧为放大控制采集系统与PC上位机Labview2012软件进行通信的电路系统局部与采样样本示意图，左侧上方虚圈内的数据放大后即为右侧显示的类似锯齿波的数据结果。从右侧可以看出，放大后信号Vpp处于0.2～0.3V，即来自脑电传感器的电压为20～30μV；是另外一段采集的脑电EEG波的局部放大，采集的脑电传感器电压为20～40μV；可见，设计的芯片可以满足实际微弱EEG脑电小信号的采集任务。

[0050] 4.3斩波芯片与文献中几个典型设计的性能比较

[0051] 本发明的斩波放大器与最近几年文献中的斩波放大芯片的性能比较，其等效输入噪声为0.8μVrms(BW＝100Hz)，功耗为8.1μW/单通道，面积为6.3μm/8通道；本文使用亚阈值跨导提高、电流复用、输入阻抗提高、中频增益稳定、输出纹波抑制、采样去毛刺/棘波、带宽/增益可调等诸多先进方法设计的斩波放大滤波电路系统，与没有采用本文诸多方法的传统斩波放大芯片(比如XU J.W.等人、VAN HELLPUTTE N等人、YOOJ等人在2012年设计的斩波芯片)相比较，本发明设计的新颖斩波芯片可调增益(71～83d B)范围足够大，等效输入噪声得到进一步的抑制，功耗8.1μW/单通道也足够小。输入等效噪声参数比相同工艺下的几种设计得到降低得到了显著改善，CMRR(>113d B)与PSRR(>102d B)参数也完全优于预期设计指标。

[0052] 结论

[0053] 斩波放大滤波芯片，可以实现对μV级微弱脑电EEG信号的高精度检测。其实现对低频1/f与输入失调等噪声的有效抑制；CMRR/PSRR、功耗、面积参数均优于预期设计指标与近年文献中的其余设计；系统增益与带宽数字可调，方便系统参数重构；本发明的EEG-DSP通过测试，局部功能满足多通道控制等，以及可用于后续无线信道纠错编码。最终，采集芯片控制系统通过电路板级测试，以及与PC上位机LABVIEW进行通信，可以实现脑电EEG信号的正确采集，证明设计的高度集成的专用高精度放大芯片与EEG-DSP芯片控制系统达到国内外先进水平，对于微弱EEG信号提取以及脑电可穿戴设备具有重要应用价值。

[0054] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

标题	发布/更新时间	阅读量
一种基于片上太赫兹倍频调制多功能芯片	2020-05-12	361
在基于声学辐射力的超声成像中的自适应杂波滤波	2020-05-14	77
用于正弦相位调制的锁相检测方法及装置	2020-05-14	128
基于SHEPWM策略的三电平变流器中点电位平衡方法	2020-05-14	46
一种绕组错位轮毂电机定子及绕组错位轮毂电机装置	2020-05-11	961
一种频率可调谐倍频三角波、方波的产生装置及方法	2020-05-08	355
干扰信号处理方法和终端	2020-05-12	965
一种新型结构的F23类压控振荡器	2020-05-12	892
基于直流偏置下的石墨烯偶次谐波倍频器及设计方法	2020-05-13	792
一种基于耦合环路谐振网络的F类功率放大器	2020-05-14	197

高精度微弱脑电检测数模混合控制芯片系统

高精度微弱脑电检测数模混合控制芯片系统

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：