적응적 등화기를 위한 에러 발생{Error generation for adaptive equalizer}

등화기들(equalizers)은 음성, 데이터, 및 비디오 통신들과 같은 다수의 다양한 디지털 정보 어플리케이션들에서 중요한 요소이다. 이러한 어플리케이션들은 다양한 전송 매체들을 이용한다. 다양한 매체들은 상이한 전송 특성들을 갖지만, 그들의 어느것도 완전한 것은 아니다. 즉, 모든 매체들은 주파수 종속 위상 및 진폭 왜곡, 다중 경로 수신, 음성 에코들과 같은 다른 종류의 고스팅(ghosting), 및 레일리 페이딩(Rayleigh fading)과 같은 전송된 신호에서의 변화를 유발한다. 채널 왜곡에 부가하여, 실질적으로 모든 종류의 전송은 또한, 부가적인 백색 가우시언 잡음(additive white gausian noise)("AWGN")과 같은 잡음을 받게 된다. 그러므로, 등화기들이 음향 에코 소거기들(예컨대, 전이중 스피커폰들), 비디오 디고스터들(video deghosters)(예컨대, 디지털 텔레비전 또는 디지털 케이블 전송에서), 무선 모뎀 및 전화용 신호 조절기들(signal conditioners), 및 다른 어플리케이션들로서 사용된다.

에러의 한가지 중요한 소스는 상호심볼 간섭(intersymbol interference)("IS

I")이다. ISI는 진폭 변조 디지털 전송과 같은 펄스화된 정보가 예컨대, 전화선 또는 공중 방송과 같은 아날로그 채널을 통해 전송되는 경우에 발생한다. 원래의 신호는 이산 시간 시퀀스의 적절한 근사값으로 시작하지만, 수신된 신호는 연속한 시간 신호이다. 임펄스 열의 형태는 피크들이 원래의 펄스들의 진폭과 관련한 상이한신호로의 전송에 의해 손상되거나 확산된다. 이 신호는, 주기적으로 수신된 신호를 샘플링하는 디지털 하드웨어에 의해 판독된다.

각 펄스는 전형적으로 사인파와 유사한 신호를 생성한다. 당업자들은, 사인파는 일련의 피크들이 중심 피크를 중심으로 하고, 중심 피크로부터의 거리가 증가함에 따라 피크의 진폭이 단조롭게 감소하는 것을 특징으로 한다는 것을 인식할 것이다. 유사하게, 사인파는 중심 피크로부터의 거리를 증가함으로써 단조롭게 감소하는 진폭을 갖는 일련의 트러프들(troughs)을 갖는다. 전형적으로, 이러한 피크들의 주기은 수신 하드웨어의 샘플링 비율과 유사하다. 그러므로, 신호의 한 샘플링 포인트에서의 진폭은 전송된 신호에서의 샘플링 포인트에 대응하는 펄스의 진폭뿐만 아니라 전송 스트림에서의 다른 비트들에 대응하는 펄스들로부터의 기여들에 의해 영향을 받는다. 바꾸어 말하면, 전송 스트림의 한 심볼에 대응하도록 생성된 신호의 일부는 전송 스트림의 다른 심볼들에 대응하는 수신된 신호의 일부에 원하지 않는 기여를 하기 쉽다.

이러한 효과는 펄스들의 적절한 성형(shaping)에 의해, 예컨대, 샘플링 에리트에 대응하는 정규 간격들로 0인 값을 갖는 펄스들을 발생시킴으로써 이론적으로 소거될 수 있다. 그러나, 이러한 펄스 셰이핑은, 전송 동안 펄스들을 손상시키거나 또는 확산할 수 있는 채널 왜곡에 의해 무효로 될 것이다. 따라서, 에러 제어의 또다른 수단이 필요하다. 그러므로, 대부분의 디지털 어플리케이션들은 ISI 및 채널 왜곡을 필터링하기 위해 등화(equalization)를 이용한다.

통상적으로, 자동 합성(automatic synthesis) 및 적응(adaptation)의 2개의등화 형태들이 이러한 목적을 달성하기 위해 이용된다. 자동 합성 방법들에 있어서, 등화기는 전형적으로 왜곡되지 않은 트레이닝 신호의 저장된 사본과 수신된 시간 영역 기준 신호를 비교한다. 이 두 가지를 비교함으로써, 역함수(필터)의 계수를 계산하는데 사용할 수 있는 시간 영역 에러 신호가 결정된다. 이 역함수의 공식은 ZFE("Zero Forcing Equalization") 및 LMS("Least Mean Square")으로 행해진 바와 같이, 시간 영역에서 엄격하게 수행될 수 있다. 다른 방법들은 수신된 트레이닝 신호를 스펙트럼 표시로 전환하는 것을 수반한다. 그 후에, 스펙트럼 전환 응답이 채널 왜곡에 대해 보상하도록 계산될 수 있다. 이 변환 스펙트럼은 필터 탭 가중치들이 추출될 수 있도록 시간 영역 표시로 다시 변환된다.

적응적 등화에서, 등화기는 "결정 디바이스(decision device)"에 의해 발생된, 등화기의 출력과 전송된 신호의 추정 간의 차에 기초한 에러 신호를 최소화하게 한다. 바꾸어 말하면, 등화기 필터는 샘플을 출력하고, 결정 디바이스는 가장 전송되기 쉬운 값을 결정한다. 적응 논리는 2개의 작은값 간의 차를 유지하게 한다. 주된 사상은 수신기가 전송된 펄스들에서 가능한 이산 레벨들의 정보의 장점을 취한다는 것이다. 결정 디바이스가 등화기 출력을 양자화하는 경우, 본질적으로 잡음을 수신하여 폐기한다. 적응적 합성 등화기와 자동 합성 등화기 간의 중대한 차이점은 적응적 등화가 트레이닝 신호를 요구하지 않는다는 것이다.

에러 제어 코딩은 통상적으로 2개의 주요 카테고리들 중 하나를 포함한다: 컨볼루션 코딩 및 블록 코딩(예컨대, 리드-솔로몬(Reed-Solomon) 및 고레이 코딩(Golay coding)). 등화의 적어도 하나의 목적은 채널 왜곡의 역함수인 수학적인"필터"의 발생을 허용하는 것이므로, 수신된 신호가 전송된 신호에 더 가까이 접근한 것으로 다시 전환될 수 있다. 부가적인 심볼들로 데이터를 인코딩함으로써, 디코더가 수신된 신호 해석의 정확성을 개선하도록 사용될 수 있는 전송된 신호에 부가적인 정보가 포함될 수 있다. 물론, 이러한 부가적인 정확성은 부가적인 문자들을 전송하는데 필요한 부가적인 대역폭의 비용 또는 더 높은 주파수로 전송하는데 필요한 부가적인 에너지의 비용으로 달성될 수 있다.

컨볼루션 인코더는 데이터가 클로킹되는 K-스테이지 시프트 레지스터(Ks

tage shift register)를 포함한다. 값 K는 코드의 "제한 길이(constraint length)"로 칭한다. 시프트 레지스터는 선택된 코드 다항식들(code polynomials)에 따라 다양한 포인트들에서 탭된다. 코드 레이트는 분수로서 표시된다. 예컨대, 1/2 레이트 콘볼루션 인코더는 입력의 정확히 2배만큼 많은 심볼들을 갖는 출력을 생성한다. 전형적으로, 탭된 데이터의 셋트는 인코딩된 출력 심볼들 중 하나를 생성하도록 모듈로-2(즉, XOR 동작이 적용됨)로 합산된다. 예컨대, 간단한 K=3, 1/2 레이트 컨볼루션 인코더는 제 1 및 제 3 비트들을 모듈로-2-합산에 의해 출력의 1 비트를 형성하고, 모든 3 비트들을 모듈로-2-합산에 의해 또다른 비트를 형성할 수 있다.

콘볼루션 디코더는 전형적으로 원래 전송된 데이터에 대한 가설들(hypothes

es)을 발생시키고, 적절한 컨볼루션 인코더의 카피를 통해 그러한 가설들을 실행하고, 수신되었던 인코딩된 신호(잡음 포함)와 인코딩 결과들을 비교함으로써 작용한다. 디코더는 고려하는 각각의 가설에 대해 "메트릭(metric)"을 발생시킨다. "메트릭"은 디코더가 대응하는 가설에서 갖는 신뢰도에 대응하는 숫자로 나타낸 값이다.디코더는 직렬 또는 병렬일 수 있으며, 즉, 동시에 하나의 가설, 또는 몇 개를 따를 수 있다.

블록을 통한 콘볼루션 인코딩의 하나의 중요한 장점은 컨볼루션 디코더들이 "소프트 결정(soft decision)" 정보를 쉽게 사용할 수 있다는 것이다. "소프트 결정" 정보는 본질적으로 "정확한" 응답으로서 한 가설을 간단히 선택하는 것보다, 메트릭에 대한 정보를 보유하는 출력을 생성하는 것을 의미한다. 지나치게 단순화한 예에 대해서는, 단일 심볼이 전송 신호에서 "1"인 80%의 가능성을 갖고, "0"인 20% 변화만을 갖도록 디코더에 의해 결정되는 경우, "하드 결정"은 단순히 그 심볼에 대해 1의 값으로 복귀시킨다. 그러나, "소프트 결정"은 다른 하드웨어 다운스트림이 신뢰도에 기초하여 다른 결정을 내리게 허용하도록, 0.8의 값, 또는 혹시 확율의 분포에 대응한 일부 다른 값으로 복귀시킬 것이다.

반면에, 블록 코딩은 더 큰 데이터 블록들을 처리하는 더 큰 능력 및 버스트 에러들(burst errors)을 처리하는 더 큰 능력을 갖는다.

도 1은 통상적으로 100으로 나타낸, 채널 코딩 및 등화기를 포함한 전형적인 디지털 통신 수신기의 블록도를 도시한다. 수신기(100)는 수신된 아날로그 신호를 디지털 포맷으로 다시 변환하는, 복조 및 동기 성분(110)을 포함한다. 수신기(100)는 등화기(120), 내부 디코더(130), 디인터리버(140), 및 외부 디코더(150)를 더 포함한다. 내부 코딩은 전형적으로 컨볼루션 코딩이며, 외부 코딩은 대부분 리드-솔로몬 코딩인, 전형적으로 블록코딩이다. 컨볼루션 및 블록 코딩은 통상적으로 각각의 보완적인 장점들을 이용하기 위해 조합된다.

도 2는 도 1에 도시된 디지털 수신기(100)에 공통적으로 사용되는 등화기(1

20)의 도면이다. 전형적으로, 등화기(120)는 제어기(228), 유한 임펄스 응답("FIR

") 필터(222), 결정 디바이스(226), 및 결정 피드백 등화기("DEF")(224)를 포함한다. FIR 필터(222)는 입력 신호(221)를 수신한다. FIR 필터(222)는 사전-고스트들(pre-ghosts), 즉, 주요 전송 신호 전에 도달하는 고스트 신호들을 소거하도록 사용된다. 결정 디바이스(226)는 그 입력들을 검사하고, 그 입력에서 수신된 신호들 중 하나는 출력(229)에 전송될 신호에 대해 결정을 내린다. 결정 디바이스(226)에 대한 입력은 후-고스트들(post-ghosts), 즉, 주요 전송 신호 이후에 도달하는 고스트 신호들 및 FIR 필터로부터 발생된 잔여 신호를 소거하는데 사용되는 결정 피드백 등화기(224)에 의해 변경된다.

결정 디바이스(226)는 전형적으로 슬라이서와 같은 결정 디바이스이다. 예컨대, 8VSB 시스템에서, 슬라이서는 ±1, ±3, ±5, 및 ±7의 정규화된 신호값들에 대응한 심볼들로 입력을 분류하기 위해, 0, ±2, ±4, 및 ±6의 결정값들을 갖는, 수신된 신호 크기에 기초한 결정 디바이스일 수 있다. 또다른 예로서, 슬라이서는 다차원, 예컨대, 구적 진폭 변조(quadrature amplitude modulation)("QAM") 시스템들에서 사용되는 다차원일 수 있다.

제어기(228)는 입력 데이터 및 출력 데이터를 수신하고, FIR 필터(222)와 결정 피드백 필터(224) 양자 모두에 대한 필터 계수들을 발생시킨다. 당업자들은 LMS 및 RLS 알고리즘을 포함한 이러한 계수들을 발생시키기에 적절한 많은 방식들이 있다는 것을 인식할 것이다.

도 3은 도 2에 도시된 등화기(120)의 다른 세부 항목을 도시한다. 결정 피드백 등화기(224)에 대한 입력은 슬라이서와 같은 결정 디바이스(226)로부터 출력된다. 슬라이스된 데이터는 (F+M) 단계들동안 지연되고, 여기에서, F는 FIR 필터(222)의 단계들의 수와 동일하고, M은 결정 피드백 등화기(224)의 단계들의 수와 동일하다. 등화기(120)는 격자 디코더(350)로 등화된 데이터를 통과시킨다. 에러 신호(310)는 그 출력으로부터 슬라이서(226)에 대한 입력을 감산함으로써 생성된다. 에러 신호(310)는 탭 계수들을 갱신하는데 사용되기 전에 스텝 크기(320)로 곱해진다. 전형적으로, 스텝 크기(320)는 에러 신호가 다수의 사이클을 통해 탭 계수들을 반복적으로 조절하도록 허용하기 위해 1보다 작고, 따라서, 채널 응답 및 잡음의 변화가 평준화된다. 통상적으로 스텝 크기가 더 작아질수록, 더 느린 수렴에 의해 등화기(120)가 수렴할 수 있는 순시 조건들이 더 엄격해진다.

도 4는 도 3에 도시된 결정 피드백 등화기(224)를 사용하는데 적합한 통상적으로 400으로 도시된, 격자 인코더의 다른 세부 사항을 도시한다. 격자 인코더(400)는 8VSB) 격자 인코더, 프리디코더, 및 심볼 매퍼이다. 당업자에 의해 공지된 바와 같이, 8VSB 격자 인코더(400)는 8 레벨, 3비트, 일차원 배열을 사용한다. 도 4로부터 알 수 있는 바와 같이, 8VSB 격자 인코더(400)는 2/3 레이트 격자 코드를 사용한다.

전형적으로, 격자 디코더(350)는 비터비 알고리즘을 사용하여 8VSB 격자 인코더(400)에 의해 인코딩된 신호를 디코딩한다. 전형적으로, 격자 디코더(350)는 다수의 단계들, 대부분 16 또는 24개의 단계를 갖는다. 디코딩된 출력(229)은 디-인터리버(140)에 의해 디인터리브(deinterleave)되고, 그 후에, 외부 디코더(150)으로 전송된다.

도 5는 통상적으로 500으로 도시된, n 단계들을 갖는 8VSB 격자 코드를 위한 전형적인 격자도를 도시한다. 굵은 선은 현재 서바이브 경로를 나타낸다. 각 디코딩 클럭 사이클에서, 새로운 심볼은 격자 디코더로 전송되고 서바이브 경로가 갱신된다. VSB 시스템에서 각 샘플이 하나의 심볼을 포함하고, QAM 또는 오프셋 QAM 시스템에서 각 샘플이 2개의 심볼들, I 채널에서 하나의 심볼, Q 채널에서 나머지 심볼을 포함한다는 것을 인식할 것이다. 그러나, 샘플 크기에 상관없이, 코딩 및 디코딩은 항상 심볼단위로 실행된다. 각 단계에서, 결정은 서바이브 경로에 기초하여, 그 상태가 가장 있을만한(즉, 심볼이 가장 전송될만한)것으로 이루어진다. 예컨대, 단계 1은 입력에 대한 제 1 추정을 부여하고, 단계 2는 입력에 대한 제 2 추정을 부여한다. 서바이브 경로는 각각의 새로운 입력 심볼이 수신될 때 디코딩 프로세스에 기초하여 변화할 수 있고, 서바이브 경로는 한 입력 샘플 시간으로부터 다른 입력 샘플 시간까지(이동된 한 심볼을 통해) 동일하지 않을 수도 있다는 것이 인식될 것이다.

도 6은 비터비 디코딩 알고리즘을 갖는 전형적인 격자 디코더를 사용한 디코딩 에러 레이트를 도시한다. 도면으로부터 알 수 있는 바와 같이, 시스템이 임계값 아래에서 실행되고, 심지어 임계값을 약간 넘는 경우에도, 에러 레이트는 디코딩 후에 저하되고, 디코딩 단계가 커질수록 에러 레이트는 저하된다. 도면은 또한 초기 디코딩 단계들이 나중의 이득보다 더 높은 이득을 갖는다는 것을 도시한다.

도 7은 등화기(120)의 추가적인 세부 사항을 도시한다. 입력 신호(310)는 슬라이서 입력으로부터 슬라이서 출력을 감산함으로서 간단히 얻어지며, 스텝 크기(320)와 곱한다. 스텝된 에러 신호(320)는 FIR 필터(222) 및 DFE(224)에 대한 입력과 곱하고, 결과는 누산기들(710)로 전송되어 등화기 탭들을 갱신한다. 이 에러 신호는 또한, 입력 신호와 슬라이스된 데이터 레벨 간의 변화를 캡쳐한다. 슬라이스된 데이터 레벨이 원래 전송된 데이터 레벨에 대응하지 않을 때마다, 에러 신호는 부정확하게 그 차이를 배제할 것이다. 예컨대, 3의 전송된 값이 4.2로 수신되면, 슬라이서는 4.2를, -0.8의 에러를 갖는 5로 판독할 것이다. 이 경우의 정확한 에러는 실제로 +1.2이다. 멀티패싱(mutltipathing)과 같은 채널 왜곡을 보정하도록 에러 신호를 사용하는 FIR 필터(222) 및 DFE(224)가 에러를 전파할 것이다.

그러므로, 더욱 정확한 에러 신호를 갖는 등화기가 필요하다. 본 발명은 이러한 필요성을 충족시키고, 종래 등화기들과는 다른 장점들을 제공하고자 하는 것이다.

도 1은 종래의 디지털 수신기를 도시하는 도면.

도 2는 도 1의 디지털 수신기에서 사용하는데 적합한 종래의 등화기를 도시하는 도면.

도 3은 도 2의 종래의 결정 피드백 등화기를 더 상세히 도시하는 도면.

도 4는 종래의 8VSB 격자 인코더(trellis encoder), 프리코더, 및 심볼 매퍼(symbol mapper)를 도시하는 도면.

도 5는 종래의 격자를 도시하는 도면.

도 6은 에러율과 신호 대 잡음비 사이의 관계를 도시하는 도면.

도 7은 n 단계들을 갖는 격자도를 도시하는, 도 3의 종래의 결정 피드백 등화기를 도시하는 도면.

도 8은 본 발명에 따라 바람직한 실시예의 등화기를 도시하는 도면.

도 9는 결정 피드백 등화기가 그 입력을 위해 슬라이스된 데이터를 사용하는 다른 실시예의 등화기를 도시하는 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 디지털 수신기

제 1 실시예의 적응적 등화기는 격자 디코더에 대한 입력으로부터 격자 디코더의 출력을 감산함으로써 발생되는 에러 신호를 갖는다.

제 2 실시예의 적응적 등화기는 FIR 필터, 상기 FIR 필터에 연결된 격자 디코더, 상기 격자 디코더에 연결된 매퍼, 및 상기 패머에 연결된 결정 피드백 등화기를 포함한다. 결정 피드백 등화기는 입력으로서 상기 격자 디코더의 매핑되어 스케일링된 출력을 수신한다. 에러 신호는 상기 격자 디코더에 대한 입력으로부터 상기 격자 디코더의 출력을 감산함으로써 발생된다.

제 3 실시예의 적응적 등화기는 FIR 필터, 상기 FIR 필터에 연결된 격자 디코더, 상기 격자 디코더에 연결된 매퍼, 및 상기 매퍼에 연결된 결정 피드백 등화기로 이루어진다. 결정 피드백 등화기는 입력으로서 상기 격자 디코더의 매핑되어 스케일링된 출력을 수신한다. 에러 신호는 상기 격자 디코더에 대한 입력으로부터 등화기의 출력을 감산함으로써 발생된다.

제 4 실시예의 적응적 등화기는 격자 디코더, 매퍼, 및 결정 피드백 등화기만을 사용하여 발생되는 에러 신호를 갖는다.

본 발명의 원리들을 이해를 촉진시키기 위해, 참조는 도면들에서 예시된 실시예에 대해 이루어지고, 특정 언어가 동일하게 기술되도록 사용될 것이다. 그럼에도 불구하고, 본 발명의 범위를 제한하는 것으로 의도되는 것이 아니고, 도시된 바와 같이 본 발명의 원리들의 도시된 디바이스 내의 변경들 및 수정들과 다른 응용들은 본 발명이 관련한 당업자들에게 통상적으로 발생하는 것으로 고려되도록 이해될 수 있다. 특히, 본 발명이 8VSB 시스템에 의해 논의되지만, 예컨대, QAM 및 오프셋 QAM을 포함한 다른 형태의 변조 코딩으로 사용될 수 있다는 것이 고려된다.

도 8은 결정 피드백 등화기(850)가 격자 디코더(350)로부터 그 입력을 수신하는 디코딩 구조를 이용하는 (800)으로 일반적으로 나타낸, 본 발명에 따른 바람직한 실시예의 등화기를 도시한다. 특정한 바람직한 실시예에서, 격자 디코더(350)는 종래에 공지된 바와 같이, 비터비 알고리즘(Viterbi algorithm)을 사용한다. 격자 디코더 출력(803)은 매퍼(810)를 통해 결정 피드백 등화기(850)에 입력된다. 매퍼(810)가 격자 디코더(350)의 출력(803)을 신호 레벨들로 다시 매핑하여 스케일링한다. 예컨대, 8VSB에서,매퍼(810)가 격자 디코더(350)의 출력(803)을 ±1, ±3, ±5, 및 ±7의 정규화된 신호 레벨들로 다시 매핑하여 스케일링한다. 특정 실시예들에서, 격자 디코더(350)는 16개의 단계들을 갖고, 결정 피드백 등화기(850)는 M 개의 탭들을 갖는다. 이러한 실시예들에서, 제 17 탭으로부터 제 M 탭까지, 이 부분에 대한 입력이 격자 디코더의 제 16 단계로부터 매핑되어 스케일링된 출력인 것을 제외하고는, 결정 피드백 등화기(850)는 종래의 결정 피드백 등화기(224)와 동일한 구조를 갖는다. 제 1 탭으로부터 제 16탭까지, DFE(850)에 대한 입력들은 각각 격자 디코더(350)의 제 1 단계로부터 제 16단계까지의 출력(803)의 매핑되어 스케일링된 버전이다. 도 8로부터 알 수 있는 바와 같이, 각 입력 심볼에 대해, 서바이브 경로(survive path)(도 8에서 굵은 선으로 강조된)가 있다. 단계 1로부터 단계 16까지의 DFE(850)에 대한 입력들은 서바이브 경로 상에 매핑되어 스케일링된 출력이다.

특정한 다른 실시예들에서, 격자 디코더(350)는 일부 다른 수의 단계들 "n"을 갖고, DFE(850)은 M 탭들을 갖는다. 이러한 실시예들에서, 결정 피드백 등화기(850)는 제 (n+1) 탭으로부터 제 M 탭까지 동일한 구조를 갖고, 제 1 탭부터 제 n 탭까지, DFE(850)에 대한 입력들은 각각 제 1 단계부터 제 n 단계까지 격자 디코더(350)로부터 매핑되어 스케일링된 출력이다.

현재 서바이브 경로가 각각의 새로운 입력 심볼을 갖는 디코딩 프로세스에기초하여 변화할 수 있다는 것이 이해될 것이며, 따라서, 서바이브 경로는 한 샘플 시간으로부타 다음까지 동일하지 않을 수도 있다. 이와 같이, DFE(850)에 대한 모든 입력들은 심볼마다 변화할 수 있다. 이것은 종래의 DFE들(224)과 상이하며, 등화기(224)의 다음 단계에 대한 입력은 이전 단계로부터 지연된 심볼이다.

등화기 탭들이 도 8에 도시된 바와 같이 생성된다. 합산기(860)로부터의 원시 에러 신호(raw error signal)는 격자 디코더(350)의 출력(229)의 매핑되어 스케일링된 버전으로부터 격자 디코더(350)로의 입력의 지연된 버전을 감산함으로써 얻어진다. 원시 에러 신호(raw error signal)는 이후 스텝 크기(320)로 곱해진다. 그 후에, 그 결과는 보정된 에러 신호를 발생시키기 위해 합산기(860)(매핑되어 스케일링된 출력(229)으로부터 감산될)에 공급되는 격자 디코더에 동일한 입력으로 곱한다. 격자 디코더에 대한 이러한 입력은 에러 신호(860)가 스텝 크기(320)에 의해 곱하는데 걸리는 동일한 사이클들의 수에 의해 다시 지연되어야 한다는 것을 주목한다. 그 결과는 등화기 탭들을 갱신하도록 누산기들(820)로 전송된다.

본 발명에 따른 등화기 내의 에러 신호가 짧은 지연으로 발생되는 것이 인식될 것이다. 에러 신호가 8VSB 시스템에서 16개의 디코딩 단계들 후에 발생되는 경우, 예컨대, 지연은 8VSB 시스템에 의해 사용된 12개의 병렬 인코더들에 기인한 192개의 심볼들이다. 10.76㎒의 심볼 레이트를 갖는 지연은 약 17.8㎲이다. 약 200㎐ 또는 5ms의 최대 채널 왜곡 변화율과 비교하여, 에러 신호를 발생시킬 때의 지연은 매우 짧다. 이와 같이, 에러 신호 발생시의 지연은 변화 채널 왜곡으로 인한 수렴을 실질적으로 상하지 않게 할 것이다.

그러나, 본 발명은 병렬 인코더들 및 디코더들의 수가 채널 왜곡을 변화시키는 트랙들을 잠재적으로 상하게 할만큼 길도록 충분히 많은 경우에도 사용될 수 있다. 이러한 상황에서, 에러 신호는 초기 디코딩 단계들에서 발생될 수 있다. 초기 단계들은 최종 디코딩 단계보다 더 높은 에러 레이트를 갖고, 따라서, 이것은 에러 신호 발생시 지연을 감소시키는데 필요로 할 때에만 바람직하다. 그러나, 초기 디코딩 단계들도 현저한 이득을 갖는다. 그러므로, 그 결과는 예컨대, 격자 디코더에 대한 입력이 슬라이스된 신호인 시스템을 통해 실질적으로 개선된 디코딩 이득일 것이다.

당업자들은 도 8에 도시된 바와 같이 바람직한 실시예의 등화기가 종래의 등화기를 통해 장점을 갖는다는 것을 인식할 것이다. 결정 피드백 등화기에 대한 입력은 격자 디코더의 매핑되어 스케일링된 출력으로부터 취해지기 때문에, 더욱 적은 에러들을 갖는다. 격자 디코더의 입력에서의 하부 에러 레이트는 등화기를 더 안정하게 하고, 그것을 더욱 신속하게 수렴하도록 한다. 또한, 격자 디코더의 입력에서의 하부 에러 레이트는 그 출력에서 더 하부 에러 레이트를 초래하고, 더 우수한 등화된 신호를 초래한다. 또한, 스테이지마다 격자 디코더로부터의 증가하는 이득이 있기 때문에, 등화기는 더 효과적으로 긴 포스트-고스트들(post-ghosts)을 소거한다. 제 1 격자 디코딩 단계로부터 시작한 현저한 이득이 있으므로, 결정 피드백 등화기는 시작으로부터 이득을 갖는다. 또한, 격자 디코딩된 출력이 더 신뢰성있고 정확하기 때문에, 결정 피드백 등화기에 대한 입력은 더 적은 비트들을 가질 수 있다. 이것은 하드웨어 복잡성을 감소하게 한다.

디코더 출력으로부터 에러 신호들을 발생시키는 지연 라인을 제외하고, 부가적인 하드훼어의 사용없이 이러한 장점들이 달성될 수 있다는 것이 또한 인식될 것이다. 비터비 알고리즘(Viterbi algorithm)을 이용한 표준 격자 디코더가 사용될 수 있다.

도 9는 900으로 통상적으로 도시된 다른 실시예의 등화기를 도시하며, 결정 피드백 등화기(224)가 그 입력을 위한 슬라이스된 데이터를 사용한다. 에러 신호(860)는 격자 디코더 출력(229)로부터 슬라이서 입력의 지연된 버전을 감산함으로써 발생된다. 격자 디코더 출력(229)은 에러 신호(860)를 발생시키는데 사용되기 전에, 매퍼(910)로 대응하는 데이터 레벨들을 다시 매핑하고 스케일링되는 것이 바람직하다. 슬라이서 입력은 격자 디코더(350)가 출력(229)을 발생시키도록 사용되는 사이클의 수와 동일한 다수의 사이클로 지연된다. 에러 신호(860)는 FIR 필터(222) 및 DFE(224)의 탭 계수들을 갱신하는데 사용하기 전에, 스텝 크기(320)와 곱한다.

본 발명은 도면들 및 상술한 설명에서 상세하게 도시되고 기술되었고, 동일한 것이 도시된 바와 같이 고려되어야 하며, 문자에 제한되지 않으며, 바람직한 실시예만이 도시되고 기술되었고, 본 발명의 정신을 벗어나지 않는 모든 변화 및 변경이 보호되기를 원하는 것으로 이해된다.

본 발명은 등화를 제어하여 에러 제어를 하는 효과가 있다.