技术领域

本发明涉及一种高质量的氮化镓单晶及其制造方法、同质外延氮化镓 (GaN)基器件，例如发光应用，更具体地比如发光二极管(LED)和激光 二极管(LD)这样的应用以及比如GaN基光电探测器、晶体管、整流器、 晶闸管和共射共基开关(cascode switch)这样的器件，及其制造方法。

                         背景技术

在过去的十年中，人们对包括发光二极管(LED)、激光二极管(LD) 以及各类晶体管在内的氮化镓(GaN)基电子器件和光电器件一直有着极大 的兴趣。然而，由于非常高的缺陷程度，特别是在这些器件的半导体层中的 穿过位错(threading dislocation)使这些器件的质量和可靠性受到损害。这些错 位可能是由于GaN基半导体层相对例如蓝宝石或者碳化硅的非GaN衬底晶 格失配造成。其它的缺陷可能是由于热胀失配、杂质和倾斜边界造成的，这 取决于层生长方法的细节。

与在硅、砷化镓(GaAs)或者磷化铟(InP)衬底上制造的类似器件相比，由 于GaN宽的带隙、高的击穿场和高的饱和速度，氮化镓(GaN)基电子器件 提供了出色的高电压、高功率、高温度和高频率操作。对于微波功率放大器 和低噪音放大器应用来说，各种类型的GaN基器件是有利的，这包括金属 半导体场效晶体管(MESFET)、金属氧化物场效晶体管(MOSFET)、金属 绝缘体场效晶体管(MISFET)、双极结晶体管(BJT)、异质结双极晶体管 (HBT)和高电子迁移率晶体管(HEMT)(也称为异质结场效晶体管 (HFET))、调制掺杂场效晶体管(MODFET)、二维电子气场效晶体管 (TEGFET)、或选择性掺杂异质结晶体管(SDHT)，它们利用了可能具有 III-V异质结的带隙工程学，来提供比类似MESFET提供高得多的电子迁移 率。对于功率电子应用来说，另外的GaN基器件是有利的，其包括晶闸管、 肖特基整流器、p-i-n二极管、功率垂直MOSFET、功率垂直结场效晶体管 (JFET)和共射共基开关，它们利用了GaN的宽带隙、高击穿场、高导热 率和高电子迁移率。

异质外延GaN基电子器件和光电器件具有已经证实的、满足一些应用 的性能水平，但是并不具有必要水平的可靠性。典型地，GaN基器件采用在 蓝宝石或者SiC衬底上的GaN和AlGaN的异质外延生长。为了调节GaN和 衬底之间的晶格失配并且保持相对衬底的外延关系，一般使用薄低温成核 层，AlN或者GaN，它们也称为缓冲层。

使用带有低温成核层的蓝宝石衬底对于制造LED和其它器件来说具有 很多明显的局限性。蓝宝石是电绝缘体，这迫使需要在器件结构的上方和侧 面形成电接触，而不是在上方和下方(所谓的垂直器件结构)，因而浪费了 晶片上的空间。此外，蓝宝石具有相对差的导热率，这限制了热量的散发。 蓝宝石相对于GaN具有大(16％)的晶格失配，因而即使采用了缓冲层，在 该器件结构内还是会产生程度很高的穿过位错(107-1011cm-2)。在该器件结 构内，因热胀失配产生的过度的应变导致性能、器件产率和可靠性的降低。 具体说，这些位错能够构成非辐射复合中心，并且可能限制某些应用中的性 能，例如降低了近紫外线和高功率LED以及LD中的发射效率，并且降低了 LD和其它高功率器件的寿命。成核层的沉积也增加了工艺的成本和复杂度。 蓝宝石相对于GaN在热膨胀系数方面也具有大的失配率(45％)，因此在从 处理温度冷却下来时，这会在器件结构内产生应力，并且限制了在不产生裂 纹的情形下可使用的晶片的最大尺寸以及外延层的厚度。为了限定激光腔， 必须在激光二极管结构的端部制备刻面(facet)，并且难于开裂c轴取向的蓝 宝石，这使得刻面的制备更为昂贵。

使用SiC衬底缓和了这些局限性中的一些，但是引入了其它的问题。GaN的晶格失配要比蓝宝石的小，但是仍然产生非常高的缺陷浓度，并且仍然需 要使用低温成核层。SiC比蓝宝石还要昂贵。成本较低的SiC通常局部不透 明，这降低了LED器件的效率，因为从有源区朝着衬底发射的光会被吸收 而不是透过。由于LED的某些应用包括发射紫外光；因为其带隙要比蓝宝 石或者GaN的小，因此即使高质量、透明的SiC衬底也可能吸收这个光。

由于上面似讨论的质量和制造问题，氮化镓在光电探测器应用中的使用 受到了限制。高性能光电探测器能够用来例如控制发电涡轮机的燃烧室或者 飞机引擎的温度，它允许对燃烧室条件连续而实时地优化，并且改善能量效 率和可靠性。光电探测器还能够用于各种各样的传感器应用中，包括民用和 军用。虽然当前的异质外延技术允许生产可商用的GaN基LED和LD，但 是采用当前技术所能够生产的光电探测器由于缺陷程度很高，其性能勉强能 用。

这些缺陷的存在对外延生长层产生了有害的结果，损害了电子器件的性 能，并且为了降低缺陷密度和/或影响，需要复杂、冗长的制造步骤。高质量 的GaN衬底会减少这些问题。能够将该衬底制造成导电的以及半绝缘的， 因此能够制造出垂直LED或者LD结构。纯GaN的导热率是蓝宝石的五倍， 这提高了散热性，使更高的功率水平称为可能，并且延长了寿命。另外，也 没有热胀失配，因此容易放大到更大的衬底，这会降低成本。穿过位错的浓 度将会减小3-10个数量级，这会减小漏电流、提高器件产率和I-V特性的一 致性，延长器件的寿命，特别是高功率水平的寿命，并且还可以提高发射效 率和抗静电放电。此外，裂开GaN比蓝宝石容易得多，并且能够通过简单 地裂开，而不是通过反应离子蚀刻来形成LD刻面，这进一步降低了成本。 在高质量GaN衬底上同质外延生长的光电探测器将提供改善的敏感性、增 加的效率、减小的泄(暗)电流以及增大的击穿场。同质外延光电探测器的 其它潜在的好处包括工作温度的增加、更好的可靠性、更好的器件均匀性、 改善的后部接触能力、更高的制造产率、更长的寿命、提高的晶片利用率、 改善的波长选择性和更好的工艺性。

尽管已经提出了相当多的氮化镓晶体的生长方法，但是迄今为止这些方 法仍然有待改善。

美国专利No.5,637,531和No.6,273,948公开了在高压和高温下生长氮化 镓晶体的方法，其采用液态镓和镓类合金作为溶剂，并且采用该熔料上方的 高压氮气来将GaN保持为热力学稳定相。该工艺能够生长出位错密度大约 为103-105cm-2的导电性GaN晶体，或者位错密度大约为10-104cm-2的半绝 缘GaN晶体，犹如Poeowski在“Near defect-free GaN substrate”[MRS Internet J.Nitride Semicond.Research 4S1，G1.3(1999)]中所描述的那样。

然而，该导电性晶体具有较高的n型缺陷浓度，其为5×1019cm-3的数量 级。人们认为这些缺陷包括氧杂质和氮空位。结果，晶体变得不够透明，对 光谱中可见光部分波长具有大约200cm-1的吸收系数。结果，从在这种晶体 上所制造的发光二极管(LED)中发出的光有一半以上被衬底吸收了。这相 对于常规的在蓝宝石或者透明SiC衬底上制造的异质外延LED来说构成一 个很大的缺点。此外，在熔化Ga中生长的名义未掺杂晶体中高浓度的n型 缺陷使得晶格常数增加了大约0.01-0.02％，这使得在其上沉积的未掺杂外延 GaN层中产生应力。此外，通过这个方法形成的未掺杂GaN衬底具有大约 30-90cm2/V-s的相当有限的载体载流子迁移率，这可能对高功率器件是一个 限制。

通过在生长介质中加入Mg或者Be，可以改善于液体Ga中生长的GaN晶体的透明度和位错密度，但是这样制得的晶体是半绝缘的，其电阻率在室 温下在大约105Ω-cm之上。这种晶体对于其中对衬底本身制备一个电接触的 垂直器件是不合适的。这些衬底有另外几个缺点，包括：(i)高浓度的Mg和 O原子，每个近似为1019cm-3[J.I.Pankove et al.，Appl.Phys.Lett.74，416 (1999)]，其会在高温处理期间潜在地扩散到器件结构中；和(ii)相对差的导热 率。在高电子迁移率的晶体管(HEMT)中，例如，其中设计为通过二维电 子气的输运，杂质可能扩散到未掺杂的GaN缓冲层中，这降低了载流子迁 移率。此外，点缺陷的存在散射了体GaN衬底中的声子并且降低了导热率， 这对于在GaN基HEMT中实现理论的性能水平是有害的。

Porowski等人的方法公开了生产具有大约10mm的直径和0.1-0.2mm的 厚度的大量小片晶体；生长在此时停止，对于原因还没有很好地理解。迄今 为止通过这个方法生长的最大的晶体的直径大约为20mm。因为该工艺产生 小片而不是厚的芯棒(指的是直径至少为50mm的GaN芯棒和晶片)，因此 不能达到与常规的切片技术(切断、抛光)相关的规模经济，衬底仍然非常 昂贵。

用来生长伪体状或者体GaN的最成熟的技术是氢化物/卤化物气相外延 法，也称为HVPE。在这个应用最广泛的方法中，HCl与液态Ga反应，形 成气相GaCl，它被输送到衬底，在那里它与注入的NH3反应来形成GaN。 通常，在例如蓝宝石、硅、砷化镓或者LiGaO2的非GaN衬底上实施沉积。 在HVPE生长的薄膜中位错密度最初非常高，如对于异质外延GaN来说典 型的1010cm-2的数量级，但是在生长出100-300μm厚的GaN之后下降到大 约107cm-2的值。例如，Vaudo等人[US6596079]教导一种用来制造位错密度 小于107cm-2的GaN晶片或者芯棒的方法。

在更厚的膜中，HVPE可以进一步减小缺陷水平，但是还没有报导过在 整个晶片上位错密度的值小于104cm-2。边缘位错通常包括很大一部分存在 于异质外延生长GaN中的穿过位错，它被认为不确定地持续存在于任意厚 度的GaN膜的生长中。即使将GaN晶片从厚的HVPE生长的芯棒中切下并 且用作另外生长的籽晶，还是被认为边缘位错不确定地持续存在着。Vaudo 等人[Phys.Stat.Solidi(a)194，494(2002)]报导了在HVPE厚膜的晶粒内位错 密度低于104cm-2；然而，位于晶粒之间的位错密度最可能包括主要的边缘 位错，它被认为要高得多。此外，由于衬底和膜之间的热膨胀失配，在HVPE 晶片中存在应变。这个应变在生长之后衬底冷却时产生弓曲，其即使在除去 最初的衬底之后还是如此。

由于某些仍然未知的原因，在厚的HVPE GaN中，在位于带缘(band edge) 处的阈值时，在室温下既不会产生光的吸收，也不会产生光的发射。在透射 光谱中，HVPE GaN吸收靠近370nm的截止波长，其明显偏移了所期望的靠 近366nm的截止波长。类似地，在室温下光致发光峰值出现于3.35eV，明 显地低于所期望的能量。这种行为会损害发光器件在紫外线中的工作性能， 因为一些光会被衬底吸收而不是被发射出去。这个偏移的光致发光峰值表明 存在可以损害器件性能的缺陷状态。

其它广泛应用来生长大面积、低位错密度的GaN的方法具有多种称谓： 外延横向过度生长(ELO或者ELOG)、横向外延过度生长(LEO)、选择区 域生长(SAG)，通过具有倒棱锥凹坑的外延生长的位错消除(DEEP)等等。 美国专利6,294,440公开了一种基于这种衬底的同质外延发光激光二极管。 在该方法的各种变体中，异质外延GaN生长以衬底上的一维或者二维阵列 的位置开始，其中这些位置由掩模、沟槽等分开。生长位置的周期或者节距 在3到100μm之间，通常在大约10和20μm之间。单个的GaN晶体生长， 然后聚结。之后，在聚结的GaN材料的顶部继续外延生长来产生厚膜或者 “结晶块”。典型地，形成于该聚结的GaN材料上的厚GaN层是通过HVPE 沉积的。

ELO工艺能够大大减小特别是在位于掩模上方区域内的位错密度，一般 是大约105-107cm-2的水平。然而，在ELO衬底上制得的发光器件一般具有 至少约104μm2(10-4cm2)的表面积，并且仍然包含大量的穿过位错。此外，ELO GaN衬底并不是真正的单晶，尽管很多的作者将ELO结构称为单晶。每个 单独的GaN晶体构成一个晶粒，并且在晶粒聚结的点一般存在小角度的晶 粒边界或者倾斜边界。小角度或者倾斜边界表现为边缘位错阵列，并且在 GaN内产生横向应力。结晶倾斜的幅度取决于掩模和生长条件的具体情况， 但是通常存在与晶粒聚结有关的至少一个较低级别的倾斜。结晶倾斜中的很 多或者大多数是在生长期间直接形成的，而非简单地是热胀失配的结果。倾 斜边界间的间隔等于最初掩模的周期或者节距，或者一般为大约10-20μm。 结果是，如果这些器件具有大于100μm的横向尺寸，并且尤其是如果它们 具有大于大约300μm的横向尺寸，那么在这种衬底上所形成的器件也会具 有贯穿它们的倾斜边界，而且如果它们具有大于大约2000μm的横向尺寸时 更是如此。衬底或者器件中的这些倾斜边界能够通过一些分析技术探测，其 包括透射电子显微镜、x射线衍射和x射线形貌学。

在同质外延GaN基器件中，例如由于存在倾斜边界而导致的残余应力 或者残余应变，而可能加速LD、高功率LED、高功率晶体管或者其它器件 的劣化。类似地，与倾斜边界相关的位错可能缩短高功率发光二极管、激光 二极管和功率电子器件的寿命。图24示出了这种行为的一个例子，其示出 了激光二极管寿命与位错密度的相关性。位错导致的器件寿命变差可能是由 于促进杂质扩散到有源层中或者由于容易产生新的位错而产生的。位错可能 作为非辐射复合中心而降低了发光二极管和激光二极管的发光效率。位错还 可能增加反向偏置电流泄漏，而降低了二极管、晶体管和光电探测器的性能。 显然，即使是在GaN基器件中，存在单个位错也能够降低其性能和/或寿命。

该倾斜晶粒边界结构和横向应变在整个结晶块中各处存在并且因此进 入到从该结晶块中切下的每个衬底中。换句话说，从这种结晶块中切下的衬 底没有一个是真正的单晶，从而不存在倾斜边界和横向应变。此外，GaN衬 底在室温下于UV吸收和光致发光方面很可能碰到与“标准”HVPE GaN一 样的不足。

其它的GaN晶体生长方法包括采用超临界氨作为溶剂。有人已经公开 了在超临界氨中生长极小GaN晶体，尤其是Kolis等人在1)“Materials Chemistry and Bulk Crystal Growth of Group III Nitrides in Supercritical Ammonia”，Mater.Res.Soc.Symp.Proc.495，367(1998)；2)“Crystal Growth of Gallium Nitride in Supercritical Ammonia”，J.Cryst.Growth 222， 431(2001)；3)“Synchrotron white beam topography characterization of physical vapor transport grown AIN and ammonothermal GaN”，J.Cryst.Growth 246， 271(2002)；和Dwilinski等人在1)“AMMONO Method of GaN and AINProduction”，Diamond Relat.Mater.7，1348(1998)；2)“AMMONO Method of BN，AIN，and GaN Synthesis and Crystal Growth”，MRS Internet J.Nitride Semiconductor Res.3，aritcle 25(1997)；3)“On GaN Crystallization by Ammonothermal Method”，Acta Phys.Pol.A 90，763(1996)；和4)“GaNSynthesis by Ammonothermal Method”，Acta Phys.Polonica A 88，833(1995) 所公开的方法。

这些现有技术的方法通常使用氨基(ammonobasic)化学试剂，同时添加从 A、ANH2或者AX中至少之一选出的矿化剂，其中A是碱金属原子，X是 卤化物。存在NH3时，碱金属原子A通常会反应形成ANH2+1/2H2，并因此 被认为是碱性的。然而，迄今为止仅仅报导了质量相当差的小晶体或者mm 尺寸的晶体，其位错密度在大约106cm-2之上。此外，这些人没有披露使用 温度梯度分布来优化在籽晶上的生长。

甚至更近时间，Dwilinski等人在美国专利公开No.2002/0189531A1和 No.2002/0192507A1，以及PCT专利申请WO03/035945中公开了一种用来 生长GaN的改进的氨基方法，其涉及使用复合温度梯度分布。Dwilinski等 人的这些参考文献公开的位错密度在104-108cm-2或者更小的范围内。在所举 出的单个例子中，报导了在HVPE籽晶上方大约200-300μm厚的层中的位错 密度为6×104cm-2。本发明人推测，根据生长层适当的厚度和HVPE籽晶中 的典型的位错密度(大约107cm-2)，这个值低估了实际的位错密度。此外， Dwilinski等人没有教导从GaN晶体中消除倾斜边界。由于采用必然包含有 倾斜边界的HVPE籽晶，因此可以预计在Dwilinski等人的GaN晶体中会存 在倾斜边界。此外，Dwilinski等人教导了在反应器中添加镓或者碱金属。这 种添加会因与氨水的化学反应剂而产生氢，这并不是所想要的，因为氢容易 脆化压力容器的壁，并且对于GaN不是有效的溶剂。Dwilinski等人的参考 文献教导采用高达10kbar的压力，但是没有提供实现这种压力的有效方法， 因为这些文献教导了使用高压釜作为压力容器——高压釜能够安全达到的 最大压力仅仅是5kbar。最后，Dwilinski等人报导了非常小的大约0.2-3μm/hr 的速率，几乎不大于那些由常规MOCVD所达到的速率，因而引起有关该方 法的经济可行性的严重问题。

授予Demazeau等人的法国专利FR2,796,657公开了一种用于在超临界 氨或者联氨中生长GaN的方法，其是在0.05-20kbar的压强、100-600℃的 温度下以及10-100℃的温度梯度、采用本领域所已知的并具有5-6kbar的有 限最大压力的塔特尔(Tuttle)型冷密封压力容器。标准压力容器的压力在 用NH3工作时限制于大约5-6kbar，如Jacobs和Schmidt在“High Pressure Ammonolysis in Solid-State Chemistry”(Curr.Topics Mater.Sci.8，ed.by E Kaldis(North-Holland，1982))所讨论的那样，这限制了最大温度、反应速 度、并且可能会限制结晶质量。因此，Demazeau没有公开能够达到更高压 力范围的方法，并且没有演示GaN晶体的尺寸大于1mm。

授予D’Evelyn等人的美国6,398,867公开了一种在超临界流体中的温度 梯度再结晶GaN的方法，其压力大于5kbar、温度大于550℃且温度梯度为 5-300℃。其中既没有公开应用温度梯度曲线来优化在籽晶上的生长，也没 有演示位错密度在104cm-2之下。

采用所有已知方法生长的氮化镓包含天然缺陷，它们可能劣化晶体以及 生长于其上的器件的性能。一种普遍出现的天然缺陷是Ga空位，它在n型 GaN中构成深的、补偿施主的三元受主。原则上，氢能够结合到镓空位，封 盖周围1-4个N原子上的悬空键，而形成N-H键，用VGaH、VGaH2、VGaH3 和VGaH4表示。预计与Ga空位相关的N-H键[C.Van de Walle，Phys.Rev.B 56， R10020(1997)]具有从3110到3500cm-1的振荡频率并且相当稳定。然而，已 知的GaN晶体生长方法没有提供用氢化作来钝化Ga空位的方法。例如，通 过HVPE生长的300-400μm厚的GaN样品的红外透射光谱揭示出与其它的 缺陷相关的、接近2850和2915cm-1的弱吸收特性，但是没有观察到位于3100 到3500cm-1之间、可以归结为氢化Ga空位的吸收特性。

对于在GaN衬底上形成同质外延LED或者LD，以前已经进行过有限 的一些工作。在Journal of Crystal Growth的描述中，Pelzmann等人报导，同 质外延同质结GaN LED器件相对于在蓝宝石衬底上的模拟器件显示了加倍 的发射强度。然而，同质结GaN LED具有比InGaN/GaN异质结LED低得 多的发射强度，正如本领域所公知的一样。因此，Pelzmann等人所演示的器 件相对常规的异质外延LED不能提供任何性能上的优点。

Kamp等人研究出一种使用其上的同质外延LED生长来形成GaN晶体 的方法。这项工作报道于MRS Internet Journal of Nitride Semiconductor Research，它集中于应用化学辅助离子束蚀刻法作为在LED形成之前抛光 GaN晶体的方法。Grzegory等人和Prystawko等人已经报导了在体GaN衬底 上制备脉冲工作蓝光LD的方法。由Kamp等人所描述的同质外延GaN基 LED以及由Grzegory等人和Prystawko等人所描述的LD碰到大量显著的限 制。例如，这些衬底的相对不透明(其在光谱中可见光部分位于700nm(红) 和465nm(蓝)波长之间的吸收系数大约是200cm-1)，使得LED发出的光 中有多达一半被该衬底吸收。这相对于在蓝宝石或者透明的SiC衬底上制备 的常规异质结LED来说构成一大缺点。此外，由Kamp等人、Grzegory等 人、Prystawko等人所采用的衬底具有近似103到105cm-2的位错密度。这个 值比异质外延LED的大约107到105cm-2的相应的值要低，但是仍然会导致 在大面积器件内存在位错。此外，在熔化Ga中生长的未掺杂晶体中高浓度 的n型缺陷造成晶格常数增加大约0.01-0.02％，这在其上沉积的未掺杂外延 GaN层中产生应变。另外，由Kamp等人、Grzegory等人、Prystawko等人 采用的未掺杂GaN衬底具有相当有限的载流子迁移率，这大约是 30-90cm2/V-s，这在高功率器件中可能是受限制的。

美国专利5,770,887和5,810,925教导了在GaN伪衬底上生长双异质结 构LED。这些伪衬底包括GaN/ZnO多层而不是GaN单晶体。ZnO在整个晶 体生长过程中作为缓冲层，并且这个过程因此需要形成ZnO层以及后来除 去ZnO层的额外的步骤。该文献没有公开该方法可达到的位错密度。

Flynn等人[美国专利6,447,604]、Yasan等人[Appl.Phys.Lett.81，2151 (2002)]、Tsuda等人[美国专利6,294,440]公开了通过HVPE生长的GaN衬底 上的同质外延LED、激光二极管和光电探测器，其采用ELO或不采用ELO 技术。然而，这些器件具有上面所讨论的一些不足，包括近似105-108cm-2 的位错密度并且存在倾斜边界。

相对于同质外延GaN基电子器件设计，迄今为止已经报导了至少一种 设计，具体说就是HEMT。Khan等人[Appl.Phys.Lett.76，3807(2002)]公开 了在体GaN衬底上制备AlGaN/GaN HEMT的方法，该体GaN衬底是在液 体的Mg/Ga合金中在1300-1500℃下以及N2压强为15-20kbar的条件下生长 的。但是，这些衬底有几个缺点，其包括(i)高浓度的Mg和O原子，每种近 似为1019cm-3，其可能在高温度处理过程中会潜在地扩散到器件结构中；和 (ii)相对差的导热性。此外，该衬底的电阻率(～105Ω-cm)对于HEMT来说 是非期望地低的，并且它可能降低器件的频率响应，还在GaN缓冲层中产 生残余电荷，以及产生DC-RF漏极电流耗散。事实上，由Khan等人报导的 同质外延HEMT实际上相对于在SiC衬底上制备的类似器件具有略差的性 能。

本发明人已经研究出一种形成高质量GaN衬底的方法，其克服了上述 问题，没有倾斜边界，且位错密度小于104cm-2，在该衬底上形成同质外延 LED、LD、光电探测器或者电子器件。在本发明的一个实施例中，本发明人 惊讶地发现，应用温度梯度分布来优化在籽晶上的生长来用于尺寸大于 1mm、位错密度小于104cm-2的GaN晶体。

                        发明内容

根据本发明的一个方面，提供了一种直径至少大约2mm、位错密度小于 大约104cm-2、并且基本上没有倾斜边界以及氧杂质水平低于1019cm-3的GaN单晶。

根据本发明的另一个方面，提供了一种直径至少大约2mm、并且基本上 没有倾斜边界以及氧杂质水平低于1019cm-3的GaN单晶，其中该单晶具有这 样的光致发光光谱，其在300K的晶体温度下于大约3.38到3.41eV间的光 子能量达到峰值。在一个实施例中，该晶体包含某种形式的氢，其导致接近 3175cm-1的红外吸收峰值，每单位厚度吸收率大于大约0.01cm-1。

根据本发明的一个方面，提供了一种方法，包括以下步骤：(a)在一个室 的第一区域提供成核中心；(b)在该室的第二区域提供GaN源材料；(c)在该 室中提供GaN溶剂；(d)对该室加压；(e)产生和保持第一温度分布，使得溶 剂在所述室的第一区域达到过饱和，并且使得在成核中心和GaN源材料之 间存在第一温度梯度，以使GaN晶体在成核中心上生长；并且(f)在该室中 产生第二温度分布，使得溶剂在所述室的第一区域达到过饱和，并且使得在 成核中心和GaN源材料之间存在第二温度梯度，以使GaN晶体在成核中心 上生长，其中第二温度梯度的量级比第一温度梯度要大，并且该晶体生长速 率对于第二温度分布要比第一温度分布的要大。

根据本发明的另一个方面，提供了一种形成GaN单晶的方法。该方法 包括步骤：(a)在具有第一端的室的第一区域提供成核中心；(b)在具有第二端 的该室的第二区域提供GaN源材料；(c)在该室中提供GaN溶剂；(d)将室加 压到5到80千巴的压力；(e)产生和保持平均温度在大约550℃到大约1200℃ 之间的第一温度分布，使得该溶剂在该室的第一区域达到过饱和，并且使得 在第一端和第二端之间存在第一温度梯度，以使GaN晶体在成核中心上生 长；并且(f)在该室中产生平均温度在大约550℃到大约1200℃之间的第二温 度分布，使得溶剂在室的第一区域达到过饱和，并且使得在所述第一端和第 二端之间存在第二温度梯度，以使GaN晶体在成核中心上生长，其中第二 温度梯度的量级比第一温度梯度要大，并且该晶体的生长速率对于第二温度 分布要比第一温度分布的要大。

根据本发明的又一个方面，提供了一种形成GaN单晶的方法。该方法 包括(a)在具有第一端的室的第一区域提供成核中心；(b)在具有第二端的该室 的第二区域提供GaN源材料；(c)在该室中提供GaN溶剂；(d)对该室加压； (e)产生和保持第一温度分布，使得在第一端和第二端之间存在第一温度梯 度；并且(f)在该室中产生第二温度分布，使得溶剂在室的第一区域达到过饱 和，并且使得在所述第一端和第二端之间存在第二温度梯度，以使GaN晶 体在成核中心上生长，其中第一温度梯度为零或者与第二温度梯度符号相 反。

根据本发明的一个方面，提供了一种同质外延氮化镓基电子器件。该器 件包括布置在由氮化镓组成的单晶衬底上的至少一个外延半导体层，该衬底 具有小于大约104每平方厘米的位错密度，并且没有倾斜边界，其中至少一 个位于半导体层被包括于这样的电子器件，该电子器件包括晶体管、整流器、 晶闸管和共射共基开关之一。

在本发明的另一方面中，提供了一种形成电子器件的方法，其包括：提 供一个由氮化镓构成的单晶衬底，该衬底具有小于大约104cm-2的位错密度、 基本上没有倾斜边界、小于1019cm-3的氧杂质水平；在该衬底上同质外延形 成至少一个半导体层，其中该电子器件是晶体管、整流器、晶闸管和共射共 基开关之一。

在本发明的另一个示例性实施例中，提供了一种发光器件(LED)。该 LED由布置于由GaN构成的衬底上的发光半导体有源区组成，该衬底具有 小于104cm-2的位错密度、基本上没有倾斜边界、小于1019cm-3的氧杂质水平。

在本发明的又一个实施例中，描述了一种制备发光器件的方法，该方法 包括在没有低温缓冲层存在的情况下，于由GaN构成的衬底上设置第III族 半导体有源区。

在本发明的又一个实施例中，提供了一种同质外延发光二极管。该同质 外延发光二极管由如下的组成：n电极、n-GaN衬底；可选的至少一个n-GaN或n-AluInvGa1-u-vN包层、AlwInxGa1-w-xN有源层、至少一个p-AlyInzGa1-y-zN包层或p-GaN包层；和p电极，其中0≤u，v，w，x，y，z＜1、0≤u+v，w+x，y+z≤1， 其中有源层的带隙比包层的带隙要小。

在本发明另外的一个示例性实施例中，一种同质外延激光二极管由下述 组成：n电极、n-GaN衬底、至少一个n-GaN或者n-AlaInbGa1-a-bN包层、可 选地至少一个n-AlcIndGa1-c-dN光导层、AleInfGa1-e-fN/AlgInhGa1-g-hN多量子阱、 可选地p-AliInjGa1-i-jN阻挡层、可选地至少一个p-AlkInlGa1-k-lN光导层、至 少一个p-AlmInnGa1-m-nN包层、可选地p-AloInpGa1-o-pN接触层、以及p电极， 其中0≤a，b，c，d，e，f，g，h，i，j，k，l，m，n，o，p＜1、0≤a+b，c+d，e+f，g+h，i+j，k+l， m+n，o+p≤1，其中多量子阱有源层的带隙比光导层的带隙要小，光导层的带 隙又小于包层的，包层的又小于p型阻挡层的。然后在垂直于沉积层的方向 上提供侧壁和平行刻面。

在本发明的另一个示例性实施例中，提供一种同质外延光电探测器。本 发明的光电探测器包括氮化镓衬底，该衬底具有小于104每平方厘米的位错 密度、没有倾斜边界，在该衬底上设置至少一个有源层，并且导电接触结构 粘附到该有源层，在一些实施例中粘附到衬底。在本发明的一个实施例中， 该光电探测器具有金属-半导体-金属(MSM)型结构，其中在氮化镓衬底上 沉积一个绝缘有源层，并且该导电性接触结构是相互错杂的肖特基型(也即 整流型)金属接触的图形化阵列，其与半绝缘有源层相连。

本发明的另一个实施例是具有P-i-N结构的光电探测器。该光电探测器 包括沉积在衬底上掺n的氮化镓衬底或者掺n的有源层、绝缘有源层、和掺 p的有源层。在这个实施例中，导电性接触结构包括与该p型有源层相连的 至少一个欧姆型接触和与该衬底相连的欧姆接触。

本发明的光电探测器还涵盖了第三实施例，其为肖特基势垒结构，其中 在氮化镓衬底上沉积绝缘有源层，并且导电性接触结构包括与该绝缘有源层 相连的至少一个肖特基型接触和与该衬底相连的欧姆接触。

本发明另外的方面是提供一种光电探测器。该光电探测器包括：氮化镓 衬底，该氮化镓衬底包括单晶氮化镓晶片，并且具有小于大约104cm-2的位 错密度；设置在该氮化镓衬底上的至少一个有源层，该有源层包括 Ga1-x-yAlxInyN，其中其中0≤x，y≤1、0≤x+y≤1；粘附到该氮化镓衬底和该有源 层中至少之一的至少一个导电性接触结构。

本发明的另外的一个方面是提供一种制造光电探测器的方法，该光电探 测器包括氮化镓衬底，该氮化镓衬底具有小于大约104每平方厘米的位错密 度、基本上没有倾斜边界且氧杂质水平小于1019cm-3；并且包括布置在该氮 化镓衬底上的至少一个有源层，和粘附到该氮化镓衬底和该有源层中至少之 一的至少一个导电性接触结构。该方法包括步骤：提供氮化镓衬底；在该氮 化镓衬底上沉积至少一个有源层；以及将导电性接触结构粘附到所述至少一 个有源层和氮化镓衬底中至少之一上。

本发明的这些和其它方面、优点和特征将从下面的具体描述、附图和权 利要求中变得清除、明确。

                    附图说明

图1是本发明一个优选实施例中的HEMT器件的示意图。

图2是本发明另一个优选实施例中的HEMT器件的示意图。

图3是本发明另一个优选实施例中的HEMT器件的示意图。

图4是本发明另一个优选实施例中的MESFET器件的示意图。

图5是本发明另一个优选实施例中的MOSFET或者MISFET器件的示 意图。

图6是本发明另一个优选实施例中的HBT器件的示意图。

图7是本发明另一个优选实施例中的BJT器件的示意图。

图8是本发明另一个优选实施例中的肖特基整流器器件的示意图。

图9是本发明另一个优选实施例中的p-i-n整流器器件的示意图。

图10是本发明另一个优选实施例中的晶闸管器件的示意图。

图11是本发明另一个优选实施例中的UMOSFET/UMISFET器件的示意 图。

图12是本发明另一个优选实施例中的DMOSFET/DMISFET器件的示意 图。

图13是本发明另一个优选实施例中的功率绝缘栅双极晶体管(功率 IGBT)器件的示意图。

图14是本发明另一个优选实施例中的功率垂直JFET器件的示意图。

图15是本发明另一个优选实施例中实现串联构造的可能方式的示意图。

图16是本发明另一个优选实施例中对串联构造集成方法的示意图，其 中将低压GaN常断FET集成与垂直JFET相同的衬底上。

图17示意性示出本发明另一个优选实施例中的HEMT阵列的例子。

图18是表示本发明的垂直同质外延发光二极管结构的详细的示意图。

图19是表示本发明的同质外延发光二极管结构的详细的示意图。

图20是表示本发明的横向同质外延激光二极管结构的详细的示意图。

图21是表示本发明一个优选实施例中用来制造GaN单晶的封壳的截面 示意图。

图22是表示本发明一个优选实施例中用来制造GaN单晶的压力容器的 截面示意图。

图23是本发明一个优选实施例中的GaN晶体的光致发光光谱序列。

图24示出激光二极管寿命对于位错密度的相关性。

图25是现有技术的光电探测器的示意图。

图26是本发明一个实施例中的光电探测器的示意性绘图。

图27是本发明又一个实施例中的光电探测器的示意性绘图。

图28是本发明又一个实施例中的光电探测器的示意性绘图。

图29是绘出本发明一个实施例中的方法步骤的流程图。

图30是在在含有位错的c取向籽晶晶体上生长的体GaN的位错的演变 的示意图。

图31是在在含有倾斜边界的c取向籽晶晶体上生长的体GaN的倾斜边 界的演变的示意图。

                     具体实施方式

本发明人已经发现，在超临界氨和其它超临界GaN溶剂中，GaN令人 惊奇地容易形核，使得再结晶过程产生许多小的晶体而不是一个大的晶体。 尽管采用本领域所已知的方法可以生长出高质量的小GaN晶体，但是这些 方法还不能生长出大于2mm且位错密度在104cm-2之下的高质量晶体。本发 明人发现一种采用改进的、包括适当温度梯度的温度分布的方法以及一种用 来安放籽晶晶体的改进的方法能够克服这些局限性。

本发明人还公开了一种同质外延发光器件，和一种使用本发明的高质量 GaN晶体来形成该器件的方法。在一个实施例中，该器件是生长于GaN衬 底上的GaN基LED或者LD。如这里所使用的，将所述LED或者LD器件 称为同质外延，即便其有源层及包层的组分(AlInGaN)和晶格常数与该衬底 (GaN)的并不相同，因为有源层及包层的晶格常数通常接近于GaN的晶格常 数，并且基本化学性质(III氮族)非常相似。

同质外延GaN基电子器件结构是通过在单晶GaN衬底上外延生长大量 GaN基半导体层而形成的。因而在本申请中，同质外延GaN基电子器件是 一种具有GaN衬底以及形成于该衬底上的至少一个GaN基半导体层的电子 器件。该至少一个GaN基半导体层包括Ga1-x-yAlxInyN1-z-wPzAsw，其中0≤x，y， z，w≤1，0≤x+y≤1且0≤z+w≤1。在另一个实施例中，该至少一个GaN基半导 体层包括AlxInyGa1-x-yN，其中，0≤x≤1，0≤y≤1且0≤x+y≤1。除GaN基半导 体之外，该同质外延GaN基电子器件可以具有非GaN基的其它外延层，例 如AlN层或者AlxIn1-xN层，其中0≤x≤1。氮化镓基电子器件，例如晶体管、 整流器、或者闸流晶体管都直接在高质量单晶氮化镓衬底上同质外延生长， 其中该衬底具有低的位错密度和低浓度的无意引入的杂质。

衬底预制工艺  根据本发明的实施例，可以合成出高质量单晶，并且其 可以从单个核生长为至少2mm直径的尺寸。该单晶可以是n型、导电的、 光学透明的、没有横向应变和倾斜边界、并且位错密度小于大约104cm-2。 在一个实施例中，位错密度小于大约103cm-2。在另一个实施例中，位错密 度小于大约100cm-2。在一个实施例中，该单晶是p型的；在另一个中，它 是半绝缘性的。在另一个实施例中，该单晶是磁性的。在又一个中，它是发 光的。在一个实施例中，晶体包括一种形式的氢，其导致接近3175cm-1的红 外吸收峰值，每单位厚度的吸收率大于大约0.01cm-1。在另一个实施例中， 衬底包含大于大约0.04ppm的氟。在另一个实施例中，包含大约0.04到1ppm 的氟。在一个实施例中，晶体掺杂有H，Be，C，O，Mg，Si，Ca，Sc，Ti，V，Cr，Mn， Fe，Co，Ni，Cu，Zn，Ge，Zr，Hf或稀土金属中的至少一种，浓度在大约1016cm-3 和大约1021cm-3之间。该大的高质量氮化镓单晶可以在超临界流体溶剂中在 高压高温下通过温度梯度再结晶作用而生长。

本发明的晶体是真正的单晶，也即，它基本上没有倾斜边界(也称为小 角度晶粒边界)。这里，“基本上没有倾斜边界”指的是：1)晶体可以具有的倾 斜边界为非实质性水平的，或者具有这样小的倾斜角以至于通过本领域所已 知的分析技术，例如TEM或者X射线衍射不能探测到倾斜边界；或者2)晶 体可以包括相互分得很开的倾斜边界，例如至少1mm。在一个实施例中， 至少是2mm，在另一个实施例中，至少是5mm。

在用于形成GaN衬底的一种方法的一个实施例中，该方法包括提供源 氮化镓、溶剂、矿化剂，以及在一个实施例中，提供至少一个GaN籽晶晶 体。源氮化镓然后可以与矿化剂和溶剂中的至少一种组合以形成混合物。可 以可选地将氮化镓、溶剂、矿化剂各自地提供到容器中，作为单独和不同的 未组合材料。所述混合物可以包括溶剂和矿化剂中至少一种以及氮化镓，可 将其可选地压缩成片。然而，混合物的压缩不一定要在氮化镓生长工艺中进 行。

超临界流体：溶剂或者超临界流体的例子包括但不限于氨、联氨、甲 胺、乙二胺、三聚酰胺或者其它含氮流体。

源材料  源氮化镓可以包括结晶不好的氮化镓、结晶良好的氮化镓、非 晶氮化镓、多晶氮化镓及其它们的组合中的至少一种。可以“按原样(as-is)” 以未加工的方式提供源氮化镓。或者，可以将源氮化镓压缩成“片”和/或者烧 结为多晶坯块。或者可以原位形成源氮化镓。可以提供镓金属，其在密封的 封壳(capsule)以及在高压和高温下处理之后与氨水溶剂反应来形成源氮化 镓。

源材料的例子可以包括单晶或者多晶GaN。用于源材料的单晶或者多晶 GaN可以通过本领域所知的任何多种方法生长。也可以使用别的形式的源材 料，例如，非晶GaN或者例如Ga金属或Ga化合物的GaN前驱体。在一个 实施例中，源GaN包括一种或者多种微粒，这些微粒的尺寸足够大，以至 不能通过下面将要讨论的隔板的开口，该隔板将源材料所在的源区域从容器 或封壳的、成核中心所在的晶体生长区域隔开，如下面将要更详细描述的那 样。

例如，GaN生长的成核可以在容器的晶体生长部分上没有晶种的成核中 心处，例如容器壁的一部分，或者具有例如蓝宝石的非GaN晶种的成核中 心处诱发。然而，优选的是提供GaN籽晶晶体，因为该工艺易于控制并且 生长晶体的质量更高。

在一个实施例中，籽晶晶体直径大于1mm、质量高、基本上没有倾斜边 界，且具有小于大约108cm-2的位错密度。在第二实施例中，籽晶晶体具有 小于大约105cm-2的位错密度。可以提供各类的GaN籽晶晶体，包括通过在 例如蓝宝石或者SiC的非GaN衬底上的外延GaN层，通过HVPE、升华、 或者金属有机化学气相沉积(MOCVD)生长的独立式(free-standing)GaN膜， 或者按前面的操作在超临界流体中生长的晶体。在又一个实施例中，GaN籽 晶晶体具有低于104cm-2的位错密度，并且基本上没有倾斜边界，这导致GaN晶体同样具有低于大约104cm-2的位错密度并且基本上没有倾斜边界。

已知使用包含一个或者多个倾斜边界的GaN籽晶晶体是一种产生具有 倾斜边界的大面积籽晶晶体的常规途径。例如，可以采用通过HVPE生长的、 位错密度在105-108cm-2范围内的GaN晶体作为籽晶晶体。然而，异质外延 产生马赛克结构，并且随着异质膜的厚度增加，例如大于1mm，在该厚膜 中存在的倾斜边界变得愈加明显。

在本发明中，我们意外地发现，从位错密度大约为105-108cm-2和倾斜边 界的籽晶晶体可以生长出基本上没有倾斜边界的、位错密度在大约104cm-2 之下的GaN晶体。本发明人发现，通过优化溶剂填充、矿化剂浓度、温度 和温度梯度，在籽晶上的生长会出现于c方向(也即沿c轴的(0001)和(0001)) 和垂直于c方向的方向(例如，在(1100)和(1120)方向)上，并且在沿c方 向生长的体GaN中的位错密度明显减小。

籽晶可以具有任何结晶取向的，因为生长出现在所有暴露的GaN表面。 生长的晶体通常主要由(0001)、(0001)和(1100)刻面终止，并且所有的这些 取向对于籽晶表面都是合适的。在一个发明中，使用(1120)表面作为合适的 籽晶表面取向。

在一个实施例中，在包含近似107cm-2位错的c取向籽晶晶体上生长 300-800μm的厚层导致在籽晶上方区域的GaN晶体具有近似1-3×106cm-2的 位错，如图30所示，该图30示意性地示出在包含穿过位错的c取向籽晶晶 体上生长的体GaN中的穿过位错的演变情况。然而，相对于c取向籽晶晶 体横向生长的体GaN具有小于104cm-2的位错。在一个实施例中，所生长的 体GaN具有小于103cm-2的位错，在又一个实施例中，位错小于100cm-2， 如图30所示。存在于c取向籽晶晶体的倾斜边界会在生长期间沿c方向扩 展，这导致在籽晶上方生长的体GaN中的晶粒结构类似于该籽晶中的晶粒 结构，如图31示意性示出的，该图31是在包含倾斜边界的c取向籽晶晶体 上生长的体GaN中的倾斜边界的演变示意图。然而，倾斜边界会在横向生 长的体GaN中向外辐射，这导致随着晶体变大，没有倾斜边界的畴逐渐变 大，如图31所示。

倾斜边界的位置可以通过本领域所公知的方法来确定，例如x射线衍射、 x射线形貌学或者简单的光学反射，并且可以从横向生长的、完全或者基本 上没有倾斜边界的GaN中切下新的籽晶晶体。令人惊奇地发现，从该新的 籽晶晶体生长的体GaN基本上没有倾斜边界，其位错密度在104cm-2之下， 在一个实施例中，小于103cm-2，在别的实施例中甚至在100cm-2之下。

矿化剂  矿化剂可以包括以下的至少一种：(i)碱氮化物和碱土氮化物， 例如Li3N、Mg3N2和Ca3N2；(ii)氨化物，例如LiNH2、NaNH2和KNH2；(iii) 尿素和相关化合物；(iv)铵盐，例如NH4F和NH4Cl；(v)稀土、卤化物、硫 化物或者硝酸盐，例如CeCl3、NaCl、Li2S或KNO3；(vi)叠氮盐，例如NaN3； (vii)其它的Li盐；(viii)上述组合；和(ix)通过上面至少一种物质与Ga和/或 GaN化学反应所产生的化合物。

矿化剂可以作为固体或者溶解于例如溶剂的流体中的添加剂提供。使用 碱土矿化剂或者稀土矿化剂具有另外的优点，其构成对生长介质中外来氧的 吸收剂，并允许生长具有低n型载流子密度的未掺杂GaN晶体。

或者，可以原位形成矿化剂。可以提供锂、钠、钾、铷、铯、镁、钙、 锶、钡或者稀土金属中的至少一种，它们然后可以与氨溶剂反应形成矿化剂。

低氧杂质水平  在本发明的一个实施例中，通过控制原始材料中的杂质 水平(源氮化镓、矿化剂和溶剂)，可以将生长的晶体中的杂质保持在受限 的合适的低水平。在第二实施例中，通过保持原始材料和封壳中总的氧含量 在15ppm(相对于最终晶体的重量来表示)之下，在生长晶体中实现1019cm-3 的氧浓度。在另一个实施例中，通过保持总的氧含量在一个合适的水平之下， 得到杂质水平在3×1018cm-3之下。在又一个实施例中，通过保持原始材料和 封壳中总的氧含量在1.5ppm之下，可以实现3×1017cm-3的水平。

可选掺杂剂源  在一个实施例中，在工艺中加入掺杂剂源，以提供n型、 半绝缘的、p型、磁性的、或者发光GaN晶体。外来的杂质例如氧或碳通常 会另外使晶体变成n型。可以将例如O、Si或者Ge(n型)和Be、Mg或者 Zn(p型)的掺杂剂作为源GaN中的杂质加入。或者，可以作为金属、盐、 或无机化合物，例如Si、Si3N4、SiCl4、BeF2、Mg3N2、MgF2、Zn、ZnF2、 或Zn3N2加入掺杂剂。总杂质浓度在大约1015-1016cm-3之下的GaN晶体是半 绝缘的。然而，通常，非期望的杂质浓度大于1016cm-3，并且晶体为n型。

半绝缘GaN晶体可以通过掺杂Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu或者Zn中至少一种来获得。通过掺杂Fe来合成(比本发明质量更差的)半 绝缘GaN在本领域是已知的。然而，本发明人吃惊地发现，掺杂Co可使通 过本创造性的方法生长的GaN是半绝缘的。磁性GaN晶体可以通过掺杂比 如Mn的某些过渡金属来获得。发光GaN可以通过掺杂某些过度金属或稀土 金属，例如Ti、V、Cr、Mn、Fe、Co、Ni、Zr、Hf、Pr、Eu、Er或者Tm来获得。过渡金属掺杂剂可以作为源GaN中的杂质加入，或者作为金属、 盐或无机化合物，例如Fe、Co、CoF2、CrN或者EuF3加入，或者单独或与 一种或者多种另外的掺杂剂，例如O、Si、Mg、Zn、C或者H相组合。在 一个实施例中，在源GaN中存在的掺杂剂的浓度在大约1015cm-3到大约 1021cm-3的范围内。

之后将源氮化镓、溶剂和矿化剂(无论它们是否作为压缩的或者未压缩 的混合物)，以及在一个实施例中将至少一个GaN籽晶晶体放在一个容器内。 可选地，也可以在该封壳中加入另外的矿化剂。

之后可以在以下要描述的封壳中填充含氮溶剂，例如氨或者联氨中至少 一种，或者有机机溶剂，包括但不限于甲胺、三聚酰胺或者乙二胺，以及它 们的混合物。将该封壳填充和密封，而不容许空气或者水进入，它们在氮化 镓形成工艺中是不希望存在的。

为了填充该封壳而不使空气或者水进入，将该封壳填充并且连接到例如 真空歧管的负压力源，并且抽空。然后将该容器冷却到室温之下的温度(优 选地为大约-72℃或者以下)，并且可允许气相溶剂进入该歧管中。之后该气 相溶剂在封壳中浓缩。例如，如果含氮溶剂包括氨，那么可以在干冰或者液 氮温度下实施所述浓缩。之后可以隔离该封壳，以便通过关闭到负压力源的 阀来密封该封壳。然后可以使用本领域公知的冷焊装置通过冲压脱离步骤 (pinching-off step)将该封壳从歧管或者阀中至少一个分离开。如果该封壳是 铜的话，那么冲压脱离步骤特别有效。可以通过光弧焊接来增强密封的完整 性。

在封壳密封之后，然后将其放置在压力室中，然后使其在合适的高压高 温(HPHT)系统中经受高压高温条件。将HPHT条件保持一段较长时间，使 之足以溶解氮化镓源的基本部分并且再将其沉淀到氮化镓晶体、氮化镓芯棒 或者氮化镓籽晶晶体中至少一个上。

在本发明的一个实施例中，压力处于从大于大约5kbar到大约80kbar 的范围内。在另一个实施例中，氮化镓晶体生长工艺的温度处于大约550℃ 到大约3000℃之间的范围内。之后允许冷却HPHT系统，并且释放高压。

形成高质量单晶的方法的示例  在本发明的一个实施例中，将源材料 以及一个或者多个籽晶(如果使用的话)放在由多孔隔板分成至少两个区域 的压力容器或者封壳中。标题为“High Temperature High Pressure Capsule for Processing Materials in Superciritical Fluids”的美国专利公开 US2003/0141301A1描述了一个示例性容器，这里将其全文引入作为参考。

图21示出一个可以用于本发明的方法的示例性封壳100。该封壳100包 括壁102，它能够被密封来包围封壳100的室104。该室由多孔隔板110分 为第一区域108和第二区域106。在结晶生长期间，该封壳100容纳由隔板 110互相隔开的籽晶晶体120或者其他成核中心以及源材料124。例如，可 将源材料124和籽晶晶体120分别放在第二区域106和第一区域108内。该 封壳100还包含溶剂材料130。在生长工艺期间，如下所述，生长晶体132 在籽晶晶体120上生长，且溶剂处于超临界状态。隔板110可以包括例如其 中具有多个孔的板，或者编织金属织物。隔板110的开口面积部分可以在1％ 到50％之间，优选在大约5％到大约40％之间。如果封壳100的较冷部分在 较暖部分的上方的话，使得自对流搅动该液体，那么培养基从源材料124到 籽晶晶体120或者生长晶体132的输送在作为超临界流体的溶剂中得到优 化。在许多溶剂中，GaN的溶解度随温度而增加，并且在这种情况下，应该 将源材料124放置在封壳底部的较暖部分，并且将籽晶晶体120放在封壳顶 部的较冷部分。

在一个实施例中，籽晶晶体120由穿过籽晶上所钻取的孔的线(150) 悬挂起来，以允许在受到壁102或者其它材料的干扰最小的情形下，在所有 的方向进行晶体生长。例如，可由激光、金刚石或者磨钻、或者超声波钻孔。 或者，籽晶晶体120可以通过绕籽晶的一端束缚的线悬挂起来。

然而，在某些溶剂的情形，GaN的溶解度随温度而减小。在这种情况下， 可将籽晶晶体120放在封壳下面的较暖部分，并且将源材料124放在封壳上 面的较冷部分。在一个实施例中，将源材料124放在偏离隔板110而非与该 隔板110直接接触的多孔篮筐140中，因为后一种布置可以阻碍将流体和培 养基输送通过隔板110。

在一个实施例中，可将矿化剂或者与源材料124一起或者单独地加到封 壳100中，以增加GaN在溶剂中的溶解度。

在工艺条件下，封壳100用溶剂130，即超临界流体填充。在一个实施 例中，采用氨作为超临界流体溶剂130。对于在封壳内的自由容积，也即没 有被源材料、籽晶和隔板所占据的容积中，25％到100％由溶剂130所填充， 并且将封壳100密封。在另一个实施例中，封壳大约70％到95％填充有超临 界流体溶剂。

在又一个实施例中，采用氨作为超临界流体溶剂130，并且采用氟化氨 NH4F，作为矿化剂。这个组合提供了这样的优点：GaN具有相对高的溶解 度，同时不会过度地腐蚀封壳，特别是当封壳是由银制成时。在该情形种， GaN的有效溶解度随温度减小。不希望受到理论的束缚的情形下，本发明人 相信，GaN发生了与矿化剂和溶剂的化学反应，形成可溶于超临界氨的包括 镓、氟、铵离子和氨的络合物。所述络合物的形成是可逆的，该形成过程的 平衡常数随温度而减小，使得自由GaN的形成在更高温度下是有利的，并 且GaN的有效溶解度随温度而减小。在结束随该化学试剂进行的晶体生长 之后，一般可以发现封壳填充有白色针状晶体。X射线衍射分析表明，该晶 体包括GaF3(NH3)2和(NH4)3GaF6，它们的结构可从文献中获知。

在填充和密封该封壳的一种方法的一个实施例中，首先将封壳100冷却 到溶剂130成为液体或者固体的温度。一旦封壳100冷却足够，就将溶剂源 放置在与封壳100的打开的室相通的流体中，并且将溶剂通过浓缩或者注入 而引入在此时候打开的室中。在将所希望量的溶剂130导入开口室中后，密 封该室。可以通过例如冲压脱离或者塌陷壁102的一部分以形成焊接的方式 来密封该室。

将密封的封壳放在一个容器中，该容器能够产生大约550℃到大约 3000℃的温度，或者优选地产生在大约550℃到1200℃之间的温度，以及产 生大约5kbar到大约80kbar之间的压力，或者优选地产生在大约5kbar到 大约20kbar之间的压力。

标题为“Improved Pressure Vessel”、于2002年1月31日提交的美国专利 申请No.09/683,658描述了一个示例性的压力容器，这里将其全文引入作为 参考。本发明的一个示例性压力容器是零冲程型装置49，它允许操作者独立 地控制该单元中的平均温度以及跨过该单元的温度梯度，该零冲程型装置49 示于图22中。

在这个压力容器49中，上部钢端盖17由环形叶蜡石套筒51包围。下 部钢盖31由环形叶蜡石套筒33包围。套筒51连同环形叶蜡石套筒33使得 砧台37和41与模具15电绝缘。导电性环形物53介于加热器或者加热元件 16的顶部和底部的大致中间的位置，以将反应单元分为靠上部分和靠下部 分。加热元件16可以是加热管或者加热的箔、带、杆、线、环及其组合的 形式。加热单元16可以包括石墨箔、石墨、镍铬合金、铌、钛、钽、不锈 钢、镍、铬、锆、钼、钨、铼、铪、铂、碳化硅及其组合中的至少一种。在 一个实施例中，加热元件16可以沿其长度具有不均匀的电阻率，以提供温 度梯度。不均匀的电阻率可以例如如下提供：通过在加热元件16上提供不 均匀的厚度、通过在所选择的点上打孔该至少一个加热元件、或者通过沿至 少一个加热元件16的长度方向在所选择的点上提供该至少一个包括至少两 种电阻率的不同材料的叠片的加热元件16。

环形物53沿其内径与加热元件16接触，沿其外径与模具15接触。例 如，环形物53可以由GRAFOIL石墨箔、石墨、NICHROME合金(Ni 60％、 Fe 25％、Cr 15％)、铌、钛、钽、不锈钢、镍、铬、锆、钼、钨、铼、铪、 铂、碳化硅、及其它们的组合和合金中的至少一种形成。

在砧台37和41之间施加主加热器电源，并且在模具15和砧台37或者 模具15和砧台41之间施加差动加热器电源。或者，在模具15和砧台37之 间施加一个加热器电路，在模具15和砧台41之间施加第二电路。为了监视 或者控制例如样品的顶部和底部的位于单元内两个位置的温度，将温度传感 器55和57穿过单元组件插到希望的位置。在本发明的一个实施例中，温度 传感器是热电偶、热敏电阻、耦合到光学高温计的光纤、或者它们任意的组 合。

所述单元或者封壳100可自加压至1atm(～1bar)到大约80kbar之间。 在一个实施例中，封壳100可自加压至大约5kbar到大约80kbar之间。封壳 100一般是由有延展性的金属形成，例如但不限于铜、银、金、铂、不锈钢 等。在另一个实施例中，封壳100具有低氢渗透性，并且相对于超临界流体 和将要在封壳100内处理的材料是化学惰性的。根据微小的调整，可以将本 发明零冲程装置的上述实施例应用为皮带装置、活塞-汽缸装置、多砧台压 力装置、或者分离球(split-sphere)装置用来生长本发明的GaN晶体。

将封壳100以大约1℃/hr至1000℃/hr的平均速率加热到大约550℃至 1200℃之间的生长温度。由于容器在单元中不对称布置、非对称加热等等， 如上对于压力容器48所述那样，容器中可以存在温度梯度。温度梯度具有 在整个加热序列中产生过饱和的效果，本发明人已经发现这能够促进自发成 核。

在本发明的一个实施例中，在生长温度处的温度梯度最初较小，大约小 于25℃。在另一个实施例中，在大约1分钟到2小时的时期内，它小于大约 10℃，以允许系统在平衡状态平衡。在本申请中所使用的温度梯度是例如控 制热电偶所在的封壳100的端部处的温度差。在籽晶晶体或者成核中心的位 置的温度梯度相对于源材料位置的温度很可能相对较小。

可选地，在平衡状态将温度梯度设定为与晶体生长出现在成核中心(也 即，使得在成核中心发生腐蚀以及在源材料上出现生长)之处的温度梯度符 号相反，从而腐蚀掉在封壳设置有成核中心的区域中的任何自发成核的晶 体，这些成核中心可能于加热期间形成。换句话说，如果晶体生长出现于正 温度梯度，那么将温度梯度设为负的，反之亦然。

在该平衡周期之后，在温度梯度量级增加并且具有使生长以更大的速率 出现在籽晶晶体处的符号之处，则可以提供生长周期。例如，温度梯度可以 以大约0.01℃/hr到25℃/hr之间的速率增加到生长更快之处的较大值。在晶 体生长阶段，温度梯度可以保持在5℃值300℃之间的量级，并且可以在生 长期间向上或者向下调整。可选地，可以将温度梯度改变为具有与生长出现 于籽晶晶体之处的符号相反的符号。为了交替地腐蚀掉任何自发形成的核并 且促进在一个或者多个成核中心或籽晶晶体上的生长，可将温度梯度的符号 反转另外的一次或者多次。将HPHT条件保持一段较长时间，该时间足以溶 解氮化镓源的基本部分并且将它沉淀到氮化镓晶体、氮化镓芯棒或者氮化镓 籽晶晶体中至少一种上。

在生长的结束周期，封壳100的温度可以以大约1℃/hr到1000℃/hr的 速率下降，优选大约1℃/hr到300℃/hr，以使对晶体生长的热冲击最小。将 所述单元，包括容器和压力介质在内，从压力容器48中拆下，并且将封壳 100从所述单元中拆下。

通过冷却容器而将溶剂的蒸汽压力减小到1bar之下、将封壳100穿孔、 然后使得它变热而将溶剂蒸发，可以方便地除去封壳100中的溶剂。切开容 器并且除去生长的晶体。可以通过合适的清洗，例如水、酒精或者其它有机 溶剂中至少之一以及除去矿化剂的无机酸来将晶体清洗。用于清洗氮化镓晶 体的无机酸包括但不限于盐酸(HCl)和硝酸(HNO3)。

本发明人意外地发现，选择HF、NH4F、GaF3、或者在NH3中于0.5到 90原子％的氟化物浓度中它们与Ga、GaN、NH3的反应产物或者彼此之间 的反应产物中至少一种，生长温度在600到1000℃之间，以及温度梯度在 10到75℃之间，可以获得的GaN生长速率为至少5μm/hr。在本发明的一个 实施例中，生长速率为至少10μm/hr。在另一个实施例中，生长速率为至少 20μm/hr。在第四实施例中，生长速率超过50μm/hr。

前面对于形成GaN单晶衬底的工艺的描述仅仅是示例性的，并且不应 该解释为具有任何限制的意义。形成该单晶的其它方法对本领域普通技术人 员来说是显而易见的，但是它们被认为是落在本发明公开内容的范围内。

晶体表征方法：可以用本领域所已知的标准方法来表征晶体。单晶的质 量可以用例如光致发光的表征技术来指示，在室温下光致发光出现于GaN的能带边缘。

为了确定位错密度，可以方便地利用阴极发光(CL)和腐蚀坑密度。 CL成像提供对位错密度的非破坏性测量，并且不需要制备样品。位错是GaN中非辐射复合中心，并且因此在CL中看上去为暗点。人们能够简单地测量 CL图像中暗点的浓度，以确定位错密度。

第二个方便的方法是腐蚀坑密度，它可能在一些情况下是更确定的。一 种这样的腐蚀方法例如是气相HCl腐蚀，如T.Hino等人在Appl.Phys.Lett. 76，3421(2001)中所描述的那样，将其引入作为参考。

本发明人用通过HVPE生长的商用GaN样品测试了这两种方法。位错 密度(暗点密度或者腐蚀坑密度)达到1-2×107cm-2，它与厂商以及其它对类 似材料的研究者所报导的值相当吻合。

在另一个实施例中，由透射电子显微镜(TEM)在薄区域确定位错密度， 如本领域众所周知的一样。

可以通过光吸收、散射和光致发光光谱学来确定生长的GaN的光吸收 和光发射性质，如本领域众所周知的一样。可以通过Van der Pauw Hall效应 测量结果、汞探测CV以及热探测技术来确定电性质。

对所形成的晶体的处理  可以将该晶体进一步处理，且切断为一个或 者多个晶片，并且被研磨、抛光以及化学抛光。晶片或者衬底优选具有大约 0.01到10mm的厚度，更优选在大约0.05到5mm。这个单晶氮化镓晶体以 及由此形成的晶片作为用于电子器件和光电器件的衬底。

在切割之后，使用本领域已知的机械抛光技术将该衬底抛光成镜面光洁 度。在在抛光工艺之后仍然可能残留表面下的损伤的情形，该损伤可以通过 几种本领域所公知的方法除去，包括化学辅助离子束蚀刻、反应离子蚀刻、 或者化学机械抛光。还可以通过将晶片在例如大约10-8mbar到20,000bar分 压的N2或者氨的在含氮气氛中被加热至大约700℃到1500℃而除去残留的 损伤。

可以通过本领域众所周知的方法将晶体切断为一个或者多个晶片。GaN晶体或者晶片可以用于外延AlxInyGa1-x-yN膜(其中，0≤x≤1，0≤y≤1，且 0≤x+y≤1)、发光二极管、激光二极管、光电探测器、雪崩光电二极管、晶体 管、二极管和其他的光电或者电子器件的衬底。

由本发明的方法所形成的晶体的特性  上述实施例提供了改善的成核 控制，其通过包括在温度计划中具有平衡周期，并且在生长室内悬挂起籽晶 晶体，其中温度梯度相对于晶体生长期间的梯度基本上是减小的、或者甚至 设定为零或负值。该改善的晶体生长方法提供了高质量、大面积的GaN晶 体，且该晶体是真正的单晶，其源于单个籽晶晶体而非由多个生长中心聚结 而成的，基本上没有晶界、倾斜边界等，并且具有低于1019cm-3水平的氧杂 质水平。

在本发明的方法的一个实施例中，生产出大的单个氮化镓晶体，例如具 有直径和厚度在大约0.02英寸(大约0.05cm)到大约12英寸(大约30cm) 范围内的单个GaN晶体。在另一个实施例中，该尺寸在大约2英寸到大约6 英寸范围内。

在又一个实施例中，所形成的GaN单晶基本上是透明的，吸收系数在 100cm-1之下。在另一个实施例中，衬底具有载流子迁移率在大约100cm2/V-s 之上，并且应变相对于未掺杂GaN同质外延层在大约0.005％之下。

由上述方法形成的GaN单晶可以使用腐蚀坑密度测量结果、光致发光 和光吸收技术来表征。在一个实施例中，形成的GaN晶体包含小于104每平 方厘米的穿过位错。在一个实施例中，形成的GaN晶体包含小于103每平方 厘米的穿过位错。在另一个实施例中，形成的单晶的特征是位错密度小于 100cm-2、光致发光光谱在300°K的晶体温度时其峰值位于大约3.38到3.41eV 光子能之间，并且对于在700nm(红)到465nm(蓝)之间的波长具有的光 吸收系数在5cm-1之下。

由上述方法形成的GaN单晶也可以通过红外透射光谱术和拉曼光谱术 来表征。与通过其它方法生长的GaN相比，在一个实施例中的生长的GaN在3050到3300cm-1内具有几个尖锐的吸收峰值，最大吸收接近3175cm-1。 晶体在高纯氮气中退火到750℃、30分钟，并且再次测量红外光谱。发现在 3050到3300cm-1内的吸收峰值基本上没有改变，这表明对应于吸收峰值的 核素(species)是高度稳定的。基于对VGaH1-VGaH4的3100-3470cm-1的振 动频率(这可能将实际频率高估了大约200cm-1)的预计以及对在注入氢的 GaN中在3020-3050cm-1和3140cm-1的红外吸收特征的观察[M.G.Weinstein et al.，Appl.Phys.Lett.72，1703(1998)]，相信在该实施例的样品中位于3150 到3200cm-1的吸收峰值对应着VGaH3和VGaH4，在我们的晶体和注入氢的 GaN中于3000到3150cm-1之间观察到的吸收峰值对应于VGaH1和VGaH2， 并且其它的次要的峰值可能与其它杂质或者缺陷的存在相关。因而，在这里 生长的GaN晶体中接近3175cm-1的红外吸收特征的存在表明镓空位的钝化， 并且基于高温退火的红外特征的持续表明这个钝化是十分稳定的。根据GaN 晶体中的氢化的镓空位的浓度情况，3175cm-1峰值的单位厚度吸收率可以在 大约0.01到200cm-1范围内。

在由该创造性的方法所生长的GaN晶体的另一个实施例中，通过拉曼 光谱可以获得点缺陷钝化的另外的证据。在一个例子中，在位于400到 800cm-1的两个轮廓中观察到总共五个峰值。观察到这些峰值为530 cm-1[A1(TO)]、558cm-1[E1(TO)]、569cm-1[E2(high)]、734cm-1[A1(LO)]、和 742cm-1[E1(LO)]，括号中为赋值。这些值对于文献中所报道的纯GaN都在 几cm-1的接受值内。此外，没有观察到与声子-等离子体振子耦合相关的宽 峰。基于文献中所报道对载流子浓度在1016cm-3到1020cm-3之间的GaN的 拉曼测量结果，观察到未偏移LO模式和声子-等离子体振子模式的存在表明 载流子浓度在1017cm-3之下。这个晶体中的总杂质浓度在1019cm-3之上。载 流子浓度相对于杂质浓度的急剧减小表明很可能是由于氢所导致补偿的程 度高。

引入的氢被认为是良性的，或者可能甚至是有益的。典型的氮化镓晶体 生长方法没有提供由于氢化导致的镓空位的钝化，即使氢处在生长系统中。 例如，对由氢化物气相外延法(HVPE)所生长的300-400mm厚的GaN样 品的红外透射光谱学揭示出与另外的缺陷相关的接近2850到2915cm-1之间 的弱吸收特征，但是在该HVPE氮化镓材料中没有观察到位于分配给氢化 Ga空位的3100到3500cm-1之间的吸收特征。

在可见光谱范围内，氮化镓芯棒一般表现为基本透明的。正常的未掺杂 晶体在465nm到700nm之间的光吸收系数通常小于5cm-1。掺杂的晶体同 样表现出低吸收性，尽管在高载流子浓度时可能引入某些自由载流子吸收。 此外，掺杂剂、取代的或者间隙式的杂质、空位复合物、或者其它点缺陷可 以在可见光范围内引入更高吸收的窄峰值。然而，对于比如所发射光的背部 提取的目的而言，这种与窄吸收峰值相关的点缺陷一般不会显著地减小晶体 在可见光的强透射性，。

在本发明的一个实施例中，其中氮化镓芯棒是利用NH4F、GaF3、或者 其它可通过Ga、GaN、NH3和HF反应获得的化合物中至少之一作为矿化剂 来生长的，该氮化镓一般包含多于大约0.04ppm的氟。在又一个实施例中， 大约0.04到1ppm之间的氟。相反，用无氟矿化剂生长的GaN晶体一般包 含少于0.02ppm的氟。引入的氟通过辉光放电质谱仪、次级离子质谱法，或 通过融化-溶解后的感应耦合等离子体或氟选择性电极分析等等来合适地量 化。对于引入氢的情况，引入的氟被认为是良性的或者很可能甚至是有益的。 分子或者固体中的氟的键长一般比对应的氢的键长略长，这样氟可以扮演类 似的钝化缺陷的角色。

在一个实施例中，在形成了晶体之后，将用于器件制备的衬底从通过上 述方法形成的芯棒中切下。在本发明的另一个实施例中，所得到的衬底具有 大约0.01到10mm的厚度，更优选的是在大约0.05到5mm之间。

在本发明的一个实施例中，将用于器件制备的GaN衬底由从芯棒切下 的(0001)取向的GaN晶片构成，该芯棒是使用超临界溶剂在大于大约550℃ 的温度下以及大于大约5kbar的压力下生长的。发现该衬底基本上没有倾斜 边界，具有小于大约104cm-2的位错密度。在另一个实施例中，该衬底为n 型且基本上是透明的，对于位于700nm(红)和465nm(蓝)之间的波长的 光吸收系数小于5cm-1。在又一个实施例中，该衬底是磁性的，并且在另一 个中是发光的。在另一个实施例中，该衬底具有接近3175cm-1的红外吸收 峰值，且单位厚度吸收率在大约0.01到200cm-1之间。在一个实施例中，该 晶体掺杂有H、Be、C、O、Mg、Si、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、 Ni、Cu、Zn、Ge、Zr、Hf、或者稀土金属中至少之一，浓度在大约1016cm-3 到1021cm-3之间。

在本发明另一个实施例中，晶片是纤锌矿结构的材料。在一个实施例中， (0001)取向的GaN晶片具有镓终止的(0001)晶面和氮终止的(000 1)晶面。晶 片可以其它取向制备，例如但不限于非极性(10 10)和(11 20)取向以及相对于 (0001)或者(000 1)面的表面邻晶(离轴)。(0001)Ga面对于沉积LED和LD 器件结构是有用的，但是别的取向也是有利的。例如，使用非极性(10 10)和 (11 20)取向避免在器件结构内出现压电场。

在又一个实施例中，晶片包括n型GaN，其电阻率小于大约100Ω-cm。 在另一个实施例中，晶片包括电阻率小于大约100Ω-cm的n型GaN。在第 三个实施例中，电阻率小于大约10Ω-cm。在第四个实施例中，小于大约 1Ω-cm。在又一个实施例中，晶片包括电阻率在大约100Ω-cm之下的p型 GaN，在另一个实施例中，晶片包括电阻率在大约105Ω-cm之上的半绝缘 GaN。

在一个实施例中，用于生长的取向是(0001)镓。在另一个实施例中，晶 片具有小于大约104cm-2的位错密度。在又一个实施例中低于大约103cm-2， 以及在又一个实施例中低于大约100cm-2。在第五个实施例中，所形成的衬 底可以具有在大约100cm2/V-s之上的载流子迁移率，并且具有相对于未掺 杂的GaN同质外延层在大约0.005％之下的应变。

电子器件制备  如这里所采用的，电子器件指的是包括叠层的任何器 件，该叠层具有本发明GaN晶体的特性，也即，至少2毫米的最大尺寸、 小于104cm-2的位错密度、基本上没有倾斜边界、以及氧杂质水平小于1019 cm-3，并具有用于连接到操作该器件的电能量源的电接触。在本发明的一个 实施例中，该电子器件具有至少大约100μm的横向尺寸。在另一个实施例 中，该电子器件具有至少大约1mm的横向尺寸。在另一个中为至少大约 2mm。在又一个中，为至少大约5mm。

电子器件的例子包括光电器件，例如发光二极管(LED)、激光二极管 (LD)、谐振腔发光二极管(RCLED)、垂直腔面发射激光器(VCSEL)、和 光电探测器；包括各类晶体管，例如MESFET、MOSFET、MISFET、BJT、 HBT、HEMT、功率垂直MOSFET、功率垂直JFET、和共基共射开关；还 包括晶闸管、肖特基整流器和p-i-n二极管。

在有源器件结构的一个实施例中，该器件可以通过分子束外延法(MBE) 或者金属有机物汽相外延法(MOVPE)(也称为OMVPE或MOCVD)来制 备，其中在本发明的GaN晶体上设置有周期表中III族和/或V族中一种或 者多种元素的半导电氮化物膜。这些沉积步骤在本领域是已知的。在一个实 施例中，将晶片或者衬底放在生长反应器中，然后将反应器抽空。对残留的 表面缺陷进行退火，或者将外来的污染物除去，这通过在含有分压为10-6毫 巴到1巴的氨的气氛中将晶片加热到大约900到1200℃的温度来进行。

在一个实施例中，该器件结构通过大量的GaN基半导体层的同质外延 沉积形成。因而，在该衬底上形成了至少一个GaN基半导体层。该结构中 的每层通过在衬底表面上在含氮的气氛中浓缩例如Ga、Al、In、和Si这样 的原子核素，或者分解有机金属物前驱体而形成。在一个例子中，含氮气氛 包括氮、氨或者联氨，并且可以在与衬底表面接触之前局部地或者完全地分 解。可以使用例如H2或者He的载气。在另一个例子中，可以使用有机金属 物前驱体。用于MOVPE的前驱体包括但不限于三甲基镓Ga(CH3)3、三甲基 铝Al(CH3)3、三甲基铟In(CH3)3。合适的掺杂剂前驱体(如果这一层将被掺 杂的话)包括但不限于用于n型材料的硅烷SiH4、和用于p型材料的二茂基 镁Mg(c-C5H5)2或者二甲基锌Zn(CH3)2。在减小残留的表面损伤的退火步骤 之后，形成电子器件结构的其它层。

本发明实施例中的器件的例子  图1-17中示出了本发明一些器件实施 例中的例子，其包括(i)单晶GaN衬底；(ii)至少一个外延GaN基层；和(iii) 至少两个电接触。图18和图19示出一个同质外延LED。图20示出一个同 质外延LD。图26-28示出同质外延光电二极管。

参照图1-3，它们示出根据本发明一个实施例中的HEMT器件。图1示 出第一个实施例中的HEMT。在上述退火步骤之后，在衬底10上形成缓冲 层12。在本申请中，缓冲层具有与GaN器件领域中经常描述的“缓冲层”不 同的含义，它是在例如蓝宝石或者SiC的非GaN衬底和外延GaN层之间起 到过渡层或者成核层作用的结晶不好的层。该缓冲层12例如可以是 AlxInyGa1-x-yN，其中0≤x，y≤1，0≤x+y≤1。在一个实施例中，缓冲层12包括 未掺杂的GaN。该缓冲层12可以具有大约300nm到20μm的厚度。在另一 个实施例中在1到3μm之间。

在图1(和下面所述的图2)的实施例中，缓冲层12包含二维电子气 (2DEG)，并且作为沟道层。缓冲层12中的载流子浓度在一个实施例中在 5×1016cm-3之下，在另一个实施例中在1015cm-3之下。可选地，能够用衬底 10本身的最外部分作为2DEG区域。在形成缓冲层12之后，在缓冲层12 上形成势垒层(barrier layer)14。该势垒层14具有比缓冲层12更宽的带隙。 势垒层14可以包括AlxInyGa1-x-yN，其中0≤x，y≤1，0≤x+y≤1，并且例如可以 包括AlxGa1-xN，其中x≈0.2-0.3。在AlxInyGa1-x-yN(y≈0.22x)势垒层中加入In使得势垒层14尽管具有较大带隙还是能够与GaN缓冲层12近似晶格匹配。 势垒层也可以包括两个子势垒层14a和14b。例如，子势垒层14b可以在缓 冲层12上形成并且可以是AlN，而子势垒层14a可以在子势垒层14b上形 成并且可以是AlGaN。子势垒层14b是带隙比子势垒层14a更大的层，并且 可以具有例如大约0.6到1.5nm的厚度。

势垒层14在一个实施例中可以具有5nm到50nm的厚度，在另一个实 施例中在15nm到25nm之间。在器件的顶表面上形成源极接触20、漏极接 触22和栅极接触24。源极接触20和漏极接触22作为欧姆接触而沉积在器 件的两边，以形成源极区和漏极区。适合用作源极接触20和漏极接触22的 组分包括Ti/Al/Ti/Au、Ti/Al/Ni/Au、Ti/Al/Pt/Au叠层，其中该叠层中的每一 层的厚度在大约10nm到大约500nm之间。在一个实施例中，第一Ti层厚 度在10到30nm之间，Al层厚度在50到300nm之间，最外层的厚度在30 到70nm之间。例如可以通过电子束蒸发、热蒸发或者其它技术来实现沉积。

源极接触20和漏极接触22可以具有例如大约50到1000μm的长度。源 极接触20和漏极接触22的宽度可以在大约20到200μm之间。在一个实施 例中，该宽度在大约40到100μm之间。源极接触20和漏极接触22之间的 间隔可以在大约0.2μm到大约10μm之间。在一个实施例中，该间隔在0.5 到2μm之间。

在源极接触20和漏极接触22的沉积之后，将该结构在大约500℃到 950℃之间的温度下退火。在一个实施例中，退火温度在750℃到870℃之间， 以实现欧姆接触。

在势垒层14的顶上的源极接触和漏极接触之间沉积栅极接触24作为肖 特基栅极。栅极接触24的长度在一个实施例中可以在大约20到1000μm之 间，在第二个实施例中可以在大约50nm到1μm之间。适合用作栅极接触 24的组分包括Ni/Au和Pt/Au叠层，其中该叠层的第一层在大约20到200nm 之间，并且Au层的厚度在100到1000nm之间。仍然可以通过电子束蒸发、 热蒸发或者其它技术来实现沉积。对这个结构不进行退火，以保持肖特基整 流性能。

图2中的HEMT与图1中的类似。然而，图2中的HEMT包括形成于 源极接触20、漏极接触22和势垒层14之间的接触层18，以及形成于接触 层18中以暴露势垒层14的沟槽，同时栅极接触24形成于势垒层14上。接 触层18可以包括n掺杂的AlxInyGa1-x-yN，其中0≤x，y≤1，0≤x+y≤1，并且可 以包括例如载流子浓度大于大约2×1018cm-3的n型GaN。接触层18例如可 以具有10到200nm的厚度。因为Al的浓度减小的缘故，接触层18比势垒 层14的氧化倾向要小，并且也形成更稳定的欧姆接触。

图3中的HEMT与图1中的类似。然而，图3中的HEMT包括形成于 缓冲层12和势垒层14之间的沟道层28。该沟道层28具有比缓冲层12更窄 的带隙，并且将包含2DEG。该沟道层28可以包括AlxInyGa1-x-yN，其中 0≤x，y≤1，0≤x+y≤1，并且可以是InxGa1-xN，其中x≈0.05-0.15。沟道层28可 以具有3nm到20nm之间的厚度，更优选地是在5到10nm之间。

图4示出一个实施例，其中该器件是MESFET。该MESFET器件实质 上是HEMT的简化版本，其中GaN用于整个半导体结构中并且没有势垒层。 在GaN衬底10上形成GaN沟道层30。源极接触20、漏极接触22和栅极接 触24可以按照类似于相对图1所述的方式来形成。可选地，通过类似于图2 所示的接触层(未示出)来改善欧姆接触，或者更简单，将例如Si的n型 掺杂剂离子注入到直接位于源极接触20和漏极接触22之下的区域。与 HEMT相比，该MESFET的性能特征可能会差一些，但是制造起来更简单 而且便宜。

在图5所示的另一个实施例中，该器件是MOSFET或者MISFET。该 MOSFET/MISFET与图4中的实施例的MESFET的结构类似，除了栅极接 触24与沟道层30间隔有绝缘层32、用于MOSFET的氧化物或者用于 MISFET的绝缘电介质之外。该MOSFET/MISFET对于功率电子应用特别适 合，因为氧化物或者绝缘体层的存在保护了GaN层在大电流和/或升高的温 度的操作中不受氧化。适合用作MOSFET的绝缘层32的氧化物的组分包括 SiO2、Sc2O3、MgO、Ga2O3和R2O3中的至少一种，其中R是例如Gd的稀 土元素。

适合用作MISFET绝缘层32的绝缘电介质的组分包括AlN、SiNx和 Si3N4，其中x在0到1.4之间。也可以在图1中的HEMT结构中使用氧化物 或者绝缘层来将栅极从势垒层隔开。

在图6所示的另一个实施例中，该器件是HBT。HBT对GaN器件的最 高频率的应用特别有用。HBT可以制造为npn构造或者pnp构造。为简单起 见，仅仅详细地描述npn构造的制造，但是pnp构造的制造直接类似于用pnp 构造的n型层取代npn的p型层即可，反之亦然。衬底10可以是半绝缘性 的体GaN衬底，并且可以具有大于105Ω-cm的电阻率。衬底10还可以是n 型，优选地载流子浓度大于大约2×1018cm-3。

集电极层42在整个衬底10上形成。集电极42层可以是AlxInyGa1-x-yN的n型层，其中0≤x，y≤1，0≤x+y≤1，其厚度在200nm到5000nm之间，优 选在400到800nm之间。集电极层42可以包括n-GaN或者n-AlxGa1-xN， 其中0≤x≤1，并且掺杂有大约1×1016到大约5×1016cm-3的载流子浓度。

在一个实施例中，可以在集电极层42和衬底10之间可选地形成子集电 极层40，特别是当衬底10是半绝缘性的时候。子集电极层40可以包括例如 n+掺杂的GaN。子集电极层40的厚度可以在大约0.2到5μm之间，优选地 在大约1到2μm之间，并且可以具有大约2×1018cm-3的载流子浓度。在子集 电极层40的顶表面上形成子集电极接触52，它可以是欧姆性的。子集电极 层40的目的是为了提高欧姆子集电极接触52的性能，并且在半绝缘性衬底 的情形时提供到集电极层的欧姆接触。

在集电极层42上形成基极层44。基极层44可以包括p型AlxInyGa1-x-yN， 其中0≤x，y≤1，0≤x+y≤1，其厚度在10nm到1000nm之间，更优选在50到 200nm之间。基极层44可以包括掺杂有大于约2×1018cm-3的载流子浓度的 p+-GaN。在与集电极层相接触之处，还可以将基极层44从GaN中分级(grade) 至接近基极层44的顶表面的AlxGa1-xN，其中x≈0.05。或者，可以在基极层 44的顶表面上沉积p-AlxGa1-xN/GaN超晶格。

在基极层44上形成发射极层46。发射极层46可以包括n型 AlxInyGa1-x-yN，其中0≤x，y≤1，0≤x+y≤1，其厚度在一个实施例中位于0.5nm 到1000nm之间，在另一个实施例中位于50到300nm之间。发射极层46具 有比基极层44更宽的带隙。典型地，发射极层46包括n-AlxGa1-xN，其中 0.15≤x≤0.25，并且可以掺杂有载流子浓度＞2×1018cm-3。在一个实施例中，发 射极层46的组成可选地在与基极层44的接触处从n-AlxGa1-xN(x≈0.05)分 级到接近发射极层46顶表面的n-GaN附近。

在发射极层46上形成封盖层48。该盖封层48可以包括n+-GaN，其厚 度为大约100nm，并且载流子浓度大于大约2×1018cm-3。将这些层蚀刻以暴 露出基极层44，并且如果希望面向顶面的集电极接触的话，那么蚀刻更深的 通路以暴露子集电极层40。

形成集电极、基极和发射极接触52、54和56。这些接触优选地是欧姆 金属接触。发射极接触56沉积在封盖层48的顶上，并且在蚀刻以暴露基极 层44之后将基极接触54沉积在基极层44上。在一个实施例中，将集电极 接触52沉积在子集电极层40上，如上所述。在另一个实施例中，体GaN衬底是n型的，载流子浓度大于大约2×1018cm-3，并且集电极接触50沉积在 衬底10的背面，与器件结构相对。

适合用作n型集电极接触和发射极接触的组分包括Ti/Al/Ri/Au、 Ti/Al/Ni/Au、和Ti/Al/Pt/Au叠层，其中叠层的每一层的厚度在大约10到大 约500nm之间，并且通过电子束蒸发、热蒸发或者其它技术实现沉积。在一 个实施例中，第一Ti层的厚度在10到30nm之间，Al层的厚度在50到300nm 之间，并且最外层的厚度在30到70nm之间。用于p型接触(地p型层的接 触)的示例性的组分包括Ni/Au和Pt/Au叠层，其中第一层在大约20到200nm 之间，并且Au层的厚度在大约100到1000nm之间。在沉积之后，对该结 构进行退火，在一个实施例中是在大约500℃到950℃的温度下，在第二实 施例中在大约750℃到870℃之间，以实现欧姆接触。如上所述，可以用npn HBT的n型层取代pnpHBT的p型层来形成pnpHBT，反之亦然。

图7示出另一个实施例，其中该器件是BJT。图7中的BJT器件与图6 中的HBT类似。BJT结构是HBT的简化版本，其中非合金的GaN包括一 切半导体层。因而，图7中的BJT器件与图6中的器件相同，除了非合金的 GaN取代了合金的GaN层之外。

图8示出另一个实施例，其中该器件是肖特基整流器。该肖特基整流器 包括GaN衬底10。GaN衬底10可以是n型的，在一个实施例中其载流子水 平大于大约2×1018cm-3。在衬底10上形成电压阻挡层70。电压阻挡层70可 以包括未掺杂的AlxInyGa1-x-yN，其中0≤x，y≤1，0≤x+y≤1，在一个实施例中厚 度在1到500μm之间，在另一个实施例中厚度在50到200μm之间。对于更 高的阻挡电压需求，电压阻挡层70具有更厚的厚度。可以将电压阻挡层70 中的载流子浓度保持在较低的水平，例如在5×1016cm-3之下，在另一个实施 例中小于1015cm-3。或者，肖特基整流器采用p型GaN衬底和p型外延层。

可选地，在电压阻挡层70上形成一系列的护环72和结势垒控制环74。 护环72可以用来减小聚集在随后形成的氧化物和接触的边界处的电场，以 及增加阻挡电压。护环72和结势垒控制环74可以通过例如离子注入法形成 在电压阻挡层70上。用于注入的离子例如可以是Mg或者Zn。在环区域内 的载流子水平在一个实施例中大于大约2×1017cm-3。在电压阻挡层70上形成 绝缘体层76。绝缘体层76例如可以包括SiO2、SiNx、Sc2O3、MgO、Ga2O3 和R2O3，其中x在0到1.4之间，R是例如Gd的稀土元素。绝缘体层76覆 盖护环72，而非结势垒控制环74。

分别在电压阻挡层70和衬底10上形成电压阻挡层接触80和衬底接触 60。衬底接触60在一个实施例中是n型接触(接触n型层)并且可以包括 一序列例如Ti/Al/Ti/Au、Ti/Al/Ni/Au或者Ti/Al/Pt/Au的叠层，其中每一层 的厚度在大约10到500nm之间。衬底接触60的沉积可以例如通过电子束蒸 发、热蒸发或者其它技术来实现。在一个实施例中，第一Ti层的厚度在10 到30nm之间，Al层的厚度在50到300nm之间，并且接触60的最外层的 厚度在30到70nm之间。

在接触60的沉积之后，对该结构进行退火，在一个实施例中温度在大 约500℃到950℃之间，在另一个实施例中在大约750℃到870℃之间，以实 现欧姆接触。

适合用作电压阻挡层接触80的组分包括Ti/Pt/Au、Ni/Au和Pt/Au叠层， 其中第一层厚度在大约20到200nm之间，Au层厚度在100到1000nm之间。 在电压阻挡层接触80形成之后，该器件结构不在高温下进行退火，以便保 持肖特基接触特性。

图9示出本发明的另一个实施例，其中该器件是p-i-n整流器。图9中 的p-i-n整流器的器件结构与上述图8中的肖特基整流器的类似。可选地， 图9中的p-i-n整流器也包括位于电压阻挡层70上的护环和绝缘层，类似于 图8中的那些。接触层90直接形成在电压阻挡层70上。接触层90可以包 括例如p-GaN。接触层90在一个实施例中可以具有例如大约100到1000nm 之间的厚度，在另一个实施例中具有例如在大约300到大约700nm。接触层 90可以具有大于大约2×1018cm-3的载流子浓度。

图9中的p-i-n整流器也包括衬底接触60，其与图8中的器件的方式类 似，可以是n型接触。图9中的p-i-n整流器还包括欧姆接触层接触92。

适合用作接触层接触92的组分包括例如Ni/Au和Pt/Au叠层，其中第一 层厚度在大约20到200nm之间，Au层厚度在大约100到1000nm之间。在 衬底接触60和接触层接触92的沉积之后，对该结构在大约500℃到950℃ 的温度下进行退火，或者优选地在大约750℃到870℃之间退火，以实现欧 姆接触。

图10示出本发明的另一个实施例，其中该器件是晶闸管。可以将该晶 闸管制造为npn(N)p构造或者是pnp(P)n构造。为简单起见，仅仅详细地描 述npnnn(N)p构造的制造，但pnp(P)n构造的制造是直接类似的。pnp(P)n构造 可以通过用npn(N)p构造对应的n型层取代p型层来形成，反之亦然。

图10中的晶闸管包括GaN衬底10。GaN衬底10可以是半绝缘性的， 电阻率大于105Ω-cm，或者为n型，优选地载流子浓度大于大约2×1018cm-3。

在整个衬底10上形成电压阻挡层102。电压阻挡层102可以是未掺杂的 AlxInyGa1-x-yN层，其中0≤x，y≤1，0≤x+y≤1，其厚度在一个实施例中在1到 500μm之间，在另一个实施例中在50到200μm之间。对于更高阻挡电压要 求，电压阻挡层102具有更厚的厚度。电压阻挡层102中的载流子浓度优选 地为低，例如在5×1016cm-3之下，在另一个实施例中在1015cm-3之下。

如果衬底10是半绝缘的，可以在衬底10和电压阻挡层102之间可选地 形成第一掺杂层100。第一掺杂层100可以是沉积在衬底10上的掺n+的GaN层，其厚度在一个实施例中在大约0.2到5μm之间，在另一个实施例中在大 约1到2μm之间，并且其载流子浓度大于大约2×1018cm-3。如果体GaN衬 底10是半绝缘性的，那么在第一掺杂层100的顶表面上形成掺杂层接触112。 第一掺杂层100可以用于提高这些对衬底10的接触的欧姆接触性能，并且， 如果是半绝缘性衬底，那么用于提高电接触。

在电压阻挡层102上形成第二掺杂层104。第二掺杂层104可以包括例 如n型AlxInyGa1-x-yN，其中0≤x，y≤1，0≤x+y≤1，其厚度在一个实施例中在 100nm到3000nm之间，在另一个实施例中在500到700nm之间。第二掺杂 层104可以具有大约2×1017cm-3的载流子浓度。第二掺杂层104可以包括 n-GaN。可选地，可以在第二掺杂层104的顶表面上沉积n-AlxGa1-xN/GaN超晶格。

在第二掺杂层104上形成封盖层106。该盖封层106可以包括p+-GaN， 并且可以具有大约500nm的厚度和大于大约2×1018cm-3的载流子浓度。

分别在第一掺杂层100、第二掺杂层104和封盖层106上形成掺杂层接 触112、电压阻挡层接触114和封盖层接触116。可以将这些层适当地蚀刻 以暴露出合适的层。例如，可以在衬底10的背面沉积底部接触110，如果该 体GaN衬底是n+型的话。

适合用作这些n型接触(在n型层上的接触)的组分包括Ti/Al/Ri/Au、 Ti/Al/Ni/Au和Ti/Al/Pt/Au叠层，其中每个叠层的厚度在大约10到大约500nm 之间，并且可以通过包括电子束蒸发、热蒸发或者其它技术在内的本领域已 知的技术来实现沉积。在一个实施例中，第一Ti层的厚度在10到30nm之 间，Al层的厚度在50到300nm之间，并且最外层的厚度在30到70nm之 间。用于p型接触(在p型层上的接触)的合适的组分包括Ni/Au和Pt/Au 叠层，其中该叠层的第一层在大约20到200nm之间，并且Au层的厚度在 大约100到1000nm之间。在沉积之后，对该结构进行退火，其温度在大约 500℃到950℃的温度下，或者优选在大约750℃到870℃之间，以实现这些 接触层的欧姆接触。

图11和12示出本发明另外的两个实施例，其中该器件是功率垂直 MOSFET或者MISFET(用于这些器件的MOSFET具有栅极氧化物，用于 这些器件的MISFET具有栅极绝缘层)。图11示出UMOSFET/UMISFET， 而图12示出DMOSFET/DMISFET。在UMOSFET/UMISFET中的“U”指的 是栅极所在处的沟槽结构的形状。在DMOSFET/DMISFET中的“D”指的是 该结构中的扩散层或者双注入层。MOSFET/MISFET垂直结构在操作中类似 于横向MOSFET/MISFET器件，但是在垂直结构中电流被引导垂直通过衬 底。下面对于UMOSFET和DMOSFET的描述涉及npn型结构，但是类似 的具有pnp结构的器件也是可以的。

仍然参照图11中的UMOSFET，该器件包括GaN衬底10。GaN衬底 10可以例如是n型的。电压阻挡层120形成在衬底10上，并且可以是例如 载流子浓度为大约1×1017到5×1016cm-3的n型。电压阻挡层120可以是例如 GaN，并且可以具有例如大于大约400nm的厚度。

在电压阻挡层120上形成p型沟道层122。P型沟道层122例如可以被p 掺杂至载流子浓度为大约2×1017cm-3。P型沟道层122例如可以是GaN，并 且可以具有例如大约100到200nm的厚度。

在p型沟道层122上形成N型源极层124。该n型源极层124例如可以 是GaN。

在电压阻挡层120、p型沟道层122和n型源极层124中可以蚀刻沟槽， 以允许形成栅极绝缘体126和金属栅极128。例如，该沟槽可以通过等离子 体蚀刻形成。

在蚀刻出该沟槽之后，在该沟槽中形成栅极绝缘体126的一部分。该栅 极绝缘体126的材料例如可以是氧化物，例如SiO2、Sc2O3、MgO、Ga2O3 和R2O3中至少一种，其中R是例如Gd的稀土元素。

适合用作非氧化物栅极绝缘体126的组分包括AlN、SiNx和Si3N4，其 中x在0在1.4之间。然后，在该沟槽中的栅极绝缘体126上沉积金属栅极 128，然后涂覆氧化物或者非氧化物绝缘材料，以在金属栅极128上除了形 成了对金属栅极128的电接触的一点或者多点(未示出)以外处形成栅极绝 缘体126。然后在整个n型源极层124上形成源极接触130，同时在衬底10 的背面形成底部接触132。

适合用作接触130和132的组分包括Ti/Al/Ri/Au、Ti/Al/Ni/Au和 Ti/Al/Pt/Au叠层，其中每个叠层的厚度在大约10到大约500nm之间，并且 可以通过包括电子束蒸发、热蒸发或者其它技术在内的本领域已知的技术实 现沉积。在一个实施例中，第一Ti层的厚度在10到30nm之间，Al层的厚 度在50到300nm之间，并且最外层的厚度在30到70nm之间。在沉积之后， 对该结构进行退火，其温度在一个实施例中在大约500℃到950℃之间，或 者在另一个实施例中在大约750℃到870℃之间，以实现这些接触层的欧姆 接触。

图12示出了DMOSFET器件结构。DMOSFET与UMOSFET类似，然 而，栅极绝缘体126和金属栅极128不是形成于沟槽中，而是在p型层122 和n型层124上。此外，在DMOSFET器件结构中，p型层122和n型层124 可以形成于电压阻挡层120中，其采用选择性区域离子注入法、扩散掺杂法、 或者外延后进行蚀刻、附加外延和再注入法来实现。

在DMOSFET中，栅极绝缘体126和金属栅极128起到调制栅极下面的 沟道层122的部分的作用。电流从源极124横向流过沟道122，然后垂直通 过电压阻挡层120，到达底部接触132。对于UMOSFET与DMOSFET两者 来说，电压阻挡层维持在常断条件下的阻挡电压。与异质外延结构相比，这 个垂直器件结构很大程度地受益于在同质外延器件结构的外延/衬底界面处 不存在频带偏移和压降的情况。此外，在同质外延生长的电压阻挡层120中 的减小的位错密度和所得到的更长的载流子寿命导致电压阻挡层的导电性 调制，这将降低器件的总功损。

图13示出本发明的另一个实施例，其中该器件是功率绝缘栅双极晶体 管(功率IGBT)。功率IGBT既可以制造为n+-p-n-p+或p+-n-p-n+构造，但是 为简单起见，仅仅晶体描述n+-p-n-p+。p+-n-p-n+的制造是直接类似的，即把 n掺杂层取代p掺杂层，反之亦然。功率IGBT的操作和制造与图12的实施 例中的功率横向DMOSFET的类似。但是，在功率IGBT中，衬底与阻挡层 是相反极性的，这有效地使DMOSFET与p-i-n结二极管串联，使得该器件 仅仅沿一个方向传导电流。

该功率IGBT包括p型衬底10，形成于p型衬底10上的n型电压势垒 层140、形成于势垒层140中和其上的重掺杂p型基极层142、形成于势垒 层140中和其上以及在重掺杂p型基极层142上的轻掺杂p型基极层144、 和形成于轻掺杂p型基极层144中的n型发射极146。栅绝缘层148形成于 掺杂层上并且部分包围金属栅极150。最后发射极接触152形成于发射极146 上并且与之接触，以及在衬底10的反面形成底部接触154。

该衬底可以是p掺杂的GaN。例如，电压势垒层140可以是n掺杂的 GaN，其掺杂浓度为大约1×1016到5×1016cm-3，并且厚度大于大约400nm。 重掺杂p型基极层142例如可以是掺杂浓度为大约2×1018cm-3且厚度在大约 100到200nm之间的GaN。轻掺杂p型基极层144例如可以是掺杂浓度为大 约2×1017cm-3且厚度在大约100到200nm之间的GaN。n型发射极146例如 可以是掺杂浓度为大约1×1018cm-3且厚度在大约50到100nm之间的GaN。 栅绝缘体148的材料例如可以是比如SiO2、Sc2O3、MgO、Ga2O3和R2O3中 至少一种的氧化物，其中R是例如Gd的稀土元素。适合用作氧化物绝缘体 148的组分包括AlN、SiNx和Si3N4，其中x在0在1.4之间。金属栅极150 例如可以是Mo。适合用作发射极接触152的组分包括Ti/Al/Ri/Au、 Ti/Al/Ni/Au、和Ti/Al/Pt/Au叠层，其中该叠层中的每一层的厚度在大约10 到大约500nm之间，并且可以通过电子束蒸发、热蒸发或者其它技术实现沉 积。在一个实施例中，第一Ti层的厚度在10到30nm之间，Al层的厚度在 50到300nm之间，并且最外层的厚度在30到70nm之间。适合用作底部接 触154的组分包括Ni/Au和Pt/Au叠层，其中第一层在大约20到200nm之 间，并且Au层的厚度在大约100到1000nm之间。在沉积之后，对该结构 进行退火，其温度在一个示例中在大约500℃到950℃之间，在另一个例子 中在大约750℃到870℃之间，以实现欧姆接触。

n型发射极层146、轻掺杂p型基极层144和重掺杂p型基极层142的 创建可以通过采用选择性区域离子注入法、扩散掺杂、或者例如采用外延后 蚀刻沟槽、外延填充该沟槽并且再注入。重掺杂p型基极层142可以用来抑 制该器件结构所固有的寄生晶闸管的闭锁。n型电压势垒层140将具有根据 所需的阻挡电压而改变的厚度和掺杂浓度。与上述DMOFET和UMOSFET 类似，这个垂直器件结构因体GaN衬底具有更高的传导性而很大衬底地受 益。此外，在该同质外延生长的阻挡层中的减小的位错密度和所得到的更长 的载流子寿命导致漂移区的传导率调制，这将降低器件的功耗。

图14示出本发明的另一个实施例，其中该器件是功率垂直JFET。该功 率垂直JFET包括n型衬底10、形成于n型衬底10上的轻掺杂n型电压阻 挡层160、形成于阻挡层160上的重掺杂n型源极层164、形成于阻挡层160 中和其上的p型栅极层162。在源极层164上形成源极接触层166。在栅极 层162上形成栅极接触层168。最后，在衬底10的反面形成漏极接触170。

在该垂直JFET结构中，电流被垂直引导从源极层164通过阻挡层160， 通过衬底10。这个器件是常闭器件。它通过将负偏压施加到位于源极层164 和栅极层162之间的pn结而断开。在该pn结上足够的反向偏压时，耗尽层 扩展到源极层164之下，并且关断沟道，因而避免了垂直电流。这个结构包 括表面陷阱和绝缘层的问题得到最小化的埋入沟道。GaN大的临界场使得这 个结构能够具有高的阻挡电压，以及低的开态电阻。另外，这个器件是单极 性的多数载流子器件，并且由于不存在所存储的少数电荷而能够进行高速切 换。可以如下将这个器件设计为常断型，这通过把源极层164的宽度减小到 大约1微米之下，使得从栅极层162延伸的内建耗尽区关断位于源极层164 下面的沟道。

在该器件中，衬底可以是n掺杂的GaN。例如，电压阻挡层160可以是 n型GaN，其掺杂浓度为大约1×1016到5×1016cm-3，并且厚度大于大约 5000nm。源极层164例如可以是掺杂浓度为大约1×1018cm-3且厚度在大约 100到500nm之间的n型GaN。栅极层162例如可以是掺杂浓度大于大约 5×1017cm-3且厚度在大约750到2000nm之间的p型GaN。源极接触168例 如可以是Ti/Al/Ti/Au。栅极接触168例如可以是Ni/Au。漏极接触170例如 可以是Ti/Al/Ti/Au。厚度和掺杂值是用于1000V数量级的阻挡电压。通常， 掺杂和厚度值依赖于所需的阻挡电压特性。

在一个实施例中，阻挡层160和源极层164可以外延生长的，而栅层162 可以通过将p型注入核素(例如Mg)注入到阻挡层160合源极层164中而 形成。或者，可以对在将要生长栅极层162且然后将其平坦为平整的顶表面 的区域中蚀刻沟槽后，进行外延再生长来形成栅极层162。

上述常闭功率垂直JFET可以在串联构造中与低电压FET组合，形成其 电压受控的常断电路。图15示出GaN垂直JFET 180与低电压分立硅 MOSFET 182串联的情况。或者，182也可以构成分立的SiC或者GaN基低 电压常断FET。

图16示出本发明的另一个实施例，其显示了该串联结构的集成方法， 其中将低电压GaN常断FET作为结构的一部分而集成在与垂直JFET的相 同的衬底上。此集成结构包括衬底10、形成于衬底10上的n型阻挡层192、 形成于阻挡层192中的埋入p型栅极层194、形成于埋入栅极层194上的p 型阱层196、形成于阱层196中的n型源极198合n型漏极200、和形成于 阻挡层192中且与n型源极198和n型漏极200相平的p型场中止202。该 器件还包括位于源极198上的源极接触206，位于绝缘层204(该绝缘层204 位于阱层196中源极198和漏极200之间的沟道区中)上的栅极接触208， 位于场中止202上的场中止接触210和位于衬底10的反面的漏极接触212。

在该集成结构中，衬底可以是n型GaN。阻挡层192可以例如是n型 GaN，其掺杂浓度为大约1×1016到5×1016cm-3且厚度大于大约5000nm。埋 入栅极层194可以是p型GaN，例如，其掺杂浓度为大约1×1019cm-3且厚度 在大约100到500nm之间。阱层196可以是p型GaN，例如，具有大约 1×1017cm-3的掺杂浓度和大约500到2000nm之间的厚度。场中止层202可 以是p型GaN，例如，具有大约1×1019cm-3的掺杂浓度和大约100到500nm 之间的厚度。源极198和漏极200可以是n型GaN，例如，具有大约1×1019cm-3 的掺杂浓度和大约100到500nm之间的厚度。绝缘层204可以是氧化物，或 者例如其它的绝缘层。适合用作源极接触206和漏极接触212的组分包括 Ti/Al/Ti/Au。适合用作栅极接触208和场中止接触210的组分包括Ni/Au。

上面实施例中所描述的器件可以是分立的，例如HBT、肖特基整流器、 p-i-n整流器、晶闸管、或者垂直MOSFET或者JFET器件、或者它们可以 由阵列组成，例如HEMT、MESFET、和MOSFET/MISFET器件。

图17示出了一个HEMT阵列的例子。该阵列器件包括栅极接触224、 漏极接触222、和源极接触220。对源极接触阵列的外部电连接通过气桥(air bridge)230来形成，该气桥230与源极接触220结合，但是没有电接触的 情形下穿过漏极接触222和栅极接触224。该阵列器件包括位于这些接触下 面的有源区(未示出)，该阵列器件包括在阵列中的许多HEMT组件。

参照图18讨论有关涵盖同质外延发光二极管器件或者LED的实施例， 图18是同质外延LED一个实施例中的具体结构的示意图。GaN晶片4示出 为其上形成有器件的衬底。该器件结构6、8、10和12是通过有机金属前驱 体在衬底4的表面上于含氨气氛中的分解而形成的。可以使用例如氢或者氦 的载气。合适的有机金属前驱体包括三甲基镓、三甲基铝、三甲基铟以及它 们的混合物。合适的掺杂剂前驱体包括用于n型材料的硅烷，和用于p型材 料的双(茂基)镁或者二甲基锌。

在将衬底4退火之后，如上面[0152]中所描述的那样，在衬底4的表面 上可选地形成n型GaN或者AluInvGa1-u-vN的包层6，其中0≤u，v，u+v≤1。该 n型GaN或AluInvGa1-u-vN包层6在一个实施例中具有大约1nm到10μm之 间的厚度，在另一个实施例中具有大约0.1到4μm之间的厚度。该n型GaN或AluInvGa1-u-vN包层6的沉积可以导致相对于衬底本身来说的改善的电性 质、不同的掺杂水平和导电性、更高的带隙、或者它们的结合。

然后将有源层8沉积在可选的n型GaN或者AluInvGa1-u-vN包层6上， 或者在没有n型GaN或者AluInvGa1-u-vN包层6时则沉积在衬底4上。有源 层8包括AlwInxGa1-w-xN，其中0≤w，x，w+x≤1，并且在一个实施例中，w和 x中至少有一个非零。对于w＝0，当x从0变到1时，带隙在3.4到0.8eV 之间变化，这使得可以发出电磁光谱中位于紫外线和红光的区域之间的光。 选择包层的组分，使得它的带隙比有源层的要大。典型地，x将在大约0.025 到0.6之间。更特别的，x位于大约0.05到0.5之间。典型地w＜0.05。

有源层可以是未掺杂的、掺杂有例如Si或Ge的杂质的n型掺杂的、或 者掺杂有例如Zn或Mg的杂质的p型掺杂的。它可以包括一个单层，如当 在所谓的双异质结构或者单量子阱结构中那样，或者它可以包括 AlcIndGa1-c-dN/AleInfGa1-e-fN的超晶格，其中0≤c，d，e，f，c+d，e+f≤1，或者包括 IndGa1-dN和InfGa1-fN，其中0≤d≤f，如在所谓的多量子阱结构中那样。在一 个实施例中，该超晶格包括大约1-50个两种不同组分的AlInGaN的交替层， 具有较多的包括所述阱的富In/少Al层(较低的带隙)，以及较少的包括所 述势垒的富In/少Al层(更高的带隙)。每个单独层可以具有大约0.5到50nm 的厚度。所述阱和势垒层可以是未掺杂的、n型或者p型掺杂的。在一个实 施例中，该结构包括未掺杂阱层和n型掺杂或p型掺杂阻挡层。InN和 AlcIndGa1-c-dN在低于GaN分解的温度下分解。在一个实施例中，这些层是 在大约500℃到1200℃之间沉积的。在第二实施例中，为650℃到1050℃之 间。

在有源层是n型掺杂的且大约在50到500nm之间相对较厚的实施例中， LED是双异质结构器件，尤其是如果n型包层包括AluInvGa1-u-vN而非GaN时。在其中有源层是未掺杂的且例如1到10nm相对较薄的另一个实施例中， 尤其是如果有至少一个附加的n-AluInvGa1-u-vN包层位于n-GaN层6和有源 层8之间的话。

在一个实施例中，在有源层8附近可选地沉积有一个或者多个包层。从 图18中可见，包层10包括p型包层。包层10包括p-AlyInzGa1-y-zN，其中0≤y， z，y+z≤1。包层10具有比有源层8的带隙更大的带隙的性质，对于限定电载 流子是有用的，并且在激光二极管的情形，它能够通过光学限制有利地将光 导向想要的方向。

在一个实施例中，包层6和10是在大约600到1500℃的温度下沉积的。 在另一个实施例中，是在大约850℃到1200℃之间。在一个实施例中，至少 一个包层是由AlyInzGa1-y-zN超晶格组成的。使用超晶格有助于管理晶格应 变，并且尤其是在p包层的情形，增加了导电性。

在掺p包层上方，可选地沉积有一个或者多个p接触层12。在一个实施 例中，p接触层12包括p-GaN。在另一个实施例中，对于电流的传播是有利 的，该p接触层包括p+-AlyInzGa1-y-zN超晶格。在另一个实施例中，该p接 触层包括p+-AlyInzGa1-y-zN到n+-AlyInzGa1-y-zN的隧道结。在又一个实施例中， 隧道结与p+-AlyInzGa1-y-zN和n+-AlyInzGa1-y-zN超晶格中至少之一结合。在又 一个实施例中，p接触层包括至少一种金属氧化物MOx，其中0≤x≤2，而金 属M包括铟、锡、锌、金、银、铜和镍中至少之一。

在GaAlInN器件中一种普遍的杂质是氢。如果是p型材料的话，氢可以 与受主中心复合，并且使得电阻率增大，这劣化了器件的性能。氢受主复合 物在本发明中可以通过在大约400℃以上的温度下退火而分离，或者首先可 以通过使用例如氩、氮或者真空的无氢生长环境中来避免形成它们。在没有 氢的一个实施例中，p型层的电阻率保持在大约105Ω-cm之下，在另一个实 施例中在大约10Ω-cm之下。

在形成本发明发光二极管器件的一个实施例中，在顶表面(p型)和底 表面(n型)上形成金属和/或导电氧化物接触14、16。p型接触16的大部 分区域非常薄，大约0.001到大约1μm厚，从而基本上光学透明。适合用作 p型接触16的组分包括镍-金，或者从Pd、Pt、Ag、Au、Al、Sn、In、Cr、 Ti和它们的混合物中选择的至少一种金属。导电氧化物接触包括氧化铟、氧 化锡、和氧化锌或者它们的组合中的至少一种。镍-金p型接触16可以是合 金或者可以包含与p-GaN层12接触的富镍组分，以及与该富镍层接触的富 金组分。

一种适合用作n型接触14的组分是钛-铝。该钛-铝n型接触14可以是 合金的，或者可以包含与n-GaN衬底14接触的富钛组分以及与该富钛层接 触的的富铝组分。或者，n型接触14可以通过使用Al、Sc、Ti、Zr、Mo、 Ta、W、Ni、Cu、Ag、Au、Pd、Pt、Hf、稀土金属以及它们的混合物中至 少之一而形成。接触14、16可以通过本领域已知的方法来沉积，包括溅射 沉积、热蒸发、或者电子束蒸发。在一个实施例中，金属接触14、16如果 退火到大约400℃到950℃之间的温度将作为欧姆接触。

可选地，为了帮助将晶片分离为单个LED管芯，并且为了提高器件的 寿命，在该器件的外围腐蚀出一个通过该器件结构的台面，并且在该台面的 横向表面上沉积钝化层18。该钝化层可以包括SiO2或者SiNx，并且可以通 过热蒸发法、电子束蒸发法、溅镀法、化学气相沉积法、等离子体增强化学 气相沉积法等沉积而得。

由于该衬底的高质量，这些同质外延发光器件没有倾斜边界、并且对于 达到104μm2、9×104μm2或者1mm2的器件面积来说，大多数器件基本上没有 穿过位错。

参照图19，其示出了本发明中的同质外延LED结构的一个替代实施例。 尽管垂直LED结构(图18)更有效地利用了衬底面积，但是带有两个顶侧 面接触的横向构造在例如倒装芯片结合的一些应用中也有利的。在这个实施 例中，GaN衬底4可以是n型、半绝缘性的或者p型，尽管出于图示的目的， 仅仅假定该衬底为n型。在衬底上沉积包括n-GaN或者n-AluInvGa1-u-vN的 接触层20，之后可选地沉积一个或者多个n-AluInvGa1-u-vN包层6，其中0≤u， v，u+v≤1。然后沉积有源层8，其包括n-AlwInxGa1-w-xN，其中0≤w，x，w+x≤1， 并且在一个实施例中w和x中至少有一个非零。如上，有源层可以包括双异 质结构、单量子阱、或者AlcIndGa1-c-dN/AleInfGa1-e-fN多量子阱，其中0≤c，d， e，f，c+d，e+f≤1。接着被沉积的可选地为一个或者多个p-GaN或 p-AlyInzGa1-y-zN(其中，0≤y，z，y+z≤1)包层10和的p-GaN或p-AlyInzGa1-y-zN的p型接触层12。然后通过这些层的一部分蚀刻出一台面，以便暴露出n 接触层20的一部分。然后如上所述沉积n电极14和p电极16，并且可选地， 在暴露的台面施加钝化层18。

在一个实施例中，衬底掺杂有发光原子或者色心中至少之一，例如例如 Ti、V、Cr、Mn、Fe、Co、Ni、Zr、Hf、Pr、Eu、Er、或者Tm的过渡金属 或者稀土金属中至少之一。在另一个实施例中，在氮化镓衬底、有源层、一 个包层上或者在衬底的背面上，沉积包含发光原子或者色心至少之一的GaN同质外延层。该同质外延层通过本领域已知的方法来沉积，例如分子束外延 或者金属有机化学气相沉积。在一个实施例中，掺杂剂或者色心以至少 1017cm-3的浓度存在，并且发射或者产生位于300nm到1000nm之间的至少 一个波长的光。在这个实施例中，有源层所发射的光中的一部分被衬底中的 发光原子或者色心中至少之一吸收，产生电子激发态。之后该激发态释放， 从而发射不同颜色的光。以这种方式，发光二极管能够发出两种或者更多种 不同波长的光，而无需使用单独的荧光体。例如，发红光的GaN晶体可以 通过掺杂Eu而合成。由发光二极管的有源层发射的蓝光、蓝-绿、或者绿光 和由衬底发射的红光、橙光、黄光、和/或绿光组合在一起能够产生白光。在 另一个实施例中，通过第二衬底提供发光，通过本领域众所周知的方法，将 该衬底晶片键合(wafer-bond)到氮化镓衬底的背面。这种第二衬底的例子包括 红宝石(掺Ti的蓝宝石)和掺铈的钇铝石榴石。

参照图20，它是代表本发明同质外延激光二极管器件的结构的详细示意 图。形成激光二极管器件18的最初步骤与上述形成发光二极管器件12的步 骤一样。图20示出的激光二极管包括许多的参照图18讨论的光学组件。具 体地，激光二极管18包括n-GaN衬底，在其上沉积了LD半导体器件。为 图示起见，在图20中示出了垂直取向的器件。与图19所示的器件类似的横 向取向的器件也落在本发明的范围内。

沉积在图19的n-GaN衬底4上的第一层是n-AlaInbGa1-a-bN结构的n型 包层6，之后是可选的n-AlcIndGa1-c-dN光导层20，其中0≤a，b，c，d，a+b，c+d≤1。 包层6可以包括n-AlaInbGa1-a-bN超晶格。图中所给出的有源层是如上所述的 超晶格结构的n-AleInfGa1-e-fN/n-AlgInhGa1-g-hN多量子阱层，其中0≤e，f，g，h e+f，g+h≤1。在有源层22上沉积了p-AliInjGa1-i-jN阻挡层24，接着是 p-AlkInlGa1-k-lN光导层26和p-AlmInnGa1-m-nN包层10，其中0≤i，j，k，l，m，n，i+j， k+l，m+n≤1。在一个实施例中，包层10包括p-AlmInnGa1-m-nN超晶格。在另 一个实施例中，包层6和10、光导层20和26、p型阻挡层24中的每一个的 带隙都比有源层22的带隙大。在又一个实施例中，光导层20和26的带隙 比包层6和10的带隙小，并且p型阻挡层24的带隙比包层6和10的带隙 大。最终层是可选的p-AloInpGa1-o-pN接触层12，其具有的带隙比有源区22 的带隙大但是比包层10的带隙小，其中0≤o，p，o+p≤1。

如上所述，接触层12或者可以包括p+-AlyInzGa1-y-zN超晶格、 p+-AloInpGa1-o-pN到n+-AloInpGa1-o-pN的隧道结中的至少之一，其中0≤y，z， y+z≤1，并且包括至少一种金属氧化物MOx，其中0＜x≤2，并且金属M包括 铟、锡、锌、金、银、铜、和镍中至少之一。

为了给激光腔提供横向限制，通过该器件的结构蚀刻p接触层、包层、 有源层和可选的n接触层，来形成台面结构。台面足够深以延伸到至少有源 层之下，并且可以一直延伸到衬底的最上部分。在一个实施例中，条形台面 的宽度位于2μm到大约500μm之间。在第二实施例中，在大约5μm到大约 25μm之间。

为了改善电限制和减小阈值电流，可以通过接触层12的外围蚀刻一脊 结构，并进入最上面的包层10中，如图20所示。该脊的宽度位于大约1到 大约10μm之间，并且它的边界优选地离开条形台面的边缘至少3μm，更优 选地离开该条形台面的边缘至少10μm，使得与形成该台面结构有关的任何 晶格损伤不会降低该有源层的发光效率。通常，脊结构在蚀刻台面结构之前 形成，因为它更浅。在腐蚀形成条形台面和脊结构之后，通过钝化层18将 台面和脊的侧面而非脊的顶部钝化。钝化层可以包括SiO2或者SiNx，并且 可以通过热蒸发、电子束蒸发、溅镀等方法沉积。可选地，钝化层18可以 在顶部金属接触16之后沉积。

如图所示，金属接触14、16形成于顶表面(p型)和底表面(n型)上。 适合用作p型接触16的组分是镍-金、或者合金或与p-GaN层12接触的富 镍组分和与该富镍层接触的富金组分。适合用作n型接触14的组分是钛-铝， 或合金或者与n-GaN衬底4接触的富钛组分和与该富钛层接触的富铝组分。 这些接触可以通过本领域已知的任何方法形成，例如溅射沉积或电子束蒸发 沉积。在一个实施例中，这些接触如果退火至大约400℃到950℃之间的温 度则作为构成欧姆接触。

制造激光二极管器件结构的最后的步骤是在垂直于该条形/脊结构的平 面内切割该器件，以确定激光腔的长度尺度。在一个实施例中，该激光结构 的长度在100μm到2000μm之间。在另一个实施例中在大约400μm到1000μm 之间。

在器件的边缘上形成反射表面的最简单的方法是劈开该衬底和器件结 构、可选地抛光、并且最后在那些刻面上沉积反射膜，以增加反射率。

在又一个实施例中，这样生长该器件结构，即，使得短(刻面)尺度平 行于衬底4的(1010)面。在完成层的沉积之后，沿(1010)晶面劈开该晶片， 其与(0001)生长方向垂直且容易劈开。在一个可选的实施例中，通过反应离 子蚀刻或者类似的干法蚀刻蚀来制造激光刻面。如果想要提高表面的光洁 度，可以通过标准的金属有机方法对刻面进行机械抛光。

在一个实施例中，位于刻面上的反射性涂层包括分布式布拉格反射器 (DBR)，其包括折射率交替变化的几层。适合用作DBR的组分包括 TiO2/SiO2用于大于大约390nm的波长、ZrO2/SiO2用于大于大约300nm的波 长、或者HfO2/SiO2用于大于大约230nm的波长，其中每层的厚度和折射率 的乘积在一个实施例中是λ/4的奇数倍，在另一个实施例中等于λ/4，其中λ 是想要的激光二极管的工作波长。在一个实施例中，选择该DBR中层的数 目，以使后刻面的反射率大于大约0.95，并且前刻面的反射率在大约0.1到 大约0.5之间。

在图18-20所述的每个实施例中，将衬底描述为n型。然而，在另一组 实施例中，该衬底可以是p型，并且将n-接触层和p-接触层以及n-包层和 p-包层分别颠倒。

应该注意，例如，各种修改和变化都落在本发明的范围之内，尽管本详 细的说明与具有顶电接触和底电接触的垂直器件有关，但是可以结合“侧面” 接触使用绝缘性或者半绝缘性的衬底。对于LED在本发明器件范围内的变 化的另外示例中，可以在单个器件中引入LED结构的多叠层，其每一层由 重掺杂p+/n+隧道结分开，例如，基于p++/n++InGa、GaN、或者AlInGaN隧 道结的扩展层(spreading layer)，其中在p+/n+隧道结的这些层中的掺杂浓度在 1019cm-3范围内或者之上。带有多叠层的LED能够用于发射例如两种或者多 种波长的光。

参照如图25所述的实施例，其为现有技术在蓝宝石台面上的 GaN/AlGaN的p-i-n光电探测器10。光电探测器10包括蓝宝石衬底层11， n型AlGaN欧姆接触层12、本征GaN吸收层13、和p型GaN欧姆接触层 14。低温AlN或者GaN成核层(未示出)一般把蓝宝石衬底11从n型AlGaN欧姆接触层12从分开。蓝宝石衬底层11对于GaN吸收层是透明的，所以 它能够探测到来自背面的光场。层12包括n型AlGaN层和n型金属接触层， 例如Ti/Al/Ti/Au，该金属接触层沉积在AlGaN层上的并且经退火来形成欧 姆接触。层14包括p型AlGaN层，以及例如但不限于Ni/Au的p型金属层， 其沉积在AlGaN层上且经退火来形成欧姆接触。该光电二极管是通过反向 偏置该结来工作的。通过施加正电压到n型金属接触层12来实现这一操作。 在这些条件下，电流近似独立于电压，但是与载流子的光产生速率成比例。 层13是GaN本征区，在那里光子被吸收并且产生电子/空穴对，电场将该电 子/空穴对拉动到所述结的相反一侧，在那里它们对探测器电流起作用。由于 与蓝宝石衬底间的晶格失配，半导体层12、13和14通常包括高浓度的穿过 位错，例如大约1019-1010cm-2。

图26与现有技术的光电探测器构成对比，其绘出本发明中一个示例性 实施例的金属-半导体-金属(MSM)光电探测器100。光电探测器100包括氮 化镓衬底102、设置在氮化镓衬底102上的至少一个有源层104、粘附到至 少一个有源层104上的至少一个导电性接触结构106。在一个实施例中，至 少一个有源层104包括Ga1-x-yAlxInyN1-z-wPzAsw，其中0≤x，y，z，w≤1，0≤x+y≤1， 0≤z+w≤1。在另一个实施例中，至少一个有源层104包括Ga1-xAlxN，其中 0≤x≤1。

该器件中所用的晶片是本发明中的氮化镓纤锌矿型晶体结构，其基本上 没有倾斜边界，并且具有小于大约104cm-2的位错密度。在一个实施例中， 该晶体结构的位错密度低于103cm-2，在另一个实施例中，低于100cm-2。此 外，在一个实施例中，GaN晶片具有(0001)结晶取向，在一个实施例中，具 有有利于光电探测器器件结构的沉积的Ga终止的(0001)面和N终止的(0001) 晶面。

在图26所示的示例性实施例中，光电探测器100具有金属-半导体-金属 (MSM)结构，其具有至少一个有源层104。该至少一个有源层104是沉积在 衬底102表面上的绝缘层，并且在一个实施例中，包括 Ga1-x-yAlxInyN1-z-wPzAsw，其中0≤x，y，z，w≤1，0≤x+y≤1，且0≤z+w≤1。在另 一个实施例中，该至少一个有源层104包括Ga1-xAlxN，其中0≤x≤1。该绝缘 层104可以掺杂或者不掺杂的，并且一般具有位于大约1nm到大约10微米 范围内的厚度。此外，绝缘层104一般具有高达大约1018cm-3的载流子浓度。 衬底102包括n掺杂的氮化镓或者绝缘氮化镓。在绝缘层104的表面110上 布置有包括多个肖特基接触108的导电性接触结构106。

如图26所示，这些肖特基接触108互相错杂在一起。在一个例子中， 肖特基接触108由镍和金制成。与绝缘层104接触的相应肖特基接触108的 一部分优选是包括镍和富镍的镍-金组分中至少之一的接触层(未示出)。

金属接触是良好的导电体，但是具有光学透明度差的缺点，它降低了光 电探测器的光收集效率。通过采用导电性金属氧化物，例如但不限于氧化锡 和氧化铟代替相应的金属，或者与之组合，可以克服这个问题。可以用作肖 特基或者欧姆接触的材料是钯、铂、金、铝、锡、铟、铬、镍、钛、锌以及 它们的氧化物。另外可以用作欧姆接触的材料包括但不限于钪、锆、钽、钨、 铜、银、铪和稀土金属。

在如图所示的实施例中，可以将肖特基接触108溅镀到绝缘层104的表 面110上。或者，可以通过电子束蒸发将肖特基接触108沉积到绝缘层104 的表面110上。尽管这里讨论了溅镀和电子束蒸发，但是并不认为本发明限 制于这些工艺。事实上，可以使用任何等效的工艺来将肖特基接触108沉积 到表面110上。在另一个实施例中，在衬底102和绝缘层104之间设置有掺 n层112。

在图27的实施例中，光电探测器200具有P-i-N结构，其包括n掺杂的 衬底202、设置在n掺杂的衬底202的表面206上的绝缘层204、和设置在 绝缘层204与n掺杂的衬底202相对的表面209上的第一掺p层208，如图 27所示。绝缘层204和第一掺p层208每个具有位于大约1nm到大约10微 米范围内的标称厚度。绝缘层204具有大约1018cm-3的标称载流子浓度。

导电性接触结构210一般包括第一欧姆接触212，一般由镍和金制成。 第一欧姆接触212粘附到第一掺p层208上，并且一般由钛和铝制成的第二 欧姆接触214粘附到n型衬底202。

与第一掺p层208接触的第一欧姆接触212的部分是由镍和富镍的镍- 金组分至少之一制成的接触层216。通常，接触层216与覆层217接触，其 包括金和富金的镍-金组分至少之一。在这些材料中，可以被用作对第一掺p 层208的第一欧姆接触212的材料是钯、铂、金、铝、锡、铟、铬、镍、钛 及它们的氧化物。应该理解，这些材料可以被用来形成与这里所述的掺p层 接触的欧姆接触。

在图27所示的实施例中，可以将第一欧姆接触212溅镀在第一掺p层 208的表面211上。或者，可以通过电子束蒸发将第一欧姆接触212沉积到 第一掺p层208的表面211上。尽管这里讨论了溅镀和电子束蒸发，但是并 不认为本发明限制于这些工艺。事实上，可以使用任何等效的工艺来将肖特 基接触108沉积到表面211上。

在图27中，与n型衬底202接触的第二欧姆接触214的一部分优选是 一个典型地包括富钛的钛-铝组分的接触层218。通常，接触层218与具有富 铝的钛-铝组分的覆层219接触。可以用作与n型衬底202接触的第二欧姆 接触214的材料包括但不限于铝、钪、钛、锆、钽、钨、镍、铜、银、金、 铪、和稀土金属。应该理解，可以使用这些材料形成与这里所述的任何掺n 层接触的欧姆接触。

如图所示，可以将第二欧姆接触214溅镀在n型衬底202上。或者，可 以通过电子束蒸发将第二欧姆接触214沉积到n型衬底202上。尽管这里讨 论了溅镀和电子束蒸发，但是并不认为本发明限制于这些工艺。事实上，可 以使用任何等效的工艺来将肖特基接触108沉积到n型衬底202上。

在图27所示的实施例中，光电探测器200还可以包括第二掺p层220， 该层包括例如布置在第一掺p层208与绝缘层204相反的表面211上的掺p 的氮化镓铝。该光电探测器还可以包括掺n层224，例如包括掺n的氮化镓， 其布置在掺n衬底202和绝缘层204之间。在图3所示的本发明的一个实施 例中，绝缘层204、第一掺p层208、第二掺p层220、和掺n层224中的每 层包括Ga1-xAlxN，其中0≤x≤1。在另一个实施例中，绝缘层204、第一掺p 层208、第二掺p层220、和掺n层224中的每层包括Ga1-x-yAlxInyN1-z-wPzAsw， 其中0≤x，y，z，w≤1，0≤x+y≤1，且0≤z+w≤1。

在图28所示的示例性实施例中，该光电探测器300是肖特基势垒器件， 其中至少一个有源层302包括一个布置在衬底306的表面304上的绝缘层和 导电性接触结构308，衬底306一般是掺n的或者绝缘的GaN衬底，并且导 电性接触结构308包括粘贴到绝缘层302上且一般由镍和金制成的至少一个 肖特基接触310，一般由钛和铝制成的至少一个欧姆接触312粘贴到衬底306 上。绝缘层302具有大约1018cm-3的标称载流子浓度。

在图28所示的实施例中，光电探测器300还可以包括布置在掺n衬底 306和绝缘层302之间的第一掺n层314。该第一掺n层314具有在大约1nm 到大约10微米范围内的标称厚度。在另一个实施例中，光电探测器300还 可以包括布置在掺n衬底306和第一掺n层314之间且一般包括掺n氮化镓 的第二掺n层316。在这个实施例中，衬底306一般是绝缘性的GaN衬底。 第二掺n层316与至少一个欧姆接触312接触。第二掺n层316具有在大约 1nm到大约10微米范围内的标称厚度。在本发明所示的一个实施例中，有 源层(在这个例子中是绝缘层)302、第一掺n层314、第二掺n层316中的 每层包括Ga1-xAlxN，其中0≤x≤1。在另一个实施例中，有源层(在这个例子 中是绝缘层)302、第一掺n层314、第二掺n层316中的每层包括 Ga1-x-yAlxInyN1-z-wPzAsw，其中0≤x，y，z，w≤1，0≤x+y≤1，且0≤z+w≤1。

与绝缘层302接触的至少一个肖特基接触310的部分优选地是接触层 318，接触层318包括镍和富镍的镍-金组分中至少之一。典型地，接触层318 与覆层319接触，其包括金和富金的镍-金组分中至少之一。至少一个肖特 基接触310具有在大约0.001微米到大约10微米范围内的标称厚度。

在图28中，可以将至少一个肖特基接触310溅镀到绝缘层302上。或 者，可以通过电子束蒸发将肖特基接触310沉积到绝缘层302上。尽管这里 讨论了溅镀和电子束蒸发，但是并不认为本发明限制于这些工艺。事实上， 可以使用任何等效的工艺来将肖特基接触310沉积到绝缘层302上。

与n型衬底306接触的至少一个欧姆接触312的部分是接触层320，其 优选地由富钛的钛-铝组分制成。典型地，接触层320与具有富铝的钛-铝组 分的覆层321接触。

在一个实施例中，可以将至少一个欧姆接触312溅镀到衬底306上。或 者，可以通过电子束蒸发将欧姆接触312沉积到衬底306上。尽管这里讨论 了溅镀和电子束蒸发，但是并不认为本发明限制于这些工艺。事实上，可以 使用任何等效的工艺来将欧姆接触312沉积到衬底306上。

在一个实施例中，衬底102、202、306中至少之一和有源层104、204、 302中至少之一还包括至少一种n掺杂剂，它一般从包括硅、锗和氧的组中 选择。一般地，将n掺杂剂外延沉积在衬底102、202、306中至少之一和有 源层104、204、302中至少之一上。或者，将n掺杂剂注入到衬底102、202、 306中至少之一和有源层104、204、302中至少之一。

在本发明的另一个实施例中，衬底102、202、306中至少之一和有源层 104、204、302中至少之一还包括至少一种p掺杂剂，它一般从包括镁、钙 和铍的组中选择。一般地，将p掺杂剂外延沉积在衬底102、202、306中至 少之一和有源层104、204、302中至少之一上。或者，将p掺杂剂注入到衬 底102、202、306中至少之一和有源层104、204、302中至少之一。

在一个实施例中，光电探测器100、200、300用于适于探测燃烧室(未 示出)中的火焰的火焰探测器。有源层104、204、302中的每个的化学计量 比确定了各个光电探测器100、200、300对电磁辐射的特定波长的敏感度。 更具体地，有源层中不同金属的相对含量——例如Ga1-xAlxN中铝和镓的相 对含量——确定了光电探测器100、200、300将会响应的波长范围。因而可 以通过沉积具有适当组分的有源层104、204、302以调谐光电探测器100、 200、300，从而探测特定波长的辐射。可以使用至少两个火焰探测器的组合 来监视两个不同的发射范围，用于火焰温度确定。在另一个实施例帧，衬底 102、202、306是氮化镓衬底，其包括基本上没有倾斜边界且具有小于大约 104cm-2的标称的位错密度的单晶氮化镓晶片。氮化镓衬底102、202、306 具有至少大约105Ω-m的标称电阻率。或者，氮化镓衬底102、202、306具 有小于大约10Ω-cm的标称电阻率。氮化镓衬底102、202、306优选具有小 于103m-2的标称位错密度，更优选具有小于大约100m-2的标称位错密度。

该氮化镓晶片具有在大约3mm到大约150mm范围内的标称直径。在一 个实施例中，该氮化镓晶片具有在大约12mm到大约150mm范围内的直径。 在又一个实施例中，该氮化镓晶片具有在大约20mm到大约150mm范围内 的直径。在一个实施例中，该氮化镓晶片具有(0001)的结晶取向。

在本发明的一个实施例中，所述光电探测器是量子阱红外光电探测器 (QWIP)。量子阱红外光电探测器可用于在探测器和传感器以及图象应用中探 测红外(IR)光，其对6-25μm的红外辐射敏感。QWIP结构包括多量子阱层， 选择每个Ga1-x-yAlxInyN1-z-wPzAswd(其中，0≤x，y，z，w≤1，0≤x+y≤1且0≤z+w≤1) 阱和势垒层的组分和厚度，使得在每个阱中存在一个基态和至多一个激发 态，并且使激发能量对应于感兴趣的光子能量。

在本发明的又一个实施例中，该光电探测器是量子点红外光电探测器 (QDIP)，其包括多层半导体材料，例如从底部到顶部具有作为集电极或者发 射极和将被掺杂以提供载流子和导电率的底部接触层、能够将其如所述地连 续掺杂或者调制掺杂以提供载流子和导电率的第一势垒层，以及至少第一量 子点层。在本发明的基本上没有倾斜边界和位错密度小于104cm-2的GaN衬 底上，量子点材料和势垒材料中每种都包括Ga1-x-yAlxInyN1-z-wPzAsw，其中0≤x， y，z，w≤1，0≤x+y≤1，且0≤z+w≤1，其中势垒材料的带隙大于量子点材料的 带隙。

图29示出一种制造光电探测器100、200、300的方法400，其中该光电 探测器100、200、300包括氮化镓衬底102、202、306、布置在氮化镓衬底 102、202、306上的至少一个有源层104、204、302、粘附到氮化镓衬底102、 202、306和有源层104、204、302中至少之一的至少一个导电接触结构106、 210、308。

方法400包括步骤：402提供氮化镓衬底(102、202、306)；404在氮 化镓衬底(102、202、306)上沉积至少一个有源层(104、204、302)；和 406将导电性连接结构(106、210、308)粘附到至少一个有源层(104、204、 302)和氮化镓衬底(102、202、306)中的至少一个上。

包括在氮化镓衬底(102、202、306)上沉积至少一个有源层(104、204、 302)的步骤404，一般包括通过金属有机气相外延或者通过分子束外延沉积 至少一个有源极层(104、204、302)。

包括将导电性连接结构106、210、308粘合到有源层(104、204、302) 和氮化镓衬底(102、202、306)中至少之一的步骤406可以包括在所述至 少一个有源层(104、204、302)和所述氮化镓衬底(102、202、306)中的 至少之一上溅镀沉积金属层，或者，在所述至少一个有源层(104、204、302) 和所述氮化镓衬底(102、202、306)中的至少之一上电子束蒸发金属层。

在一个实施例中，方法400还包括将至少一种掺杂剂引入到该氮化镓衬 底(102、202、306)的步骤408。

包括将至少一种掺杂剂引入到该氮化镓衬底(102、202、306)的步骤 408可以包括在该氮化镓衬底(102、202、306)上外延沉积掺杂层，优选地 通过金属有机气相外延法进行。或者，可以通过在该氮化镓衬底(102、202、 306)中注入掺杂剂的方式将掺杂剂引入到氮化镓衬底(102、202、306)中。

应该注意，各种修改和变化都落在本发明的范围内，例如，尽管关于所 述器件的实施例的详细描述包含该有创造性的衬底，但是对于一些应用，在 沉积了一个或者多个外延层之后将该衬底除去可能也是有利的 。除去该衬底 可能是希望的，例如，在具有低于365nm的发射波长的紫外LED中来避免 该衬底对光的吸收，或者在高功率器件中使得可将有源层放在靠近散热器的 地方。该衬底的除去可以通过研磨、抛光、离子铣削、激光诱导分解、或者 本领域已知的其它方法来实现。甚至在除去该衬底之后，所述器件仍然表现 出这样的特征：具有一个或者多个其位错密度低于10 4 cm -2 且基本上没有倾 斜边界的外延层。

示例  提供下面的比较例(比较例1-3)，用来比较所述例子(示例 1-4)。

比较例对于本发明来说不一定构成现有技术，仅是用于比较的目的。

比较例1  将0.1克NH4F矿化剂放进直径为0.5英寸的银封壳中。将 开口面积为5.0％的隔板放到该封壳的中部，并且将0.31克的多晶GaN源材 料放在该封壳的上半部。然后将该封壳连同直径为0.583英寸的钢环一道装 入到填充/密封组件中。将该封壳和填充/密封组件传送到气体歧管，并且填 充0.99克的氨。接着，将一个塞子插入该封壳敞开的顶端，使得在该银封壳 和银塞子以及包围该塞子且提供增强作用的钢环之间形成冷焊。然后将该封 壳从填充/密封组件中移走，并且将其插入到一个零冲程高压高温(HPHT)装 置中。将该单元加热到大约700℃，并且在该温度保持55小时，温度梯度近 似85℃。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，可以在该封壳的底部观察到许多的自发成核 的晶体。随机选择直径近似为0.36mm的一个晶体，然后在10％HCl、在Ar 中于625℃下腐蚀30分钟。没有观察到腐蚀坑。暴露的c晶面的面积近似为 5.3×10-4cm2，这表明腐蚀坑密度小于(1/(5.3×10-4cm2))或1900cm-2。与之对比， 在通过氢化物/卤化物气相外延(HVPE)法生长的200μm厚的GaN片上施 加相同的腐蚀处理，在Ga晶面上可以观察到2×107cm-2的腐蚀坑密度。

对比例2  将每个重3-4毫克的三个籽晶连同0.10克NH4F矿化剂一 起放进直径为0.5英寸的银封壳的底部。将开口面积为5.0％的隔板放到该封 壳的中部，并且将0.34克的多晶GaN源材料放在该封壳的上半部。然后将 该封壳连同直径为0.675英寸的钢环一道装入到填充/密封组件中。将该封壳 和填充/密封组件传送到气体歧管，并且填充1.03克的氨。接着，将一个塞 子插入该封壳的敞开的顶端，使得在该银封壳和银塞子以及包围该塞子且提 供增强作用的钢环之间形成冷焊。然后将该封壳从填充/密封组件中移走，并 且将其插到一个零冲程HPHT装置中。将该单元以大约15℃/分加热到近似 500℃，然后以0.046℃/分加热到700℃，并且保持后一温度6小时，温度梯 度近似为28℃。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，在该封壳的底部就可以观察到许多的自发成 核的晶体，尽管相对于在自发成核的晶体上的生长来说加热速率非常慢、籽 晶上出现的生长非常少。

对比例3  将重10.4毫克的GaN籽晶连同0.04克NH4F矿化剂一起放 进直径为0.5英寸的银封壳。将开口面积为5.0％的隔板放到该封壳的中部， 并且将0.74克的多晶GaN源材料放在该封壳的上半部。然后将该封壳连同 直径为0.675英寸的钢环一道装入一个填充/密封组件中。将该封壳和填充/ 密封组件传送到气体歧管，并且填充1.14克的氨。接着，将一个塞子插入封 壳敞开的顶端，使得在该银封壳和银塞子以及包围该塞子且提供增强作用的 钢环之间形成冷焊。然后将封壳从填充/密封组件中移走，并且将其插到一个 零冲程HPHT装置中。将该单元以大约15℃/分加热到近似500℃，然后以 0.05℃/分加热到680℃，并且在后一温度保持53小时，温度梯度近似70℃。 然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，在该封壳的底部就可以观察到许多的自发成 核的晶体，尽管加热速率非常慢。所述籽晶的确有显著的生长，达到41.7 毫克重以及大约2mm的直径。然而，自发成核的晶体的重量大于该籽晶重 量增加10倍。

  例1  用高功率激光通过重19.7毫克的GaN籽晶晶体钻出一小孔。 用0.13mm的银线将该籽晶从开口面积为35％的银隔板悬起来，并且将其连 同0.10克NH4F矿化剂一起放进直径为0.5英寸的银封壳的下半部。将0.74 克的多晶GaN源材料放在该封壳的上半部。然后将该封壳连同直径为0.583 英寸的钢环一道装入在一个填充/密封组件中。将该封壳和填充/密封组件传 送到气体歧管，并且填充0.95克的氨。接着，将一个塞子插入该封壳的敞开 的顶端，使得在该银封壳和银塞子以及包围该塞子且提供增强作用的钢环之 间形成冷焊。然后将该封壳从该填充/密封组件中移走，并且将其插到一个零 冲程HPHT装置中。将该单元以大约11℃/分加热，直到封壳底部的温度近 似为700℃，封壳上半部的温度近似为660℃(用K型热电偶测量)。然后增 加流经加热器上半部的电流直到温度梯度δT减小到零。在将δT＝0保持1 个小时后，以5℃/小时降低该封壳上半部的温度，直到δT增加到近似35℃， 并且将该温度保持在这些值98小时。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，观察到所述籽晶重量已经增加到33.4毫克。 使用266nm激发(四重频率YAG)，通过光致发光对该晶体进行表征。在图 23中图示了几个温度的光谱。具体而言，在5K、20K、77K和300K通过光 致发光对该晶体样品进行表征。在5K-300K的温度范围内，发光峰出现在 3.38-3.45ev之间。

例2  用0.13mm的银线把从前面操作中获得的重12.6毫克的GaN籽晶晶体通过激光钻孔悬挂到开口面积为35％的银隔板，并且放进直径为 0.5英寸的银封壳的下半部。将0.10克NH4F矿化剂和1.09克的多晶GaN源 材料放在该封壳的上半部。然后将该封壳连同直径为0.583英寸的钢环一道 装入在一个填充/密封组件中。将该封壳和填充/密封组件传送到气体歧管， 并且填充0.95克的氨。接着，将一个塞子插入该封壳的敞开的顶端，使得在 该银封壳和银塞子以及包围该塞子且提供增强作用的钢环之间形成冷焊。然 后将该封壳从该填充/密封组件中移走，并且将其插到一个零冲程HPHT装 置中。将该单元以大约11℃/分的速率加热，直到封壳底部的温度近似为 700℃，封壳上半部的温度近似为640℃(用K型热电偶测量)。然后增加流 经加热器上半部的电流，直到温度梯度δT减小到零。在将δT＝0℃保持1个 小时后，以5℃/小时降低该封壳上半部的温度，直到δT增加到近似50℃， 并且将该温度保持在这些值98小时。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，所述籽晶已经生长到24.3毫克重。然后将该 晶体在10％HCl、Ar中于625℃腐蚀30分钟。在籽晶区域上方的c晶面上 观察到一些腐蚀坑，腐蚀坑的密度为大约106cm-2。然而，相对于籽晶横向 生长的那些区域没有腐蚀坑。新近横向生长的GaN的面积近似为 3.2×10-2cm2，这表明腐蚀坑密度小于(1/(3.2×10-2cm2))，即32cm-2。

例3  用0.13mm的银线把从前面操作中获得的两个重48.4毫克和 36.6毫克的GaN籽晶通过激光钻孔悬挂到开口面积为35％的银隔板，并且 放进直径为0.5英寸的银封壳的下半部，将0.10克NH4F矿化剂和1.03克的 多晶GaN源材料放在该封壳的上半部。然后将该封壳连同直径为0.583英寸 的钢环一道装入在一个填充/密封组件中。将该封壳和填充/密封组件传送到 气体歧管，并且填充1.08克的氨。接着，将一个塞子插入该封壳的敞开的顶 端，使得在该银封壳和银塞子以及包围该塞子且提供增强作用的钢环之间形 成冷焊。然后将该封壳从该填充/密封组件中移走，并且将其插到一个零冲程 HPHT装置中。将该单元以大约11℃/分加热，直到封壳底部的温度近似为 700℃，封壳上半部的温度近似为642℃(用K型热电偶测量)。然后增加流 经加热器上半部的电流直到温度梯度δT减小到零。在将δT＝0保持1个小时 后，以5℃/小时降低该type上半部的温度，直到δT增加到近似30℃，并且 将该温度保持在这些值100小时。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，所述籽晶已经生长到219.8毫克重。从两块 晶体中较小的一块中折断一片，选其作分析用。采用Cary 500i光谱计测量 该晶体的透射光谱。对于从红光(700cm-1)到蓝光(465cm-1)范围内的波 长，透射率大于60％。

基于GaN的折射率[G Yu et al.，Applied Physics Letters 70，3209(1997)]和 晶体的厚度0.206mm，光吸收系数在整个相同的波长范围内小于5cm-1。通 过热点探针测量法确定该晶体具有n型导电性。然后将该晶体在10％HCl、 在Ar中于625℃下腐蚀30分钟。整个晶体没有腐蚀坑。晶体的c晶面的面 积近似为4.4×10-2cm2，这表明腐蚀坑密度小于(1/(4.4×10-2cm2))，即23cm-2。

例4  用0.13mm的银线把从前面操作中获得的重25.3毫克的GaN籽晶通过激光钻孔悬挂到开口面积为35％的银隔板，并且放进直径为0.5英 寸的银封壳的下半部。将0.10克NH4F矿化剂和0.98克的多晶GaN源材料 放在该封壳的上半部。然后将该封壳连同直径为0.583英寸的钢环一道装入 在一个填充/密封组件中。将该封壳和填充/密封组件传送到气体歧管，并且 填充1.07克的氨。接着，将一个塞子插入该封壳的敞开的顶端，使得在该银 封壳和银塞子以及包围该塞子且提供增强作用的钢环之间形成冷焊。然后将 该封壳从该填充/密封组件中移走，并且将其插到一个零冲程HPHT装置中。 将该单元以大约11℃/分加热，直到封壳底部的温度近似为700℃，封壳上半 部的温度近似为648℃(用K型热电偶测量)。然后增加流经加热器上半部 的电流直到温度梯度δT减小到3℃。在将δT＝3℃保持1个小时后，以5℃/ 小时降低该封壳上半部的温度，直到δT增加到近似30℃，然后进一步以 2.5℃/小时降低，直到δT增加到近似60℃。并且将该温度保持在这些值20 小时。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，所述籽晶已经生长到40.2毫克重。然后将该 晶体在50％HNO3中腐蚀30分钟。在位于籽晶和新近横向生长的材料之间 的界面上方的c晶面上观察到一排腐蚀坑。然而，新近生长的GaN的其余 区域没有腐蚀坑。新近生长的GaN的没有腐蚀坑的面积近似为6.9×10-2cm2， 这表明腐蚀坑密度小于(1/(6.9×10-2cm2))，即14cm-2。

例5  用0.13mm的银线把通过HVPE法生长的重13.5毫克的GaN籽晶通过激光钻孔悬挂到开口面积为35％的银隔板，并且放进直径为0.5英 寸的银封壳的下半部。将0.10克NH4F矿化剂、0.03克CoF2和0.30克的多 晶GaN源材料放在该封壳的上半部。然后将该封壳连同直径为0.583英寸的 钢环一道装入在一个填充/密封组件中。将该封壳和填充/密封组件传送到气 体歧管，并且填充1.01克的氨。接着，将一个塞子插入该封壳的敞开的顶端， 使得在该银封壳和银塞子以及包围该塞子且提供增强作用的钢环之间形成 冷焊。然后将该封壳从该填充/密封组件中移走，并且将其插到一个零冲程 HPHT装置中。将该单元以大约11℃/分加热，直到封壳底部的温度近似为 700℃，封壳上半部的封壳近似为634℃(用K型热电偶测量)。并且将该温 度保持在这些值10小时。然后将该单元冷却并撤去压力。

在排出氨后打开该封壳时，在籽晶上生长的晶体重近似10.3毫克。该晶 体清除地显示出生长的证据，包括晶面和增加的厚度(0.7mm)的生长，并 且颜色比名义未掺杂晶体暗很多。重量的减少是至少部分地由于在轮廓的初 始部分期间的籽晶的腐蚀，并且所述籽晶可以另外经受局部碎化从而减小了 其直径。在清洗之后，将掺Co的GaN晶体夹在两片已经用液态Ga-In合金 润湿的、电极面积近似0.02cm2的In箔之间。发现，跨过晶体的电阻在室温 下对每种极性近似为1050MΩ，对应着大约3×108Ω-cm的电阻率。电阻率对 于大约105Ω-cm的GaN被认为是半绝缘的。

发现该GaN晶体的生长率基本上在5μm/小时之上。

本发明中改进的用于形成GaN晶体材料的方法能够生长更大的高质量 的GaN晶体。这些改善的GaN晶体能够制造更好性能的电子器件和光电器 件，具备提高的效率、可靠性、产率、高功率性能、高击穿电压、和减小的 暗电流和噪音。

尽管这里仅仅图示并描述了本发明中的某些特征，但是对于本领域普通 技术人员来说，可以产生许多的修改和变化。因此，应该理解，所附权利要 求意在覆盖位于本发明的精神实质范围内的所有的这种修改和变化。

                 交叉引用的其它申请

本申请要求于2002年12月27日提交的美国专利申请10/329981和同样 于2002年12月27日提交的美国专利申请10/329982的优先权。