本発明は、光を照射しその反射光を受光することにより、光を反射した物体に関する情報を取得するレーダ装置に関する。

従来、光を照射し、物体で反射した光を検出することによって、光を反射した物体に関する情報(例えば、物体までの距離)を取得するレーダ装置において、照射光がレーダ装置内を通過するときの光軸と、反射光がレーダ装置内を通過するときの光軸とが一致している同軸光学系を採用したものが知られている(例えば、非特許文献1を参照)。

非特許文献1に記載のレーダ装置では、受光素子としてSPAD(Single Photon Avalanche Diode)が用いられており、1個の光子の入射で検出信号を出力することができる。

第19回画像センシングシンポジウムOS2-03

しかし、同軸光学系を採用したレーダ装置では、レーダ装置内を通過する照射光がレーダ装置の内部で反射することにより発生する内部散乱光の影響により、レーダ装置から近い物体までの距離を測定することができないという問題があった。

本発明は、こうした問題に鑑みてなされたものであり、SPADを用いたレーダ装置において、レーダ装置付近において物体の距離の測定が可能な範囲を拡張することを目的とする。

上記目的を達成するためになされた本発明のレーダ装置は、光照射手段と、反射光検出手段と、動作開始手段とを備える。 本発明のレーダ装置では、まず、当該レーダ装置の内部に設置された光照射手段が、光を照射する。そして、当該レーダ装置の内部に設置されたSPAD(Single Photon Avalanche Diode)を備えた反射光検出手段が、物体で反射した光をSPADにより検出する。さらに動作開始手段が、光照射手段により照射された光が当該レーダ装置の内部で反射することにより発生する内部散乱光がSPADに入射するタイミングより後に、SPADの動作を開始させる。

このように構成されたレーダ装置では、物体で反射した光をSPADにより検出する。SPADは、降伏電圧より大きい逆バイアス電圧が印加された状態で動作し、光がSPADに入射することで、アバランシェ電流を発生させる。

そして、アバランシェ電流が発生すると、図6に示すように、SPADにおけるアノードとカソードとの間の端子間電圧が低下し、端子間電圧が降伏電圧未満になるとアバランシェ電流が止まる。さらに、アバランシェ電流が発生してから数十ns〜数百nsの間は、SPAD内にトラップされた電荷によりアフターパルスが発生する可能性があるため、SPADに印加される電圧を急速に上げてリチャージすることができない。このため、SPADにおいて内部散乱光に起因したアバランシェ電流が発生してからリチャージが終了するまでの期間が、物体で反射した光をレーダ装置によって検出することができない検出不可期間となる。これにより、レーダ装置付近に位置する物体を検出することができなくなる。

なお上記アフターパルスは、SPADに光が入射してSPADが応答することにより生じた電荷がSPAD内の欠陥にトラップされ、その後の熱励起等でこの電荷が放出されることで、SPAD内に光子が入射したようにSPADが振舞う現象であり、ノイズの原因となる。

これに対し、本発明のレーダ装置では、内部散乱光がSPADに入射するタイミングより後に、SPADの動作を開始させる。これにより、反射光検出手段のSPADは、内部散乱光が入射しても、アバランシェ電流を発生させない。このため、本発明のレーダ装置では、上記検出不可期間のうち、アバランシェ電流が発生している期間が存在しない。

さらに本発明のレーダ装置では、アバランシェ電流に起因してSPAD内に電荷がトラップされることがなく、アフターパルスの発生を抑制することができる。このため、アバランシェ電流が発生した場合よりも、SPADに印加される電圧を速く上昇させてリチャージすることができる。すなわち、上記検出不可期間のうち、リチャージしている期間を短くすることができる。

以上、本発明のレーダ装置では、アバランシェ電流が発生している期間が存在しないことと、リチャージしている期間が短くなることにより、上記検出不可期間を短縮することができる。これにより、上記検出不可期間を短縮できる分、レーダ装置付近において物体の距離の測定が可能な範囲を拡張することができる。

第1実施形態のレーダ装置1の構成および動作を示す図である。

第1実施形態のレーダ装置1の構成を示すブロック図である。

画素21の概略構成を示す平面図である。

第1実施形態の受光素子31とリードアウトサーキット32の構成を示す回路図である。

第1実施形態におけるSPADの動作開始制御を示すタイミングチャートである。

SPADでアバランシェ電流が発生してからリチャージが終了するための端子間電圧を示す図である。

第2実施形態の受光素子31とリードアウトサーキット32の構成を示す回路図である。

第2実施形態におけるSPADの動作開始制御を示すタイミングチャートである。

第3実施形態のレーダ装置1の構成を示すブロック図である。

第3実施形態におけるSPADの動作開始制御を示すタイミングチャートである。

第4実施形態のレーダ装置1の構成および動作を示す図である。

第5実施形態のレーダ装置1の構成を示すブロック図である。

第5実施形態の画素21の概略構成を示す平面図である。

第5実施形態の画素21の構成を示す回路図である。

第6実施形態の受光素子31とリードアウトサーキット32の構成を示す回路図である。

第6実施形態におけるSPADの動作開始制御を示すタイミングチャートである。

(第1実施形態) 以下に本発明の第1実施形態を図面とともに説明する。 レーダ装置1は、図1に示すように、光源2、コリメートレンズ3、偏光ビームスプリッタ4、1/4波長板5、光走査部6、受光レンズ7および光検出器8と、これらの構成要素を収納する筐体9とを備える。

光源2は、例えば半導体レーザダイオードで構成されており、直線偏光のパルスレーザ光をレーダ波として照射する。 コリメートレンズ3は、光源2から照射されたレーザ光を平行光に変換して、偏光ビームスプリッタ4に向けて照射する。

偏光ビームスプリッタ4は、偏光ビームスプリッタ4に入射したレーザ光のうち、所定の偏光方向を有する成分を透過させる一方、この所定の偏光方向以外の偏光方向を有する成分を反射させる機能を有する。

そして偏光ビームスプリッタ4は、上記所定の偏光方向が、光源2から照射されるレーザ光の偏光方向と一致するように配置される。 1/4波長板5は、直線偏光を円偏光に変換するとともに円偏光を直線偏光に変換する機能を有し、偏光ビームスプリッタ4と光走査部6との間に配置される。

光走査部6は、レーザ光を反射するミラー61を、ミラー61に設けられた回転軸62を中心にして振動させることにより、1/4波長板5から入射したレーザ光の走査を予め設定された走査角度範囲R1で行う。なお、光走査部6は、MEMS(Micro Electro Mechanical System)またはポリゴンミラー等により構成される。

受光レンズ7は、光走査部6側から入射して偏光ビームスプリッタ4で反射したレーザ光を光検出器8へ導く。 光検出器8は、受光レンズ7から入射したレーザ光を検出する。

次に、このように構成されたレーダ装置1において、レーダ波を反射した物体を検知する方法を説明する。 まず、光源2から照射されたレーザ光は、コリメートレンズ3により平行光に変換されて偏光ビームスプリッタ4を透過し、さらに1/4波長板5を通過する。これによりレーザ光は、直線偏光から円偏光に変換され、光走査部6に到達する(光L1を参照)。

そして、光走査部6に到達したレーザ光は、ミラー61で反射することにより、ミラー61の走査角度に応じた方向に向けてレーダ波として照射される(光L2を参照)。 その後、物体Bで反射したレーザ光(以下、反射レーザ光ともいう)が光走査部6に到達すると(光L3を参照)、ミラー61で反射し、1/4波長板5を再度通過する(光L4を参照)。これにより反射レーザ光は、円偏光からに直線偏光に変換され、偏光ビームスプリッタ4に到達する(光L4を参照)。

なお、1/4波長板5により直線偏光に変換された反射レーザ光の偏光方向は、光源2から照射されて円偏光に変換される前のレーザ光の偏光方向に対して90°ずれる。このため、偏光ビームスプリッタ4に到達した反射レーザ光は、偏光ビームスプリッタ4で反射し、受光レンズ7に向けて照射される(光L5を参照)。これにより、反射レーザ光が光検出器8に到達し、レーダ波を反射した物体を検知することができる。

またレーダ装置1は、図2に示すように、さらに走査制御部11と処理部12を備える。 光源2は、パルスレーザ光を照射するタイミングで、レーザ光を照射したことを示す発光信号を出力する。

走査制御部11は、光走査部6の走査角度を検出し、この検出結果に基づいて、光走査部6によるレーザ光走査を制御する。 処理部12は、光源2から発光信号が入力した時刻と、反射レーザ光を光検出器8が検出した時刻との差に基づいて、レーザ光を反射した物体までの距離を計測するための処理を行う。

光検出器8は、画素21、駆動回路22、クラッタ検出用画素23および光検出制御部24を備える。 画素21は、その受光面にレーザ光が入射すると、検出信号を出力する。

画素21は、図3に示すように、4個の受光素子31と、4個の受光素子31のそれぞれに対応して設けられたリードアウトサーキット(Read Out Circuit)32とを備える。なお本実施形態の受光素子31は、SPAD(Single Photon Avalanche Diode)である。SPADは、ガイガーモードで動作するアバランシェフォトダイオードであり、単一光子の入射を検出することができる。SPADのアノードとカソードの間には、逆バイアス電圧V_Bが印加される(図4を参照)。逆バイアス電圧V_Bが降伏電圧以上である状態でSPADの受光部36に光子が入射すると、SPADでアバランシェ電流が発生する。このためSPADは、光子が入射すると、その入射を検出したことを示す検出信号を出力することができる。

またリードアウトサーキット32は、レーザ光が受光素子31に入射することにより受光素子31が出力する信号をデジタルパルス信号に変換する回路である。なお、リードアウトサーキット32の回路構成は後述する。

また4個の受光素子31は、その受光部36が列方向に2個配置されるとともに行方向に2個配置されるようにして二次元行列状に配列されている。さらに、4個のリードアウトサーキット32は、対応する受光素子31に対して、行方向D1に沿って隣接するように配置されている。但しリードアウトサーキット32は、同じ行に配列されている2個のリードアウトサーキット32の間に、行方向D1に沿って2個の受光素子31が配置されるようにして配置される。

また図4に示すように、リードアウトサーキット32は、クエンチ抵抗41、デジタル変換器42、インバータ43およびバッファ44を備える。 クエンチ抵抗41はNチャネル型MOSFET(以下、N型トランジスタという)である。クエンチ抵抗41を構成するN型トランジスタのドレインは、受光素子31を構成するSPADのアノードに接続され、ソースは接地される。また、クエンチ抵抗41として機能するN型トランジスタのゲートにはクエンチ抵抗ゲート電圧V_QGが印加される。

デジタル変換器42は、抵抗51とN型トランジスタ52を備える。N型トランジスタ52のドレインは抵抗51を介して電源電圧V_DDが印加され、ソースは接地される。また、N型トランジスタ52のゲートは、SPADのアノードとクエンチ抵抗41との接続点CP1に接続される。

インバータ43は、Pチャネル型MOSFET(以下、P型トランジスタという)53とN型トランジスタ54を備える。P型トランジスタ53のドレインは電源電圧V_DDが印加され、ソースはN型トランジスタ54のドレインに接続される。P型トランジスタ53のゲートとN型トランジスタ54のゲートは、N型トランジスタ52のドレインと抵抗51との接続点CP2に接続される。N型トランジスタ54のソースは接地される。

バッファ44は、インピーダンス変換のための回路である。そしてバッファ44の入力端子は、P型トランジスタ53のソースとN型トランジスタ54のドレインとの接続点CP3に接続される。

次に、このように構成されたリードアウトサーキット32の動作を説明する。 まず、降伏電圧以上の逆バイアス電圧V_BがSPADに印加されることにより、受光素子31が動作可能状態となる。

そして、受光素子31に反射光が入射してアバランシェ電流が発生すると、クエンチ抵抗41にアバランシェ電流が流れ、接続点CP1の電圧が上昇する。そして、接続点CP1の電圧がN型トランジスタ52のオン電圧より高くなると、N型トランジスタ52がオン状態となり、接続点CP2の電圧が電源電圧V_DDから0Vに変化する。

これにより、P型トランジスタ53がオフ状態からオン状態に変化するとともにN型トランジスタ54がオン状態からオフ状態に変化するため、接続点CP3の電圧が0Vから電源電圧V_DDに変化する。

これにより、バッファ44の出力端子の電圧V_OUTがハイレベルになる。 その後、接続点CP1における電圧上昇が継続すると、SPADのアノードとカソードの間に印加されている電圧が降伏電圧より小さくなり、アバランシェ電流が止まる。これにより、接続点CP1の電圧が低下してN型トランジスタ52がオフ状態となり、バッファ44の出力端子の電圧V_OUTがローレベルになる。

このように、リードアウトサーキット32は、反射光が入射してアバランシェ電流が発生することによりN型トランジスタ52がオン状態になってから、アバランシェ電流が止まってN型トランジスタ52がオフ状態になるまでの間ハイレベルになるデジタルパルス信号を出力する。

図2に示すように、駆動回路22は、画素21を構成する受光素子31のそれぞれに対して、逆バイアス電圧V_Bを供給する。駆動回路22は、光検出制御部24から出力される制御信号に従って、逆バイアス電圧V_Bを、画素21が検出信号を出力することができる検出可能電圧V_B1(図5を参照)と、画素21が検出信号を出力することができない検出不能電圧V_B2(図5を参照)との何れかに設定することが可能に構成されている。

また駆動回路22は、画素21を構成するリードアウトサーキット32のクエンチ抵抗41のそれぞれに対して、クエンチ抵抗ゲート電圧V_QGを供給する。駆動回路22は、光検出制御部24から出力される制御信号に従って、クエンチ抵抗ゲート電圧V_QGを、N型トランジスタをクエンチ抵抗として作用させるクエンチ電圧V_QCHと、SPADをリチャージするときのリチャージ電圧V_RCGとの何れかに設定することが可能に構成されている。

クラッタ検出用画素23は、画素21と同様にSPADであり、降伏電圧より高い逆バイアス電圧が常時印加されている。このため、クラッタ検出用画素23に光子が入射すると、クラッタ検出用画素23は、その入射を検出したことを示す検出信号を出力する。

光検出制御部24は、クラッタ検出用画素23から検出信号を入力し、この検出信号に基づいて、駆動回路22が供給する逆バイアス電圧V_Bとクエンチ抵抗ゲート電圧V_QGを制御する。

具体的には、図5に示すように、光源2がパルスレーザ光を照射すると(時刻t01を参照)、筐体9内でパルスレーザ光が反射して、内部散乱光(以下、クラッタという)が発生する(時刻t02を参照)。そして、クラッタがクラッタ検出用画素23に入射することにより、クラッタ検出用画素23がクラッタを検出する。そして光検出制御部24は、クラッタ検出用画素23から検出信号を入力すると、SPADの動作を開始させるための動作開始信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、逆バイアス電圧V_Bを、降伏電圧V_BRKより低い検出不能電圧V_B2から、降伏電圧V_BRKより高い検出可能電圧V_B1へ変化させる(時刻t03を参照)。さらに駆動回路22は、クエンチ抵抗ゲート電圧V_QGをクエンチ電圧V_QCHからリチャージ電圧V_RCGへ変化させる(時刻t03を参照)。

これにより、受光素子31のSPADにおけるアノードとカソードとの間の端子間電圧V_SPADが、検出不能電圧V_B2から検出可能電圧V_B1へ上昇する(時刻t03〜t04を参照)。そして、SPADの端子間電圧V_SPADが検出可能電圧V_B1に達すると、光検出制御部24は、リチャージを終了させるためのリチャージ終了信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、クエンチ抵抗ゲート電圧V_QGをリチャージ電圧V_RCGからクエンチ電圧V_QCHへ変化させる(時刻t04を参照)。

また光検出制御部24は、光源2が次にパルスレーザ光を照射する前に、SPADの動作を停止させるための動作停止信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、逆バイアス電圧V_Bを検出可能電圧V_B1から検出不能電圧V_B2へ変化させる(不図示)。

このように構成されたレーダ装置1では、まず、レーダ装置1の内部に設置された光源2が、パルスレーザ光を照射する。そして、レーダ装置1の内部に設置されたSPADを備えた画素21が、物体で反射したレーザ光をSPADにより検出する。さらに光検出制御部24が、クラッタがSPADに入射するタイミングより後に、SPADの動作を開始させる。

このように構成されたレーダ装置1では、物体で反射したレーザ光をSPADにより検出する。SPADは、降伏電圧V_BRKより大きい逆バイアス電圧V_Bが印加された状態で動作し、光がSPADに入射することで、アバランシェ電流を発生させる。

そして、アバランシェ電流が発生すると、図6に示すように、SPADにおけるアノードとカソードとの間の端子間電圧V_SPADが低下し、端子間電圧V_SPADが降伏電圧V_BRK未満になるとアバランシェ電流が止まる。さらに、アバランシェ電流が発生してから数十ns〜数百nsの間は、SPAD内にトラップされた電荷によりアフターパルスが発生する可能性があるため、SPADに印加される電圧を急速に上げてリチャージすることができない。このため、SPADにおいてクラッタに起因したアバランシェ電流が発生してからリチャージが終了するまでの期間が、物体で反射した光をレーダ装置によって検出することができないデッドタイムとなる。これにより、レーダ装置付近に位置する物体を検出することができなくなる。

なお上記アフターパルスは、SPADに光が入射してSPADが応答することにより生じた電荷がSPAD内の欠陥にトラップされ、その後の熱励起等でこの電荷が放出されることで、SPAD内に光子が入射したようにSPADが振舞う現象であり、ノイズの原因となる。

これに対し、レーダ装置1では、クラッタがSPADに入射するタイミングより後に、SPADの動作を開始させる。これにより、画素21内のSPADは、クラッタが入射しても、アバランシェ電流を発生させない。このためレーダ装置1では、上記デッドタイムのうち、アバランシェ電流が発生している期間が存在しない。

さらにレーダ装置1では、アバランシェ電流に起因してSPAD内に電荷がトラップされることがなく、アフターパルスの発生を抑制することができる。このため、アバランシェ電流が発生した場合よりも、SPADに印加される電圧を速く上昇させてリチャージすることができる。すなわち、上記デッドタイムのうち、リチャージしている期間を短くすることができる。

以上、レーダ装置1では、アバランシェ電流が発生している期間が存在しないことと、リチャージしている期間が短くなることにより、上記デッドタイムを短縮することができる。これにより、上記デッドタイムを短縮できる分、レーダ装置1付近において物体の距離の測定が可能な範囲を拡張することができる。

またレーダ装置1は、クラッタを検出するクラッタ検出用画素23を備える。そして光検出制御部24は、クラッタ検出用画素23がクラッタを検出した後に、SPADの動作を開始させる。

このため光検出制御部24は、クラッタ検出用画素23がクラッタを検出し、その後、クラッタ検出用画素23がクラッタを検出しなくなった直後に、SPADの動作を開始させるという制御を行うことができる。これにより、画素21内のSPADへのクラッタの入射が終了してから、SPADの動作を開始させるまでの期間を短縮することができ、上記デッドタイムが長くなるのを回避することができる。

また光検出制御部24は、画素21内のSPADに印加される逆バイアス電圧V_Bを制御して、逆バイアス電圧V_Bの大きさを降伏電圧V_BRK未満から降伏電圧V_BRK以上に変化させることにより、画素21内のSPADの動作を開始させる。

逆バイアス電圧V_Bを制御するには、逆バイアス電圧V_Bの大きさを変化させる回路を画素21の外部に設置すればよい。このため、画素21内に配置される受光素子31の受光面積を低減させることなく、画素21内のSPADの動作を制御することができる。

またレーダ装置1は、画素21内のSPADのクエンチ抵抗41として機能するN型トランジスタを備える。そして光検出制御部24は、SPADの動作を開始させるときに、SPADの動作を開始させる前よりも、クエンチ抵抗41のゲートに印加される電圧を大きくする。

クエンチ抵抗41のゲートに印加される電圧を大きくすることにより、クエンチ抵抗41の抵抗値を小さくすることができ、SPADに流れる電流量を増加させることができる。これにより、SPADをリチャージする時間を短縮することができ、上記デッドタイムを更に短縮することができる。

また、SPADの動作を開始させる光検出制御部24が、画素21の外側に配置されている。このため、画素21内に配置される受光素子31の受光面積を低減させることなく、画素21内のSPADの動作を制御することができる。

以上説明した実施形態において、光源2は本発明における光照射手段、画素21は本発明における反射光検出手段、光検出制御部24は本発明における動作開始手段、クラッタ検出用画素23は本発明における内部散乱光検出手段である。

(第2実施形態) 以下に本発明の第2実施形態を図面とともに説明する。なお第2実施形態では、第1実施形態と異なる部分を説明する。

第2実施形態のレーダ装置1は、光検出器8の画素21、駆動回路22および光検出制御部24が変更された点以外は第1実施形態と同じである。 まず画素21は、リードアウトサーキット32の構成が変更された点以外は第1実施形態と同じである。具体的には、図7に示すように、セレクタ45,55が追加された点以外は第1実施形態と同じである。

セレクタ45は、N型トランジスタである。セレクタ45を構成するN型トランジスタのドレインは、クエンチ抵抗41を構成するN型トランジスタのソースに接続され、ソースは接地される。また、N型トランジスタのゲートはセレクタ電圧V_SEL(後述)が印加される。

セレクタ55は、P型トランジスタである。セレクタ55を構成するP型トランジスタのドレインは、SPADのアノードの接続点CP1に接続され、ソースは電源電圧V_DDが印加される。また、P型トランジスタのゲートはセレクタ電圧V_SELが印加される。

次に駆動回路22は、上記逆バイアス電圧V_Bおよび上記クエンチ抵抗ゲート電圧V_QGに加えて、画素21を構成するリードアウトサーキット32のセレクタ45,55のそれぞれに対して、セレクタ電圧V_SELを供給する点以外は第1実施形態と同じである。駆動回路22は、逆バイアス電圧V_Bとして検出可能電圧V_B1を常時供給する。また駆動回路22は、光検出制御部24から出力される制御信号に従って、セレクタ電圧V_SELを、セレクタ45をオン状態にするとともにセレクタ55をオフ状態にし、SPADを動作させるオン電圧V_ONと、セレクタ45をオフ状態にするとともにセレクタ55をオン状態にし、SPADの動作を停止させるオフ電圧V_OFFとの何れかに設定することが可能に構成されている。

光検出制御部24は、逆バイアス電圧V_Bの代わりにセレクタ電圧V_SELを制御する点以外は第1実施形態と同じである。 具体的には、図8に示すように、光源2がパルスレーザ光を照射すると(時刻t11を参照)、筐体9内でパルスレーザ光が反射して、クラッタが発生する(時刻t12を参照)。そして、クラッタがクラッタ検出用画素23に入射することにより、クラッタ検出用画素23がクラッタを検出する。そして光検出制御部24は、クラッタ検出用画素23から検出信号を入力すると、SPADの動作を開始させるための動作開始信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、セレクタ電圧V_SELをオフ電圧V_OFFからオン電圧V_ONへ変化させる(時刻t13を参照)。さらに駆動回路22は、クエンチ抵抗ゲート電圧V_QGをクエンチ電圧V_QCHからリチャージ電圧V_RCGへ変化させる(時刻t13を参照)。

これにより、受光素子31の端子間電圧V_SPADが、降伏電圧V_BRKより低い電圧から、降伏電圧V_BRKより高い検出可能電圧V_Bへ上昇する(時刻t13〜t14を参照)。そして、SPADの端子間電圧V_SPADが検出可能電圧V_Bに達すると、光検出制御部24は、リチャージを終了させるためのリチャージ終了信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、クエンチ抵抗ゲート電圧V_QGをリチャージ電圧V_RCGからクエンチ電圧V_QCHへ変化させる(時刻t14を参照)。

また光検出制御部24は、光源2が次にパルスレーザ光を照射する前に、SPADの動作を停止させるための動作停止信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、セレクタ電圧V_SELをオン電圧V_ONからオフ電圧V_OFFへ変化させる(不図示)。

このように構成されたレーダ装置1では、光検出制御部24は、画素21内のSPADに接続されたセレクタ45,55を制御して、セレクタ45をオフ状態からオン状態に変化させるとともに、セレクタ55をオン状態からオフ状態に変化させることにより、受光素子31の端子間電圧V_SPADの大きさを降伏電圧V_BRK未満から降伏電圧V_BRK以上に変化させて、画素21内のSPADの動作を開始させる。

このため、セレクタ45,55のオン状態とオフ状態を切り替えるという簡単な制御で、画素21内のSPADの動作を制御することができる。 以上説明した実施形態において、セレクタ45,55は本発明におけるスイッチである。

(第3実施形態) 以下に本発明の第3実施形態を図面とともに説明する。なお第3実施形態では、第1実施形態と異なる部分を説明する。

第3実施形態のレーダ装置1は、図9に示すように、光検出器8が変更された点以外は第1実施形態と同じである。 そして光検出器8は、クラッタ検出用画素23が省略された点と、光検出制御部24が変更された点以外は第1実施形態と同じである。

光検出制御部24は、光源2から発光信号を入力する。そして光検出制御部24は、図10に示すように、発光信号が入力してから、クラッタがクラッタ検出用画素23に入射した後となるように予め設定された遅延時間が経過した後に、逆バイアス電圧V_Bを検出不能電圧V_B2から検出可能電圧V_B1へ変化させる。

なお光検出制御部24は、入力した発光信号を遅延素子で遅延させることにより、上記遅延時間を設定している。 このように構成されたレーダ装置1では、光検出制御部24は、光源2がパルスレーザ光を照射したタイミングで出力される発光信号を取得してから、予め設定された遅延時間が経過した後に、画素21内のSPADの動作を開始させる。

これにより、クラッタを検出するためのクラッタ検出用画素23が不要となり、レーダ装置1の構成を簡略化することができる。 (第4実施形態) 以下に本発明の第4実施形態を図面とともに説明する。なお第4実施形態では、第1実施形態と異なる部分を説明する。

第4実施形態のレーダ装置1は、図11に示すように、筐体9の内側に設置された反射板70を備えている点が第1実施形態と異なる。 反射板70は、レーダ装置1の外部にレーザ光を照射するために筐体9に形成された開口OPの周囲に設置される。

またレーダ装置1は、開口OPの径よりも大きい径を有するパルスレーザ光を光源2から照射する。 このように構成されたレーダ装置1では、光走査部6で走査されて開口OPへ向けて照射されるパルスレーザ光の一部が反射板70で反射し、クラッタが発生する。これにより、クラッタ検出用画素23がクラッタを検出する確率を向上させることができる。

(第5実施形態) 以下に本発明の第5実施形態を図面とともに説明する。なお第5実施形態では、第1実施形態と異なる部分を説明する。

第5実施形態のレーダ装置1は、図12に示すように、光検出器8において、駆動回路22、クラッタ検出用画素23および光検出制御部24が省略された点が第1実施形態と異なる。

また、第5実施形態における画素21は、図13に示すように、3個の受光素子31と、1個のクラッタ検出用素子80とを備える点が第1実施形態と異なる。クラッタ検出用素子80はSPADである。

そして画素21は、図14に示すように、受光素子31と、クラッタ検出用素子80と、クエンチ抵抗41と、セレクタ45,55と、D型フリップフロップ回路91と、クエンチ抵抗92と、リードアウトサーキット93,94とを備える。なお、受光素子31、クエンチ抵抗41、セレクタ45,55およびリードアウトサーキット93はそれぞれ、1個の画素21につき3個(図14では3個のうち2個を示す)設けられている。

受光素子31およびクラッタ検出用素子80のアノードとカソードの間には、逆バイアス電圧V_Bが印加される。さらに、受光素子31を構成するSPADのアノードは、クエンチ抵抗41とセレクタ45を介して接地される。また、クラッタ検出用素子80を構成するSPADのアノードは、クエンチ抵抗92を介して接地される。クエンチ抵抗92は、クエンチ抵抗41と同様に、N型トランジスタである。

D型フリップフロップ回路91は、入力端子Dとクロック端子CLKと出力端子Qとリセット端子CLRを備える。そして、入力端子Dには電源電圧V_DDが印加される。またクロック端子CLKは、SPADのアノードとクエンチ抵抗92との接続点CP11に接続される。また出力端子Qは、セレクタ45,55のゲートに接続される。

このためD型フリップフロップ回路91は、クラッタ検出用素子80でアバランシェ電流が発生してクエンチ抵抗92にアバランシェ電流が流れ、接続点CP11の電圧がハイレベルになると、出力端子Qから、ハイレベルの信号の出力を開始する。これにより、セレクタ45がオフ状態からオン状態に変化し、セレクタ55がオン状態からオフ状態に変化することで、受光素子31を構成するSPADが動作を開始する。

またリセット端子CLRには、出力端子Qから出力された信号が遅延回路(不図示)を介して入力する。遅延回路は、入力した信号を、予め設定された遅延時間だけ遅延させて出力する。このため、リセット端子CLRには、出力端子Qからハイレベルの信号が出力されてから上記遅延時間が経過した後に、ハイレベルの信号が入力する。そして、ハイレベルの信号がリセット端子CLRに入力すると、D型フリップフロップ回路91は、ハイレベルの信号の出力を停止する。すなわちD型フリップフロップ回路91は、クラッタ検出用素子80でアバランシェ電流が発生すると、上記遅延時間継続してハイレベルとなるパルス信号を出力する。なお上記遅延時間は、光源2が次にパルスレーザ光を照射する前に、パルス信号の出力が終了するように設定されている。

リードアウトサーキット93,94は、リードアウトサーキット32においてクエンチ抵抗41とセレクタ45,55を削除して構成されている。すなわち、リードアウトサーキット93,94は、デジタル変換器42、インバータ43およびバッファ44を備える。

そして、リードアウトサーキット93の入力端子は、受光素子31を構成するSPADのアノードに接続されるとともに、出力端子は、処理部12に接続される。このためリードアウトサーキット93は、対応する受光素子31でアバランシェ電流が発生している間ハイレベルになるデジタルパルス信号を処理部12へ出力する。

また、リードアウトサーキット94の入力端子は、クラッタ検出用素子80を構成するSPADのアノードに接続されるとともに、出力端子は、処理部12に接続される。このためリードアウトサーキット94は、クラッタ検出用素子80でアバランシェ電流が発生している間ハイレベルになるデジタルパルス信号を処理部12へ出力する。

このように構成されたレーダ装置1は、クラッタ検出用素子80を備える。そしてD型フリップフロップ回路91は、クラッタ検出用素子80がクラッタを検出した後に、受光素子31を構成するSPADの動作を開始させる。

そしてレーダ装置1は、光源2から発光信号が入力した時刻と、反射レーザ光を受光素子31が検出した時刻との差に基づいて、物体までの距離を計測するための処理を行う処理部12を備える。そして処理部12は、さらに、クラッタ検出用素子80がレーザ光を検出したときに出力する信号をリードアウトサーキット94を介して入力して、物体までの距離を計測するための処理を行う。

これによりレーダ装置1は、クラッタ検出用素子80がクラッタを検出した後に、クラッタ検出用素子80を、物体で反射した反射レーザ光を検出するための素子として利用することができ、反射レーザ光の検出効率を向上させることができる。

以上説明した実施形態において、D型フリップフロップ回路91は本発明における動作開始手段、クラッタ検出用素子80は本発明における内部散乱光検出手段、処理部12は本発明における情報処理手段である。

(第6実施形態) 以下に本発明の第6実施形態を図面とともに説明する。なお第6実施形態では、第1実施形態と異なる部分を説明する。

第6実施形態のレーダ装置1は、図15に示すように、リードアウトサーキット32において、クエンチ抵抗46が追加された点が第1実施形態と異なる。 クエンチ抵抗46はN型トランジスタである。クエンチ抵抗46を構成するN型トランジスタのドレインは、受光素子31を構成するSPADのアノードに接続され、ソースは接地される。また、クエンチ抵抗46として機能するN型トランジスタのゲートにはクエンチ抵抗ゲート電圧V_QG2が印加される。

また駆動回路22は、画素21を構成するリードアウトサーキット32のクエンチ抵抗41のそれぞれに対して、クエンチ抵抗ゲート電圧V_QG1を供給する点が第1実施形態と異なる。駆動回路22は、クエンチ抵抗ゲート電圧V_QG1を、N型トランジスタをクエンチ抵抗として作用させる一定のクエンチ電圧V_QCH1に設定することが可能に構成されている。

さらに駆動回路22は、画素21を構成するリードアウトサーキット32のクエンチ抵抗46のそれぞれに対して、クエンチ抵抗ゲート電圧V_QG2を供給する点が第1実施形態と異なる。駆動回路22は、光検出制御部24から出力される制御信号に従って、クエンチ抵抗ゲート電圧V_QG2を、N型トランジスタをクエンチ抵抗として作用させるクエンチ電圧V_QCH2と、N型トランジスタをオフ状態にするオフ電圧V_OFF2との何れかに設定することが可能に構成されている。

光検出制御部24は、クラッタ検出用画素23から検出信号を入力し、この検出信号に基づいて、駆動回路22が供給する逆バイアス電圧V_Bとクエンチ抵抗ゲート電圧V_QG2を制御する。

具体的には、図16に示すように、光源2がパルスレーザ光を照射すると(時刻t21を参照)、筐体9内でパルスレーザ光が反射して、クラッタが発生する(時刻t22を参照)。そして、クラッタがクラッタ検出用画素23に入射することにより、クラッタ検出用画素23がクラッタを検出する。そして光検出制御部24は、クラッタ検出用画素23から検出信号を入力すると、SPADの動作を開始させるための動作開始信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、逆バイアス電圧V_Bを、降伏電圧V_BRKより低い検出不能電圧V_B2から、降伏電圧V_BRKより高い検出可能電圧V_B1へ変化させる(時刻t23を参照)。さらに駆動回路22は、クエンチ抵抗ゲート電圧V_QG2をオフ電圧V_OFF1からクエンチ電圧V_QCH2へ変化させる(時刻t23を参照)。

これにより、受光素子31のSPADにおけるアノードとカソードとの間の端子間電圧V_SPADが、検出不能電圧V_B2から検出可能電圧V_B1へ上昇する(時刻t23〜t24を参照)。そして、SPADの端子間電圧V_SPADが検出可能電圧V_B1に達すると、光検出制御部24は、リチャージを終了させるためのリチャージ終了信号を上記制御信号として駆動回路22へ出力する。これにより駆動回路22は、クエンチ抵抗ゲート電圧V_QG2をクエンチ電圧V_QCH2からオフ電圧V_OFF1へ変化させる(時刻t24を参照)。

このように構成されたレーダ装置1は、画素21内のSPADのクエンチ抵抗41,46として機能する2個のN型トランジスタを備える。そして光検出制御部24は、SPADの動作を開始させるときに、クエンチ抵抗46をオフ状態からオン状態に変化させる。これにより、SPADに流れる電流量が大きくなるため、SPADをリチャージする時間を短縮することができ、上記デッドタイムを更に短縮することができる。

以上説明した実施形態において、クエンチ抵抗41は本発明における第1トランジスタ、クエンチ抵抗46は本発明における第2トランジスタである。 以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。

例えば上記第3実施形態では、入力した発光信号を遅延素子で遅延させることにより遅延時間を設定するものを示したが、タイマで遅延時間を設定するようにしてもよい。

1…レーダ装置、2…光源、21…画素、24…光検出制御部、91…D型フリップフロップ回路