Thin film transistor
专利汇可以提供Thin film transistor专利检索，专利查询，专利分析的服务。并且PURPOSE: To enhance field effect mobility by a structure wherein a semiconductor layer of TFT is formed by laminating a-Si:H layer and a-Si
1-x N
x :H layer alternately and realizing electrical conduction of quasi two-dimensional carriers through quantum effect with a-Si:H layer as a well layer and a-Si
1-x N
x layer as a barrier layer.
CONSTITUTION: A single Ta layer is formed on a glass substrate 1 by sputtering and a gate electrode 2 is formed by patterning. A gate dielectric film 4, i.e., an a-Si
1-x N
x :H layer of 3000Å thick, is then formed thereon by plasma CVD followed by formation of a semiconductor layer 11. A hundred pairs of a-Si:H layer of 20Å thick and a-Si
1-x N
x :H layer of 40Å are laminated sequentially to form a semiconductor layer 11. A channel protective layer 6 is then formed continuously thereon. An n
+ -type a-Si layer is further laminated thereon and patterned to form contact layers 7, 8. Finally, Ti is deposited by sputtering and then it is patterned to form a source electrode 9 and a drain electrode 10 thus completing a TFT.
COPYRIGHT: (C)1994,JPO&Japio，下面是Thin film transistor专利的具体信息内容。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置のスイッチング素子などに用いられる電界効果型薄膜トランジスタ（ＦＥＴ、以下ＴＦＴと称する）に関する。
【０００２】
【従来の技術】上述した液晶表示装置には、解像度の高い映像を表示するために、各々の画素にＴＦＴなどのスイッチング素子が設けられる。 特に、ＴＦＴは大面積に渡って多数を形成することができる。 よって、非常に大量の画素を制御することが可能となるので、スイッチング素子として広く用いられる。
【０００３】図４に、従来のＴＦＴの断面図を示す。 このＴＦＴには、絶縁性基板１０１上にゲート電極１０２
が形成され、ゲート電極１０２の表面には酸化膜１０３
が形成されている。 その状態の基板のほぼ全面を覆うようにしてゲート絶縁膜１０４が形成され、その上にゲート電極１０２と対向するようにして水素化されたアモルファスシリコン（ａ−Ｓｉ：Ｈ）からなる半導体層１０
５が形成されている。 ゲート電極１０２の上方の半導体層１０５部分の上には、水素化された窒化アモルファスシリコン（ａ−Ｓｉ 1-X Ｎ X ：Ｈ）からなるチャネル保護膜１０６が形成され、チャネル保護膜１０６の上で分離した状態でコンタクト層１０７、１０８が形成され、その上にソース電極１０９およびドレイン電極１１０が形成されている。
【０００４】ゲート絶縁膜１０４が形成されているので、ゲート電極１０２と半導体層１０５、ソース電極１
０９およびドレイン電極１１０との電気的絶縁性が保たれている。 また、チャネル保護膜１０６が形成されているので、コンタクト層１０７、１０８、ソース電極１０
９およびドレイン電極１１０を形成する際の半導体層１
０５に対するダメージを防ぐことができる。
【０００５】
【発明が解決しようとする課題】ところで、液晶表示装置においては、短時間のゲートスイッチング時間で液晶層および蓄積コンデンサからなる容量を充電する必要がある。 特に、ＸＧＡ（エクステンディッドグラフィックスアレイ）、ＥＷＳ（エンジニアリングワークステーション）に対応すべく大型化・高精細化した液晶表示装置では、大きな駆動電流が必要とされる。 このため、スイッチング素子としてのＴＦＴはソース電極・ドレイン電極間が低抵抗化されている必要があり、チャネル部となる半導体層部分の電界効果移動度が高いことが要求される。
【０００６】しかし、上記のようなａ−Ｓｉ：Ｈからなる半導体層を用いたＴＦＴにおいては、チャネル部の電界効果移動度が小さく、駆動電流を大きくすることができない。
【０００７】本発明は、上記問題点を解決するためになされたものであり、電界効果移動度に優れた半導体層を有し、駆動電流を向上できるＴＦＴを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジスタは、絶縁性基板上に、ゲート電極が形成され、該ゲート電極上に間にゲート絶縁膜を介して半導体層が形成され、該半導体層の上に、相互に分離して電気的に絶縁した状態でソース電極とドレイン電極とが形成されている薄膜トランジスタにおいて、該半導体層が、水素化されたアモルファスシリコン層と水素化されたアモルファス窒化シリコン層とを交互に積層形成してなるヘテロ接合超格子構造を有し、そのことにより上記目的が達成される。
【０００９】
【作用】ＴＦＴの半導体層が、水素化されたアモルファスシリコン（ａ−Ｓｉ：Ｈ）層とアモルファス窒化シリコン（ａ−Ｓｉ 1-X Ｎ X ：Ｈ）層とを交互に積層して形成したヘテロ接合超格子構造を有している。 この構造においては、ａ−Ｓｉ：Ｈ層が井戸層となり、ａ−Ｓｉ 1-X
Ｎ X ：Ｈ層がバリア層となるため、量子効果による疑似２次元キャリアの電気伝導が生じて、電界効果移動度を高くすることができる。
【００１０】
【実施例】以下、図面を参照して本発明を説明する。
【００１１】図１に本発明の一実施例であるＴＦＴの断面図を示す。 このＴＦＴには、ガラス板などの絶縁性基板１の上に、Ｔａなどからなるゲート電極２が形成され、ゲート電極２の表面には陽極酸化膜３が形成されている。 ここで、絶縁性基板１の上に、ベースコート絶縁膜としてＴａ 2 Ｏ 5などの絶縁膜を形成しておいてもよい。 また、陽極酸化膜３は、形成を省略することもできる。 このような状態の基板１全面を覆って、ゲート絶縁膜４が形成されている。 ゲート絶縁膜４の上でゲート電極２と重畳するように、チャネル部となる半導体層１１
が形成されている。 半導体層１１は、ａ−Ｓｉ：Ｈ層とａ−Ｓｉ 1-X Ｎ X ：Ｈ層とを交互に積層して形成したヘテロ接合超格子構造となっている。 そして、半導体層１１
上の中央部には、ａ−Ｓｉ 1-X Ｎ Xからなるチャネル保護膜６が形成されている。 チャネル保護膜６の端部と半導体層１１の一部とを覆って、チャネル保護膜６上で電気的に分断された状態で、コンタクト層７、８が形成され、さらにソース電極９、ドレイン電極１０が形成されてＴＦＴとなっている。 コンタクト層７、８が形成されているので、その上に形成されるソース電極９およびドレイン電極１０と半導体層１１とのオーミックコンタクトが良好となる。
【００１２】上記のようなＴＦＴは、以下のようにして作製する。
【００１３】まず、ガラス基板１上にスパッタリングによりＴａ単層膜を形成し、これをパターンニングしてゲート電極２を形成する。 その後、Ｔａを陽極酸化して、
陽極酸化膜３を形成する。
【００１４】次に、プラズマＣＶＤ法により、ゲート絶縁膜４となる厚み３０００オングストロームのａ−Ｓｉ
1-X Ｎ X ：Ｈ層を形成し、続いて半導体層１１を形成する。 この半導体層１１は、例えば、厚み２０オングストロームのａ−Ｓｉ：Ｈ層と厚み４０オングストロームのａ−Ｓｉ 1-X Ｎ X ：Ｈ層とを１００対積層して形成することができる。 さらに、チャネル保護膜６となる厚み２０
００オングストロームのａ−Ｓｉ 1-X Ｎ X ：Ｈ層を連続して積層する。 その後、パターニングにより半導体層１１
および保護膜６を形成する。
【００１５】続いて、ＣＶＤ法などによりｎ +型ａ−Ｓ
ｉ層を積層し、パターニングして、コンタクト層７、８
とする。
【００１６】次に、スパッタリングにより、Ｔｉを積層し、これをパターニングしてソース電極９およびドレイン電極１０を形成する。 以上により、ＴＦＴが完成する。
【００１７】上記半導体層１１は、バリア層として厚み４０オングストロームのａ−Ｓｉ 1- X Ｎ X ：Ｈ層が、またバリア層に挟まれた井戸層として厚み２０オングストロームのａ−Ｓｉ：Ｈ層が形成されているので、ヘテロ接合超格子構造となる。 バリア層と井戸層との積層状態は上記に限られず、バリア層と井戸層との厚みおよび積層対の数は電気特性に応じて設計することができる。 また、井戸層の厚みを適切に設計することにより、ヘテロ接合超格子構造として量子効果を実現することができる。
【００１８】図３に、ａ−Ｓｉ：Ｈ層／ａ−Ｓｉ
1-X Ｎ X ：Ｈ層を積層してなる半導体層を有するＴＦＴについて、電界効果移動度を測定した結果を示す。 ここでは、半導体層の厚みを６０００オングストローム、バリア層となるａ−Ｓｉ 1-X Ｎ X ：Ｈ層の厚みを４０オングストロームと一定にし、井戸層となるａ−Ｓｉ：Ｈ層の厚みを変化させて測定した。
【００１９】この図から理解されるように、井戸層の厚みが５０オングストローム以下の場合には、量子効果により電界効果移動度が増加する。 例えば、井戸層の厚みが２０オングストロームの場合の電界効果移動度は約０．７ｃｍ 2 ／Ｖｓである。 これに対して、従来のように半導体層としてａ−Ｓｉ：Ｈ層を用いた場合には電界効果移動度は０．１３ｃｍ 2 ／Ｖｓである。 よって、本発明を適用することにより電界効果移動度を約５倍の値とすることができる。
【００２０】
【発明の効果】以上の説明で明らかなように、本発明によれば、電界効果移動度に優れた半導体層を有するＴＦ
Ｔを得ることができる。 よって、ＴＦＴの駆動電流を向上させることができ、ＸＧＡ、ＥＷＳなどの大型化・高精細化された液晶表示装置を実現することができる。
【図１】本発明の一実施例であるＴＦＴの図３におけるＩ−Ｉ'線断面図である。
【図２】ヘテロ接合超格子構造の半導体層における電界効果移動度の井戸層厚み依存性を示す図である。
【図３】ＴＦＴの平面図である。
【図４】従来のＴＦＴの図３におけるＩ−Ｉ'線断面図である。
１ 基板 ２ ゲート電極 ３ 陽極酸化膜 ４ ゲート絶縁膜 ６ チャネル保護膜 ７、８ コンタクト層 ９ ソース電極 １０ ドレイン電極 １１ 半導体層
フロントページの続き (72)発明者 川合 勝博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 水嶋 繁光 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种高光效、高色纯度的LED彩灯 | 2020-07-13 | 0 |
| 一种GaN基发光二极管芯片的生长方法 | 2020-09-14 | 0 |
| 铟砷氮铋、使用该材料的激光器和探测器及制备方法 | 2020-05-15 | 2 |
| 半导体发光器件及其制造方法、以及晶片及其制造方法 | 2021-07-11 | 2 |
| 大功率980nm量子阱半导体激光器半无铝结构 | 2022-03-23 | 1 |
| INCORPORATING GATE CONTROL OVER A RESONANT TUNNELING STRUCTURE IN CMOS TO REDUCE OFF-STATE CURRENT LEAKAGE, SUPPLY VOLTAGE AND POWER CONSUMPTION | 2021-09-08 | 1 |
| Nitride semiconductor light-emitting element and its manufacturing method | 2022-01-03 | 1 |
| 发光二极管 | 2021-02-18 | 2 |
| 반도체 자외선 발광소자 | 2020-09-04 | 0 |
| 發光二極體及其製造方法 | 2020-10-17 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
