【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、半導体装置の相互接続構造に関し、さらに詳しくは、半導体装置の量子ウェル半導体穴構造に関する。

【０００２】

【従来の技術】半導体装置のサブミクロン化に伴い、さらなる小型化を制限する要因の一つに装置相互接続に必要な面積がある。 一つの可能な解決方法として、多層メタライゼーション(multilevel metallization)があるが、この方法では、２つ以上の相互接続層が装置上に形成され、層間の誘電体によって分離され、穴または貫通穴(via) によって結合され、これらの穴は穴メタライゼーションによって埋められる。 多層メタライゼーションでさえも、穴に必要な面積は装置の小型化を制限している。

【０００３】また、小型メタル穴により電流密集(curre
nt crowding)が発生し、電子移動(electromigration)効果により動作の信頼性が失われる。 電子密集は、相互接続層と穴メタライゼーションとの間の界面におけるメタル端部で発生し、穴メタライゼーションの本体に比べて端部において電入密度が高くなる。 電流密集効果は、穴メタライゼーションの寿命および信頼性を大幅に低減する。 これらの信頼性の問題は、数百万の相互接続を必要とする最新の装置ではさらに複雑になっている。

【０００４】

【発明が解決しようとする課題】従来の多層メタライゼーション処理の別の問題点は、高品位な電気コンタクトが形成されるように、空洞部を発生せずに穴に穴メタライゼーションを埋めることであった。 穴を埋めるために、蒸着，スパッタリングおよび反応性イオン・スパッタリングなどの従来のメタル被着方法が用いられてきた。 これらのメタル被着方法は、小さな穴ではステップ被覆(step coverage) が悪く、この問題はアスペクト比、すなわち、穴の縦横比が大きくなるとさらに悪化した。 ステップ被覆が悪いため、製造業者は穴内壁に傾斜をつけて、被覆に段差を設け、アスペクト比を小さくしなければならないが、これはコンタクトの寸法を大きくした。 従って、従来のメタル材料や処理を利用しない真に小型で確実な相互接続方法および構造が必要とされている。

【０００５】

【課題を解決するための手段】本発明の利点は、半導体材料からなる量子ウェルによって形成された垂直相互接続または穴を有する半導体装置によって実現される。 電流導通領域を有する第１半導体装置は、結晶基板上の第１水平面に形成される。 別の電流導通領域を有する第２
半導体装置は、第２水平面に形成される。 各電流導通領域は、実質的に等しい第１量子化エネルギ・レベルを有する。 半導体量子化ウェル穴は、第１半導体装置の電流導通領域を第２半導体装置の電流導通領域に結合し、半導体穴は、第１および第２半導体装置の電流導通領域の量子化エネルギ・レベルと整合することのできる第１量子化エネルギ・レベルを有する。

【０００６】

【実施例】従来のメタル相互接続技術では、一般に半導体製造に伴う高温処理においてメタル層に対する破損を防ぐために、メタル層を処理工程の後半で被着する必要がある。 そのため、すべての装置相互接続は装置の上面で形成しなければならず、各装置の各電極は、表面上に形成された一つまたはそれ以上のメタル相互接続回路に結合しなければならない。 本発明によれば、装置を３次元で相互接続することにより高密度集積回路が設けられ、面積が少なくて済み、従来のメタル相互接続技術で必要な相互接続よりもより複雑な相互接続が可能になる。

【０００７】本発明を実施する上で有用な一般的な半導体装置には、ＭＯＳ型およびバイポーラ型のトランジスタ，抵抗、コンデンサなどが含まれる。 図１に示す断面斜視図は、能動装置１１，１２および受動装置１３を有する簡単な装置構造を示す。 装置１１，１２，１３は結晶基板１０上に形成され、この基板は、例えば、半絶縁ガリウム砒素（ＧａＡｓ）からなる。 基板１０の上面は一般にエピタキシャル成長されたバッファ層を含み、結晶の完成度を改善し、その後のエピタキシャル処理との整合性を改善していることが理解される。 ただし、図示および理解を容易にするため、図１ではバッファ層は個別に示されていない。

【０００８】図１に示す装置は、基板１０の上面に第１
材料組成の層を形成することによって設けられる。 この第１半導体層はパターニングされ、能動装置領域１７および電流導通部分１９，１９'となる。 装置１３などの他の装置は、装置１１と同じ材料素子を有する装置１１
と同じ水平面に形成することができる。 一般に、装置１
１，１３は同様な厚さを有し、パターニング工程において互いに分離されるか、あるいは拡散または酸素注入によって形成される分離層によって分離される。 図１において、能動装置領域１７は電界効果トランジスタのチャンネルである。 電流導通部分１９，１９'は'ソース／
ドレイン領域であり、これは能動装置領域１７に結合される。 装置１３は抵抗またはコンデンサのプレートとして示されている。

【０００９】電流導通部分１９，１９'の材料組成および厚さは、半導体技術で周知の方法を利用して、量子化エネルギＥ _Oaを有する量子化ウェルを形成するように選択される。 Ｅ _Oaの好適な値について、図２および図３を参照してさらに詳しく説明する。 好適な実施例では、電流導通部分１９，１９'ならびに能動装置領域１７は、
ガリウム・アンチモン（ＧａＳｂ）またはインジウム砒素（ＩｎＡｓ）からなり、５〜２５ナノメートル厚の範囲である。

【００１０】広バンドギャップ材料からなる第１バリア層１８は、パターニングされた第１半導体層を被覆して形成される。 図１に示すすべてのバリア層１８は実質的に同じであり、アルミニウム・アンチモン（ＡｌＳｂ）
またはアルミニウム・ガリウム・アンチモン（ＡｌＧａ
Ｓｂ）などの材料からなり、約３〜１０ナノメートル厚である。 バリア層１８の厚さは、所定のバイアス条件の下で隣接量子ウェル間で実質的なトンネル効果(tunneli
ng) が可能になるように選択される。

【００１１】バリア層１８は、第２材料組成からなる第２半導体層によって被覆される。 図示をわかりやすくするため、第１材料組成の領域は濃い影がつけられており、第２材料組成の領域は薄い影がつけられており、バリア材料１８の領域は影がつけられていない。 第２材料組成はガリウム・アンチモンまたはインジウム砒素からなることが好ましいが、第１材料組成とは異なっていなければならない。 つまり、第１材料組成としてＧａＳｂ
を利用する場合、第２材料組成としてＩｎＡｓを用いなければならない。 同様に、第１材料組成がＩｎＡｓならば、第２材料組成はＧａＳｂでなければならない。

【００１２】この第２半導体層はパターニングされ、電流導通部分１９，１９'および装置１３に整合した半導体穴(via) ３１，３１'，３１”となる。半導体穴３
１，３１'，３１”それぞれは、周知なように、材料組成と厚さとによって決定される量子化エネルギ状態Ｅ _Ob
を有する。 便宜上、ゲート電極２１などの他の素子も、
半導体量子化ウェル穴３１，３１'，３２”を設けるパターニング段階と同時に形成することができる。

【００１３】広バンドギャップ材料１８からなる別のバリア層は、このパターニングされた第２半導体層を被覆する。 第１材料組成からなる第３半導体層はバリア層１
８上に形成され、パターニングされて、能動装置１２となる。 能動装置１２は、能動装置領域３２と、この能動装置領域３２に結合された電流導通部分２９，２９'とを有する電界効果トランジスタとして示されている。 電流導通部分２９，２９'は量子化エネルギ状態Ｅ _Oaを有していなければならない。

【００１４】上記の基本的な工程を単純に繰り返すことにより、多くの装置の層を垂直に積層することができる。 第１および第２材料組成の交互の層は構造体上に積層され、各層はパターニングされて能動装置またはゲート電極３３などのデバイス素子となる。 第１または第２
材料組成の各層は、広バンドギャップ材料１８の層によって隣接層から分離される。 能動装置を形成するだけでなく、層の一部は集積回路の最終表面に接続するために利用される。 例えば、図１において、第１材料組成からなる層２３，２５は、第２材料組成からなる層２４と共に、半導体穴３１”上に垂直に重ねられ、それらは半導体量子ウェル穴として機能し、装置１１，１２よりも高い水平面にある他の装置または電極（図示せず）に電流導通部分１９'を結合する。同様に、層２６，２７，２
８は半導体量子ウェル穴として機能し、装置１２のゲート電極への電気接続を行なう。

【００１５】本発明の重要な特徴は、Ｅ _ObはＥ _Oaと整合可能なように選択されることである。 この「整合可能(a
lignable) 」とは、Ｅ _OaおよびＥ _Obが同じであるか、あるいは量子ウェル穴３１'に図式的に結合されているバイアス電極３６によって表されるように、適切なバイアス電位（Ｖ _BIAS ）を印加することによりＥ _OaおよびＥ _Ob
を等しくすることができることを意味する。 また、電極３６は別の装置（図示せず）の出力にも結合する。 本発明のこの特徴については、図２および図３に示すバンド図を参照することによって最もよく理解される。

【００１６】図２は、電流導通部分２９，半導体量子ウェル穴３１および電流導通部分１９を含む図１に示す構造の一部におけるバンド図を示す。 本発明による装置のこの部分は、通常「オン」すなわち導通状態の量子ウェル穴３１を示す。 すなわち、半導体量子ウェル穴３１は導通状態であり、第１量子化エネルギ・レベルＥ _O31を有し、このレベルはバイアス電位が印加されない場合に電流導通領域１９，２９の第１量子化エネルギ・レベルＥ _O19 ，Ｅ _O29と整合している。

【００１７】動作時に、電荷担体は半導体装置１２（図１に示す）の電流導通部分１９から流れ、バリア１８を通り抜け(tunnel)、第１量子化エネルギ状態Ｅ _O31の量子ウェル穴３１を通過する。 また、電荷担体は残りのバリア材料１８を通り抜け、半導体装置１２（図１に示す）の電流導通領域２９のＥ _O29に入る。 Ｅ _O31がＥ
_O19 ，Ｅ _O29と整合すると、量子ウェル穴３１の価電子帯における電子は電流導通領域１９，２９に通り抜け、
そのとき正孔を残す。 このように、量子ウェル穴３１は従来のメタル穴とほとんど同様に電荷を導通させるが、
メタルに伴う欠点や処理制限がない。

【００１８】図３は、電流導通領域２９'，半導体量子ウェル穴３１'および第３半導体装置１３を含む図１に示す構造の部分におけるバンド図を示す。 本発明による装置のこの部分は、量子ウェル穴３１'に結合された端子３６にバイアス電圧（Ｖ _BIAS ）を印加することにより制御可能に「オン」または「オフ」できる量子ウェル穴３１'を示す。 すなわち、半導体量子ウェル穴３１'は導通状態であり、第１量子化エネルギ・レベルＥ _O31を有し、このレベルは所定のバイアス電位が量子ウェル穴３１'に印加された場合にのみ、電流導通領域１９，１
３の第１量子化エネルギ・レベルＥ _O13およびＥ _O29と整合する。

【００１９】動作時に、電荷担体は半導体装置１２（図１に示す）の電流導通領域２９'から流れ、バリア１８
を通り抜け、第１量子化エネルギ状態Ｅ _O31'の量子ウェル穴３１'を通過する。 最後に、電荷担体は残りのバリア材料１８を通り抜け、半導体装置１３（図１に示す）
のＥ _O13に入る。 このように、量子ウェル穴３１'は、
導通状態と非導通状態との間で制御可能に切り換えることのできるメタル穴と同様に電荷を導通し、集積回路設計において大きな柔軟性を得ることができる。 以上、半導体量子ウェル穴を利用して垂直相互接続を有する半導体装置が提供されることが理解される。 相互接続として半導体材料を利用することにより、複雑な集積回路に必要なメタル相互接続の数を大幅に低減し、信頼性を改善することができる。 さらに、本発明による量子ウェル穴により、本格的な３次元装置構成が可能になり、集積回路の集積密度および機能性を改善することができる。

【図面の簡単な説明】

【図１】本発明による垂直量子ウェル穴を有する半導体装置の断面斜視図を示す。

【図２】図１に示す構造の第１部分のバンド図を示す。

【図３】図１に示す構造の第２部分のバンド図を示す。

【符号の説明】

１１，１２ 能動装置 １３ 受動装置 １７ 第１能動装置領域 １８ 第１バリア層 １９，１９' 電流導通部分 ２１ ゲート電極 ２９，２９' 電流導通部分 ３１，３１'，３２” 半導体量子化ウェル穴 ３３ ゲート電極 ３６ バイアス電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュン・シェン アメリカ合衆国アリゾナ州フェニックス、 エス・トゥエンティーフィフス・プレイス 14654 (72)発明者 サイード・テーラーニ アメリカ合衆国アリゾナ州スコッツデイ ル、イー・サン・アルフレド・ドライブ 8602 (72)発明者 エックス・セオドア・ズー アメリカ合衆国アリゾナ州チャンドラ−、 エヌ・コングレス・ドライブ1351