双镶嵌式金属栅极
阅读：141发布：2024-02-11
专利汇可以提供双镶嵌式金属栅极专利检索，专利查询，专利分析的服务。并且一种用于制造双镶嵌式金属栅极的方法包括在衬底上形成伪栅极，在衬底和伪栅极上沉积保护层，在伪栅极的侧面上生长扩展层。该方法进一步包括去除保护层，在伪栅极周围形成隔离件以及沉积和平坦化介电层。该方法进一步包括选择性地去除扩展层和去除伪栅极。本 发明 还提供了一种双镶嵌式金属栅极。，下面是双镶嵌式金属栅极专利的具体信息内容。
1.一种制造金属栅极的方法，所述方法包括：
在衬底上形成伪栅极；
在所述衬底上和所述伪栅极的顶部上沉积保护层；
在所述伪栅极的侧面上生长扩展层；
去除所述保护层；
在所述伪栅极和所述扩展层周围形成隔离件；
在所述隔离件周围沉积介电层并将所述介电层平坦化；
去除所述扩展层；以及
去除所述伪栅极。
2.根据权利要求1所述的方法，其中，所述保护层包括抗反射涂布材料。
3.根据权利要求1所述的方法，其中，所述扩展层包括能够通过外延工艺选择性地生长在形成所述伪栅极的材料上的材料。
4.根据权利要求3所述的方法，其中，所述伪栅极包括半导体材料，并且所述扩展层包括硅锗。
5.根据权利要求1所述的方法，其中，在去除所述伪栅极之前，选择性地从所述伪栅极的侧面去除所述扩展层。
6.根据权利要求1所述的方法，其中，通过湿式蚀刻工艺去除所述伪栅极。
7.根据权利要求1所述的方法，其中，所述保护层厚到足以在去除所述伪栅极之后留下的孔内设置搁架件。
8.根据权利要求1所述的方法，进一步包括：以金属栅极填充去除所述伪栅极之后所留下的孔。
9.一种用于制造金属栅极的方法，所述方法包括：
在衬底和和伪栅极上沉积保护层，所述保护层不形成在所述伪栅极的侧面上；
通过外延工艺在所述伪栅极的侧面上生长扩展层；
在去除所述保护层之后，在所述伪栅极周围形成隔离件；
在所述伪栅极周围的区域中填充介电材料；
平坦化所述介电层、所述隔离件和所述伪栅极；
在去除所述伪栅极之前去除所述扩展层。
10.一种双镶嵌式金属栅极，包括：
被介电层包围的金属栅极的下部，所述金属栅极的所述下部具有第一宽度；
所述金属栅极的上部，具有大于所述第一宽度的第二尺寸，使得所述下部和所述上部之间具有搁架件；
其中，所述金属栅极的所述下部的空间由所述伪栅极形成，并且所述金属栅极的所述上部的空间由所述伪栅极和外延形成在所述伪栅极的侧面上的扩展层两者形成。
双镶嵌式金属栅极
技术领域
背景技术
[0002] 晶体管是一种形成到集成电路中的通用部件。通常通过在半导体衬底上方设置导电材料形成带有栅极氧化物中介层的栅极来形成晶体管。处在栅极的相对面上的半导体衬底的部分受到掺杂从而形成晶体管的源极和漏极区域。
[0003] 通常由非金属导电材料(诸如，多晶硅)形成晶体管栅极。这是因为处在多晶硅和栅极氧化物之间的界面可能是有益的。但是，多晶硅层的导电性相对较低，它能够产生低电荷积聚。这反过来可能导致电路中不期望的延迟。而且，多晶硅电极的使用可以导致多晶硅氧化物上产生损耗，该损耗可能对沟道的形成具有反作用。因此，一些电路设计者对金属栅极进行研究。
[0004] 然而，金属栅极具有设计者不得不克服的问题。例如，金属材料易于被各种光刻处理步骤损坏。尤其是，在半导体衬底上执行的热退火工艺可能损坏金属栅极。因此，经常在金属栅极的位置上形成伪栅极。在执行了可能会损坏金属栅极的工序之后，可以利用金属栅极替换伪栅极。需要以一种干净、精确和费用低廉的方式去除和替换伪栅极。
发明内容
[0005] 为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种制造金属栅极的方法，所述方法包括：在衬底上形成伪栅极；在所述衬底上和所述伪栅极的顶部上沉积保护层；在所述伪栅极的侧面上生长扩展层；去除所述保护层；在所述伪栅极和所述扩展层周围形成隔离件；在所述隔离件周围沉积介电层并将所述介电层平坦化；去除所述扩展层；以及去除所述伪栅极。
[0006] 在所述方法中，所述保护层包括抗反射涂布材料。
[0007] 在所述方法中，所述扩展层包括能够通过外延工艺选择性地生长在形成所述伪栅极的材料上的材料。
[0008] 在所述方法中，所述伪栅极包括半导体材料，并且所述扩展层包括硅锗。
[0009] 在所述方法中，在去除所述伪栅极之前，选择性地从所述伪栅极的侧面去除所述扩展层。
[0010] 在所述方法中，通过湿式蚀刻工艺去除所述伪栅极。
[0011] 在所述方法中，所述保护层厚到足以在去除所述伪栅极之后留下的孔内设置搁架件。
[0012] 在所述方法中，进一步包括：以金属栅极填充去除所述伪栅极之后所留下的孔。
[0013] 根据本发明的另一方面，提供了一种用于制造金属栅极的方法，所述方法包括：在衬底和和伪栅极上沉积保护层，所述保护层不形成在所述伪栅极的侧面上；通过外延工艺在所述伪栅极的侧面上生长扩展层；在去除所述保护层之后，在所述伪栅极周围形成隔离件；在所述伪栅极周围的区域中填充介电材料；平坦化所述介电层、所述隔离件和所述伪栅极；在去除所述伪栅极之前去除所述扩展层。
[0014] 在所述方法中，所述保护层包括抗反射涂布材料。
[0015] 在所述方法中，所述扩展层包括能够通过外延工艺在形成所述伪栅极的材料上选择性地生长但不在所述保护层上生长的材料。
[0016] 在所述方法中，所述伪栅极包括半导体材料，并且所述扩展层包括硅锗。
[0017] 在所述方法中，所述扩展层能够被选择性地从所述伪栅极的侧面去除。
[0018] 在所述方法中，通过湿式蚀刻工艺去除所述伪栅极。
[0019] 在所述方法中，所述保护层厚到足以在去除所述伪栅极之后留下的孔内设置搁架件。
[0020] 在所述方法中，进一步包括：以金属材料填充去除所述伪栅极之后留下的孔。
[0021] 根据本发明的又一方面，提供了一种双镶嵌式金属栅极，包括：被介电层包围的金属栅极的下部，所述金属栅极的所述下部具有第一宽度；所述金属栅极的上部，具有大于所述第一宽度的第二尺寸，使得所述下部和所述上部之间具有搁架件；其中，所述金属栅极的所述下部的空间由所述伪栅极形成，并且所述金属栅极的所述上部的空间由所述伪栅极和外延形成在所述伪栅极的侧面上的扩展层两者形成。
[0022] 在所述栅极中，进一步包括：处在所述金属栅极和下面的半导体材料之间的高k介电层。
[0023] 在所述栅极中，所述金属栅极是鳍式场效应晶体管(FinFET)的一部分。
[0025] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0026] 图1A-图1H是根据在此所述的原理的一个实例示出了以双镶嵌式金属栅极替代伪栅极的说明性工艺的视图；
[0027] 图2是根据在此所述的原理的一个实例示出了说明性的完整的双镶嵌式金属栅极的视图；
[0028] 图3是根据在此所述的原理的一个实例的流程图，示出了形成双镶嵌式金属栅极的方法。
具体实施方式
[0029] 应该理解，以下公开提供了多种不同实施例或实例用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。而且，下面说明中的在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例，而且还可以包括在第一和第二工艺之间可以执行附加工艺的实施例。为了简单和清楚，可以任意比例绘制各个部件。另外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。
[0030] 此外，为了简化说明在此可使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等的空间关系术语描述如图中所示的一个元件或部件与另一元件或部件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在...下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。
[0031] 图1A-图1H是示出了以双镶嵌式金属栅极替代伪栅极的说明性工艺100的视图。下面讨论形成双镶嵌式金属栅极所包括的各种工艺。下面不旨在全面地讨论形成体现出在此所述的原理的金属栅极所使用的每个工序。
[0032] 根据本实例，图1A示出了形成在衬底102上的伪栅极104。伪栅极104可以由在其上可以执行外延工艺的结晶材料形成。例如，伪栅极可以由多晶硅形成。可以使用标准的光刻技术形成伪栅极104。衬底102可以由标准的半导体材料(诸如，硅)形成。
[0033] 在形成了伪栅极104之后，在衬底102和伪栅极的顶部两者上沉积保护层106。保护层106可以由材料，诸如，硅抗反射涂布(SiARC)形成。保护层由不与外延工艺相容的材料形成。这使得在伪栅极104上可以选择性地外延生长材料。
[0034] 图1B示出了形成在伪栅极104的侧面上的扩展层108。通过外延工艺形成该扩展层108，该扩展层被设计成在伪栅极材料104上生长而不在形成保护层106的材料上生长。例如，扩展层108可以由硅锗(SiGe)或硅碳(SiC)形成。外延工艺包括在结晶衬底上沉积结晶覆盖层。在此情况下，扩展层108充当结晶覆盖层而伪栅极104充当结晶衬底。
[0035] 图1C示出了在去除了保护层106之后的工艺状态。可以通过蚀刻工艺来去除保护层106，该蚀刻工艺选择性地去除保护层材料而不去除伪栅极或扩展层材料。在去除了保护层106之后，伪栅极104保留有包围着上部但未包围下部的扩展层108。通过下面的论述这种结构的益处将变得更为明显。
[0036] 图1D示出了形成在伪栅极104和扩展层108周围的隔离件110材料的形成。隔离件110通常被使用在光刻工艺中用于多种目的。例如，可以使用隔离件来防止处在栅极附近的下面的衬底102受到掺杂工艺的损害。可选地，可以将隔离件用于自校准目的。与体现出了在此所述的原理的栅极一起使用的隔离件材料可以是标准的隔离件材料，该隔离材料不被特定的后面的蚀刻工艺蚀刻掉。
[0037] 图1E示出了用于包围隔离件材料110的介电层112的形成。这种介电层112可以被称为层间电介质(ILD)。这种介电层112通常处在多层集成电路中。电介质材料112防止电流通过不期望的路径进行传导。因此，晶体管的栅极与电路内部的其他部件相互绝缘。只有形成在与栅极的连接中的导电路径才能够允许电流流至或源于栅极。
[0038] 图1F示出了平坦化工艺114。该平坦化工艺暴露出介电层112的顶部且暴露出伪栅极104和扩展层108的顶部。因此，伪栅极104和扩展层108可以被暴露给多个蚀刻工艺。该平坦化工艺可以是标准的平坦化工艺，诸如，化学机械抛光(CMP)工艺。
[0039] 图1G示出了选择性地去除扩展层108的蚀刻工艺116。也就是说仅有通过外延工艺形成的扩展层108被去除，而伪栅极104被保留下来。这在隔离件110和伪栅极104的上部处的伪栅极之间留下了敞开的空间。蚀刻工艺116可以是湿式蚀刻工艺。通过首先去除扩展层，伪栅极104被更多地暴露给后续的蚀刻工艺。
[0040] 图1H示出了去除伪栅极104的蚀刻工艺118。由于扩展层108所留出的空间暴露出了更多的伪栅极104，所以更容易去除伪栅极104。完全去除(clear removal)伪栅极104使得形成在由伪栅极104所留出的空间中的金属栅极具有更高质量。这个蚀刻工艺118也可以是湿式蚀刻工艺，并且这种工艺对介电层112产生的损害较小。一些干式蚀刻技术可能对介电层112造成损害。
[0041] 图2是示出了说明性的完整的双镶嵌式金属栅极200的视图。根据本实例，由伪栅极104所留出的空间被填充了金属材料从而形成金属栅极200。在一些情况下，在衬底上，金属栅极所留下的空间底部形成了其他层，诸如，高k介电层。出于说明目的没有示出这种层。
[0042] 最终的结构包括具有两个宽度的金属栅极。具体地，金属栅极202的下部206的宽度210具有小于金属栅极202的上部208的宽度212。上部208的较大的宽度212是扩展层的结果，该扩展层在由伪栅极104所留出的孔的上部208上形成了较大的空间。尺寸上的区别产生了处在上部208和下部206之间的区域上的搁架件(shelf)204。
[0043] 通过镶嵌工艺所形成的之一是金属镶嵌栅极。由于图案化金属层更为困难，所以在沟槽中通常形成有金属部件，诸如，导线或栅极。这被称为镶嵌工艺。在这种情况下，金属栅极形成在如上所述由伪栅极所留出的孔或沟槽中。双镶嵌工艺是金属填充到图案内的图案或沟槽内的更小的沟槽中的情况。在本实例中，金属栅极被称为双镶嵌式金属栅极202，其原因在于金属填充到了由伪栅极所留出的孔的下部206的较小的宽度210以及上部208的较大的宽度212中。
[0044] 可以使用双镶嵌式金属栅极来形成用于多种晶体管的栅极。例如，双镶嵌式金属栅极202可以是标准的MOSFET晶体管器件的一部分。在一些实例中，双镶嵌式金属栅极可以是鳍式场效应晶体管(FinFET)的一部分。FinFET是具有“鳍”状栅极的晶体管类型。可以使用上述的双镶嵌工艺来形成其他类型的晶体管栅极。
[0045] 体现出在此所述的原理的双镶嵌式金属栅极没有使用额外的用于不同金属栅极部分的掩模。具体地，由于扩展层可以选择性地生长在伪栅极的侧面上，所以不必使用额外的掩模来不同地图案化上部。因此，可以费用更为低廉的方式制造这种双镶嵌式金属栅极。而且，上述工艺可以被用来制造与集成电路内的金属栅极类似的多个栅极。
[0046] 图3是示出了形成双镶嵌式金属栅极的说明性方法的流程图。根据本实例，该方法包括在衬底上形成伪栅极的步骤302。该方法还包括在衬底和伪栅极上沉积保护层的步骤304。该方法还包括在伪栅极的侧面上生长扩展层的步骤306。该方法还包括去除保护层的步骤308。该方法还包括在伪栅极周围形成隔离件的步骤310。该方法还包括沉积和平坦化介电层的步骤312。该方法还包括选择性地去除扩展层的步骤314。该方法还包括去除伪栅极的步骤316。
[0047] 根据特定的说明性实例，用于制造双镶嵌式金属栅极的方法包括在衬底上形成伪栅极，在衬底和伪栅极上沉积保护层，在伪栅极的侧面上生长扩展层，去除保护层，在伪栅极周围形成隔离件，沉积和平坦化介电层，选择性地去除扩展层以及去除伪栅极。
[0048] 根据特定的说明性实例，用于制造双镶嵌式金属栅极的方法包括在衬底和和伪栅极上沉积保护层，该保护层不形成在伪栅极的侧面上。该方法进一步包括通过外延工艺在伪栅极的侧面上生长扩展层。该方法进一步包括在去除保护层之后在伪栅极周围形成隔离件，在伪栅极周围的区域中填充介电材料。该方法进一步包括平坦化介电层、隔离件和伪栅极。该方法进一步包括在去除伪栅极之前去除扩展层。
[0049] 根据特定的说明性实例，双镶嵌式金属栅极包括被介电层所包围的金属栅极的下部，金属栅极的下部具有第一宽度，金属栅极的上部具有大于第一尺寸的第二尺寸，从而使得在下部和上部之间出现了搁架件。金属栅极的下部用的空间由伪栅极形成，而金属栅极的上部用的空间由伪栅极和外延形成在伪栅极的侧面上的扩展层两者形成。
[0050] 应该理解以上所列出的实施例和步骤的各种不同组合可以多种顺序或平行地使用，而且没有特定的步骤是决定性的或必要的。另外，尽管在此使用了术语“电极”，但将意识到埃术语包括了“电极接触”的理念。另外，以上借助一些实施例示出和论述的部件可以与以上借助其他实施例示出和论述的部件相接合。因此，所有这些更改均旨在包括在该发明的范围以内。
[0051] 上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种嵌入式电极结构LED退火的方法 | 2020-05-08 | 563 |
| 一种提高LED光效的方法 | 2020-05-08 | 853 |
| Micro LED外延片的生长方法及MicroLED外延片 | 2020-05-08 | 135 |
| 一种暗纹东方鲀、南美白对虾、空心菜立体种养的方法 | 2020-05-11 | 271 |
| LED外延片衬底结构及制作方法 | 2020-05-11 | 368 |
| 一种背照射紫外红外双色光电探测器及其制备方法 | 2020-05-08 | 606 |
| 一种LED芯片及其制备方法 | 2020-05-08 | 960 |
| 一种生长在GaAs衬底上的(In)GaN纳米柱及其制备方法与应用 | 2020-05-08 | 15 |
| 一种检测TSV中Cu扩散的器件结构及其制造方法 | 2020-05-08 | 603 |
| 方便CSP焊接的侧壁电极增大制作工艺 | 2020-05-08 | 263 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈