技术领域
[0001] 本
发明属于微
电子技术领域,涉及
半导体器件的制备方法,特别是一种利用衬底充当耐压层的穿通型SiC IGBT,可广泛用于
变频器、逆变器、
开关电源、照明
电路和
电机等领域。技术背景
[0002] 碳化硅绝缘栅双极型晶体管,即SiC IGBT,是基于碳化硅材料发展起来的新型耐高压器件。目前电
力电子领域应用的固态主流器件是Si IGBT,其关断
电压为0.6~6.5kV。经过三十年的发展,Si IGBT已达到性能和器件结构的极限,而随着电动
汽车、光伏和
风能绿色
能源、智能
电网等新的应用发展,要求电力电子器件性能上新的飞跃。20世纪90年代中期,低微管
缺陷密度的SiC
宽禁带半导体材料的突破,使新一代电力电子器件成为可能。
宽禁带的材料结构导致半导体器件低漏电、高
工作温度和抗辐照等性能的改善。宽禁带半导体SiC具有比Si高一个数量级的临界击穿
电场,意味着SiC电力电子器件的关断
漂移层能更薄和具有更高的掺杂浓度,导致和Si同等器件相比具有低一个量级的导通
电阻;更高的载流子饱和速度导致更高的工作
频率;更高的热导率将改善热耗散,使器件可以工作在更高的功率密度。
[0003] 绝缘栅双极型晶体管IGBT器件由于其简单的栅驱动和较大的
电流开关能力,在Si电力电子领域获得较大的成功。而SiC MOS器件已推出高
击穿电压和低界面态密度的器件,为SiC IGBT的开发铺平了道路。基于沟道极性的不同,SiC IGBT有两种器件:一种是由p沟道MOS结构和宽基区npn晶体管构成的p-IGBT,另一种是由n沟道MOS和宽基区pnp+ +晶体管构成的n-IGBT。由于n-IGBT背面的pnp晶体管比p-IGBT的npn有更低的电流增益,所以n-IGBT具有更快的开关速度,而且n-IGBT在阻断电压等性能上都要强于p-IGBT。
[0004] 传统的N沟道SiC IGBT的工艺步骤是:首先在充当集
电极的P型衬底硅面上生长50~200μm厚的N型
外延耐压层;然后在耐压层上继续
外延生长浓度较耐压层略高的同类型
缓冲层;接着在缓冲层上通过
离子注入形成P阱区、发射区和重掺杂金属
接触区;然后生长
刻蚀栅
氧化层、淀积
多晶硅;最后淀积、
光刻金属层。这种方法存在以下不足:
[0005] 1.充当集电极的P型衬底缺陷多,导通电阻大。
[0006] 2.制备成本高。例如,SiC外延设备价格昂贵,外延过程耗能大等。
[0007] 3.生长较厚外延层的技术难度大。对于生长100μm及以上厚度的外延层,其工艺要求高,在国际上只有像Cree等这样顶尖的碳化硅器件公司才能做到,因此,技术
瓶颈问题限制了大功率N沟道SiC IGBT的普及与应用。
发明内容
[0008] 本发明目的在于针对上述已有技术的不足,提出一种N沟道碳化硅绝缘栅双极型晶体管的制备方法,以减小导通电阻和制备成本,避免工艺难度。
[0009] 为实现上述目的,本发明的制备方法包括以下步骤:
[0010] (1)选用零微管的N型SiC衬底,其基平面位错为104/cm-3,衬底浓度2×1014~14 -3
5×10 cm ,在该N型SiC衬底
正面生长一层厚度为0.8~1.4μm,氮离子掺杂浓度为
15 15 -3
2×10 ~7×10 cm 的N型外延层;
[0011] (2)在上述N型外延层中间区域进行P阱离子注入,注入杂质为氮离子,掺杂浓度17 -3
为4×10 cm ;
[0012] (3)在P阱区中部进行剂量为1×1014~5×1014cm-2、
能量为100~200Kev的重掺+杂P 离子注入,形成体接触区;
[0013] (4)在P阱区内侧两边用氮离子进行剂量2×1014~1×1015cm-2、能量为80~+200Kev的发射极N 离子注入,形成发射极区;
[0014] (5)在N型SiC衬底背面进行剂量为8×1013~4×1014cm-2、能量为250~450Kev+的集电极P 注入,形成集电极区;
[0015] (6)将上述N型SiC衬底置于1650~1750℃下,进行8~14分钟的高温
退火,激活所有注入杂质;
[0016] (7)在上述处理后的N型SiC衬底正面生长厚度为50~100nm的氧化层,并光刻、刻蚀出栅氧化层;
[0017] (8)在栅氧化层上用低压化学气相法淀积多晶硅并刻蚀出多晶硅栅;
[0019] 在长有栅氧化层与多晶硅栅的N型SiC衬底的体接触区上面依次淀积Ti、Al、Ni,接着在发射极区上面依次淀积Ti、Ni,引出发射极;
[0020] 在多晶硅栅上依次淀积Ti、Au,引出栅极;
[0021] 在衬底背面依次淀积Ti、Al、Ni,引出集电极;
[0022] (10)将上述衬底在900℃下进行金属
烧结3~6分钟,形成良好接触。
[0023] 本发明由于选用没有微管结构的N型SiC衬底制备IGBT器件,无需进行过厚耐压层的外延生长,可直接通过离子注入制备器件;同时由于省去了外延工艺,进而降低了制备难度,节省了制备成本与时间,极大得节约了资源与能源。
附图说明
[0025] 图2是本发明制备的器件结构示意图。
[0026] 图3是本发明制备器件的工艺流程示意图。
具体实施方式
[0027] 本发明所用到的设备主要有热氧化炉,
离子注入机,
磁控溅射仪,多晶硅淀积设备。
[0028] 本发明要制备的N沟道碳化硅绝缘栅双极型晶体管,如图2所示,其结构包括N型+ + +SiC衬底1,N型外延层2,P阱区3,P 体接触区4,N 发射区5,P 集电区6,栅氧化层7,多晶硅栅8,体接触区金属层9,发射区金属层10,
栅极金属层11,集电极金属层12。其中,N+
型外延层2位于N型SiC衬底1上方,P阱区3位于N型外延层2的上方中部区域,P 体接+ +
触区4位于P阱区3的上方中部区域,N 发射区5分别位于P阱区3的左上
角与右上角,P集电极区6位于N型SiC衬底1的下方,栅氧化层7位于N型SiC衬底1的左上方与右上+
方,多晶硅栅8位于栅氧化层7的上方,体接触区金属层9位于P 体接触区4的上方,发射+
区金属层10位于N 发射区5的上方,栅极金属层11位于多晶硅栅8的上方,集电极金属+
层12位于P 集电极区6的下方。
[0029] 参照图1和图3,本发明制备所述N沟道碳化硅绝缘栅双极型晶体管的方法,给出如下三种
实施例:
[0030] 实施例1:在基平面位错为104/cm-3、衬底浓度为2×1014cm-3的无微管结构N型SiC衬底上,制备N沟道碳化硅绝缘栅双极型晶体管。
[0031] 步骤1:生长外延层。
[0032] 先对N型的碳化硅衬底1进行RCA标准清洗,然后,在整个衬底上外延生长厚度为15 -3
0.8μm、氮离子掺杂浓度为2×10 cm 的N型外延层2,如图3a,其外延的工艺条件是:温度
1600℃,压力100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,掺杂源采用液态氮气。
[0033] 步骤2:P阱注入。
[0034] (2.1)采用低压化学汽相淀积方式在整个碳化硅外延层上淀积厚度为1.5μm的Al作为P阱离子注入的阻挡层,接着涂胶、光刻出P阱注入区窗口;
[0035] (2.2)在600℃的
环境温度,在上述P阱注入区窗口进行三次Al离子注入:
[0036] 先以9.8×1011cm-2的注入剂量、520keV的注入能量进行第一次离子注入;
[0037] 接着,以7×1011cm-2的注入剂量、300keV的注入能量进行第二次离子注入;
[0038] 最后,以4.9×1011cm-2的注入剂量、150keV的注入能量进行第三次离子注入,形成P阱区3,如图3b。
[0039] 步骤3:P+体接触区注入。
[0040] 在N型SiC衬底正面涂胶、光刻出体接触区窗口,在该窗口用
铝离子进行P+重掺13 -2 +
杂的离子注入,注入剂量为5×10 cm ,注入能量为100Kev,形成P 体接触区4,如图3c。
[0041] 步骤4:发射区注入。
[0042] 在N型SiC衬底正面涂胶、光刻出发射区窗口,在该窗口用氮离子进行器件发射区+ 14 -2 +的N 离子注入,注入剂量1×10 cm ,注入能量为100Kev,形成N 发射区5,再去除掩膜作用的Al金属层,如图3c。
[0043] 步骤5:集电区离子注入。
[0044] 在SiC衬底的背面进行集电区的P+离子注入,注入剂量为8×1013cm-2,注入能量为250Kev,形成集电区6,如图3d。
[0045] 步骤6:将完成上述工艺后的N型SiC衬底置于氩气环境中,在1650℃下进行高温退火14分钟,完成推阱,激活注入杂质。
[0046] 步骤7:栅氧化层的制备。
[0047] (7.1)在1200℃下对衬底正面干氧氧化1小时之后,再在950℃下湿氧氧化1小时,在衬底正面形成厚度为50nm的氧化层;然后在1050℃的N2氛围下进行退火,降低SiO2
薄膜表面的粗糙度;
[0048] (7.2)在氧化层上涂胶光刻出栅氧化层7,如图3e,然后去胶,清洗。
[0049] 步骤8:多晶硅栅的制备。
[0050] 在80Pa压强下,采用低压化学气象淀积法在上述含有栅氧化层的衬底正面上淀积厚度为2um的多晶硅,然后进行涂胶光刻,刻蚀出器件的多晶硅栅8,如图3e。
[0051] 步骤9:制备电极。
[0052] (9.1)在衬底正面涂胶,光刻出体接触区上方窗口,采用磁控溅射淀积体接触区金属层9,即先淀积33nm厚的Ti金属层,接着淀积167nm厚的Al金属层,再淀积50nm厚的Ni金属层,接着通过
超声波剥离形成体接触区金属层9,如图3f;
[0053] (9.2)在衬底正面上涂胶,光刻出发射区上方窗口,采用磁控溅射淀积发射区金属层10,即先淀积50nm厚的Ti金属层,再淀积100nm厚的Ni金属层,接着通过
超声波剥离形成发射区金属层10,如图3f;
[0054] (9.3)在衬底正面上涂胶,光刻出多晶硅栅上方窗口,采用磁控溅射淀积多晶硅栅金属层11,即先淀积50nm厚的Ti金属层,再淀积100nm厚的Au金属层,接着通过超声波剥离形成多晶硅栅金属层11,如图3g;进行金属
钝化,保护器件正面;
[0055] (9.4)在衬底背面集电区上淀积集电极区金属层12,即依次磁控溅射淀积33nm厚的Ti、167nm厚的Al、100nm厚的Ni金属层,引出集电极,如图3g。
[0056] 步骤10:在900℃高温下进行金属烧结,持续时间3分钟,使器件金属层形成良好接触。
[0057] 实施例2:在基平面位错为104/cm-3、衬底浓度为3×1014cm-3的无微管结构N型SiC衬底上,制备N沟道碳化硅绝缘栅双极型晶体管。
[0058] 参照图1和图2,本实施例的实现步骤如下:
[0059] 第一步:先对N型SiC衬底1进行RCA标准清洗,在整个衬底片上外延生长厚度15 -3
为1μm、氮离子掺杂浓度为5×10 cm 的N型外延层2,如图3a,其工艺条件是:温度是
1600℃,压力是100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,掺杂源采用液态氮气。
[0060] 第二步:P阱注入。
[0061] 本步骤的具体实施与实施例1的步骤2相同。
[0062] 第三步:在整个外延层上涂胶,光刻出P阱区3的中间
位置的体接触区窗口,在该+ 14 -2窗口用铝离子进行P 重掺杂的离子注入,注入剂量为3×10 cm ,注入能量为150Kev,形成+
P 体接触区4,如图3c。
[0063] 第四步:在整个外延层上涂胶,光刻出P阱区窗口两边内侧区域的发射区窗口,+ 14 -2在该窗口用氮离子进行器件发射区的N 离子注入,注入剂量为7×10 cm ,注入能量为+
150Kev,形成N 发射区5,接着去除掩膜作用的Al金属层,如图3c;
[0064] 第五步:在SiC衬底的背面进行集电区的P+离子注入,注入剂量为1×1014cm-2,注入能量为350Kev,形成集电区6,如图3d;
[0065] 第六步:将完成上述工艺后的N型SiC衬底置于氩气环境中,在1700℃下进行高温退火10分钟,完成推阱,激活注入杂质;
[0066] 第七步:在1200℃下对N型SiC衬底正面干氧氧化2小时之后,再在950℃下湿氧氧化1小时,在衬底正面形成厚度为70nm的氧化层;然后在1050℃的N2氛围下进行退火,降低SiO2薄膜表面的粗糙度;接着,在氧化层上涂胶光刻出栅氧化层7,如图3e,然后去胶,清洗。
[0067] 第八步:在150Pa压强下,采用低压化学气象淀积法在上述含有栅氧化层的衬底正面上淀积厚度为3um的多晶硅,然后进行涂胶光刻,刻蚀出器件的多晶硅栅8,如图3e。
[0068] 第九步:制备电极。
[0069] 本步骤的具体实施与实施例1的步骤9相同。
[0070] 第十步:在900℃高温下进行金属烧结,持续时间5分钟,使器件金属层形成良好接触。
[0071] 实施例3
[0072] 在基平面位错为104/cm-3、衬底浓度为5×1014cm-3的无微管结构N型SiC衬底上,制备N沟道碳化硅绝缘栅双极型晶体管。
[0073] 参照图1和图2,本实施例的实现步骤如下:
[0074] 步骤A:外延层生长。
[0075] 先对N型的碳化硅衬底1进行RCA标准清洗,然后,在整个衬底上外延生长厚度为15 -3
1.4μm、氮离子掺杂浓度为7×10 cm 的N型外延层2,如图3a,其外延的工艺条件是:温度
1600℃,压力100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,掺杂源采用液态氮气。
[0076] 步骤B:P阱注入。
[0077] 本步骤的具体实施与实施例1的步骤2相同。
[0078] 步骤C:P+体接触区注入。
[0079] 在N型SiC衬底正面涂胶、光刻出体接触区窗口,在该窗口用铝离子进行P+重掺14 -2 +
杂的离子注入,注入剂量为5×10 cm ,注入能量为200Kev,形成P 体接触区4,如图3c。
[0080] 步骤D:发射区注入。
[0081] 在N型SiC衬底正面涂胶、光刻出发射区窗口,在该窗口用氮离子进行器件发射区+ 15 -2 +的N 离子注入,其注入剂量1×10 cm ,注入能量为200Kev,形成N 发射区5,再去除掩膜作用的Al金属层,如图3c。
[0082] 步骤E:集电区离子注入。
[0083] 在SiC衬底的背面进行集电区的P+离子注入,注入剂量为4×1014cm-2,注入能量为450Kev,形成集电区6,如图3d。
[0084] 步骤F:高温退火。
[0085] 将完成上述工艺后的N型SiC衬底置于氩气环境中,在1750℃下进行高温退火8分钟,完成推阱,激活注入杂质。
[0086] 步骤G:栅氧化层的制备。
[0087] (G1)在1200℃下对衬底正面干氧氧化3个小时之后,再在950℃下湿氧氧化90分钟,在衬底正面形成厚度为100nm的氧化层;然后在1050℃的N2氛围下进行退火,降低SiO2薄膜表面的粗糙度;
[0088] (G2)在氧化层上涂胶光刻出栅氧化层7,如图3e,然后去胶,清洗。
[0089] 步骤H:多晶硅栅的制备。
[0090] 在200Pa压强下,采用低压化学气象淀积法在上述含有栅氧化层的衬底正面上淀积厚度为5um的多晶硅,然后进行涂胶光刻,刻蚀出器件的多晶硅栅8,如图3e。
[0091] 步骤I:制备电极。
[0092] 本步骤的具体实施与实施例1的步骤9相同。
[0093] 步骤J:在900℃高温下进行金属烧结,持续时间6分钟,使器件金属层形成良好接触。