Semiconductor apparatus and manufacturing method thereof
专利汇可以提供Semiconductor apparatus and manufacturing method thereof专利检索，专利查询，专利分析的服务。并且PROBLEM TO BE SOLVED: To provide a semiconductor apparatus capable of achieving further microfabrication of the apparatus, excellent in element characteristics having a microfabricated contact reliably formed, and having good yield; and to provide its manufacturing method. SOLUTION: The method includes a step of forming a gate electrode on a semiconductor substrate via a gate insulation film, a step of forming an etching protective film covering the gate electrode, a step of forming a barrier metal layer on the semiconductor substrate to cover the etching protective film, a step of forming a conductive film by depositing a conductive material on the barrier metal layer, a step of forming a resist mask on the conductive film, a step of forming a contact by selectively etching off the conductive film with the resist mask used as an etching mask, a step of removing the resist mask, and a step of forming an interlayer insulation film by depositing an insulative material on a region where the conductive film has been etched off on the semiconductor substrate. COPYRIGHT: (C)2006,JPO&NCIPI，下面是Semiconductor apparatus and manufacturing method thereof专利的具体信息内容。
前記ゲート電極を覆うエッチング保護膜を形成するエッチング保護膜形成工程と、
前記エッチング保護膜を覆うように前記半導体基板上にバリアメタル層を形成するバリアメタル層形成工程と、
前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する導電性膜形成工程と、
前記導電性膜上にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成するコンタクト形成工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する層間絶縁膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。
前記ゲート電極上にストッパ膜を形成するストッパ膜形成工程と、
前記ゲート電極の側壁にサイドウォールを形成するサイドウォール形成工程と、
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
前記ゲート電極を覆うエッチング保護膜を形成するエッチング保護膜形成工程と、
前記エッチング保護膜を覆うように前記半導体基板上にバリアメタル層を形成するバリアメタル層形成工程と、
前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する導電性膜形成工程と、
前記導電性膜上にハードマスク膜を形成するハードマスク膜形成工程と、
前記ハードマスク膜上にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをエッチングマスクとして前記ハードマスク膜を選択的にエッチング除去してハードマスクを形成するハードマスク形成工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記ハードマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成するコンタクト形成工程と、
前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する層間絶縁膜形成工程と、
前記ハードマスクを除去するハードマスク除去工程と、
を含むことを特徴とする半導体装置の製造方法。
前記ゲート電極上にストッパ膜を形成するストッパ膜形成工程と、
前記ゲート電極の側壁にサイドウォールを形成するサイドウォール形成工程と、
を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
前記ゲート電極を覆うエッチング保護膜を形成するエッチング保護膜形成工程と、
前記ゲート電極上のエッチング保護膜を厚み方向に貫通する貫通孔を形成する貫通孔形成工程と、
前記エッチング保護膜および貫通孔内を覆うように前記半導体基板上にバリアメタル層を形成するバリアメタル層形成工程と、
前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する導電性膜形成工程と、
前記導電性膜上にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成するコンタクト形成工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する層間絶縁膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。
前記ゲート電極上にストッパ膜を形成するストッパ膜形成工程と、
前記ゲート電極の側壁にサイドウォールを形成するサイドウォール形成工程と、
を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
前記ゲート電極を覆うエッチング保護膜を形成するエッチング保護膜形成工程と、
前記ゲート電極上のエッチング保護膜を厚み方向に貫通する貫通孔を形成する貫通孔形成工程と、
前記エッチング保護膜および貫通孔内を覆うように前記半導体基板上にバリアメタル層を形成するバリアメタル層形成工程と、
前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する導電性膜形成工程と、
前記導電性膜上にハードマスク膜を形成するハードマスク膜形成工程と、
前記ハードマスク膜上にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをエッチングマスクとして前記ハードマスク膜を選択的にエッチング除去してハードマスクを形成するハードマスク形成工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記ハードマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成するコンタクト形成工程と、
前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する層間絶縁膜形成工程と、
前記ハードマスクを除去するハードマスク除去工程と、
を含むことを特徴とする半導体装置の製造方法。
前記ゲート電極上にストッパ膜を形成するストッパ膜形成工程と、
前記ゲート電極の側壁にサイドウォールを形成するサイドウォール形成工程と、
を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体膜上に形成されたバリアメタルと、
前記ゲート電極を覆う保護膜と、
前記保護膜を覆う層間絶縁膜と、
前記層間絶縁膜の上面から前記バリアメタルまで達するコンタクトと、
を備え、
前記コンタクトの側壁が、前記層間絶縁膜の上面から前記バリアメタルに向かって広がる傾斜を有すること、
を特徴とする半導体装置。
前記ゲート電極上に形成されたストッパ膜と、
前記ゲート電極の側壁に形成されたサイドウォールと、
により構成されることを特徴とする請求項９に記載の半導体装置。
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を覆う保護膜と、
前記半導体膜上、および前記ゲート電極上の保護膜を深さ方向に貫通して設けられた貫通孔内に形成されたバリアメタルと、
前記保護膜を覆う層間絶縁膜と、
前記層間絶縁膜の上面から前記バリアメタルまで達する第１のコンタクトと、
前記層間絶縁膜の上面から前記ゲート電極上の保護膜を厚み方向に貫通して前記ゲート電極上のバリアメタルまで達する第２のコンタクトと、
を備え、
前記第１のコンタクトの側壁が、前記層間絶縁膜の上面から前記バリアメタルに向かって広がる傾斜を有し、
前記第２のコンタクトの側壁が、前記層間絶縁膜の上面から前記ゲート電極に向かって広がる傾斜を有すること、
を特徴とする半導体装置。
前記ゲート電極上に形成されたストッパ膜と、
前記ゲート電極の側壁に形成されたサイドウォールと、
により構成されることを特徴とする請求項１１に記載の半導体装置。
本発明は、ゲート構造を有する半導体装置、およびゲート構造を有する半導体装置の製造方法に関するものである。
従来、ゲート構造を有する半導体装置を製造する際のコンタクトの形成においては、層間絶縁膜にコンタクトホールを開口し、このコンタクトホールに導電性材料を埋め込むことによりコンタクトを形成している（たとえば特許文献１参照）。 ここで、コンタクトホールの開口は異方性エッチングにより行われるが、この異方性エッチングにおいては層間絶縁膜の成分により、半導体基板に対して垂直形状、すなわち半導体基板と９０°の角度を有した状態にはならずに、少なくとも半導体基板と８８°〜８９°程度のテーパ角を有した状態で形成される。
ところで、近年の半導体装置の更なる微細化に伴ってコンタクト自体も微細化することが必要となり、コンタクトの直径も細くなる方向にある。 ここで、コンタクトのさらなる微細化によりコンタクトホールの上部径が小さくなると、異方性エッチングによるコンタクトホールの開口が層間絶縁膜の底部に到達するときにはコンタクトホール下部の開口径がさらに小さくなってしまい、コンタクトの所定のボトム径を確保できないという問題がある。 この結果、コンタクト抵抗の上昇による半導体装置の特性の低下や、コンタクトホールを層間絶縁膜の底部まで確実に形成できない、すなわちコンタクトを層間絶縁膜の底部まで確実に形成できないという開口不良により製品歩留まりが低下するなどの問題が生じる。
本発明は、上記に鑑みてなされたものであって、半導体装置の更なる微細化に対応可能な、微細化されたコンタクトが確実に形成された素子特性に優れ、歩留まりの良い半導体装置、およびその製造方法を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うエッチング保護膜を形成するエッチング保護膜形成工程と、エッチング保護膜を覆うように半導体基板上にバリアメタル層を形成するバリアメタル層形成工程と、バリアメタル層上に導電性材料を堆積して導電性膜を形成する導電性膜形成工程と、導電性膜上にレジストマスクを形成するレジストマスク形成工程と、レジストマスクをエッチングマスクとして導電性膜を選択的にエッチング除去してコンタクトを形成するコンタクト形成工程と、レジストマスクを除去するレジストマスク除去工程と、半導体基板上における導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する層間絶縁膜形成工程と、を含むことを特徴とする。
この発明によれば、従来の半導体装置の製造方法のように、層間絶縁膜にコンタクトホールを開口し、このコンタクトホールに導電性材料を埋め込むことによりコンタクトを形成するのではなく、半導体基板上に形成した導電成膜を選択的に異方性エッチングすることによりコンタクトを形成する。 これにより、この発明によれば、半導体基板近傍においても、コンタクトが確実に所定の形状に形成される。
この発明によれば、半導体基板上に形成した導電成膜を選択的に異方性エッチングすることによりコンタクトを形成するため、半導体基板近傍においても、コンタクトを確実に所定の形状に形成することが可能である。 これにより、この発明によれば、コンタクトホールの開口不良が生じることがなく、確実にコンタクトを形成することが可能である。 その結果、コンタクトホールの開口不良に起因したコンタクト抵抗の上昇や、製品歩留まりが低下などの問題が生じることなく半導体装置を製造することができる。 したがって、この発明によれば、半導体装置の更なる微細化に対応可能な、微細化されたコンタクトが確実に形成された素子特性に優れ、歩留まりの良い半導体装置、およびその製造方法を得ることができるという効果を奏する。
以下に、本発明にかかる半導体装置及び半導体装置の製造方法の実施の形態を図面に基づいて詳細に説明する。 なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。 また、以下において示す図面は、説明の便宜上、各部材によって縮尺を異ならせて記載している場合がある。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の構造を模式的に示す断面図である。 ここで、以下の図面においてはトランジスタの密集領域４１とチャンネル領域の密集領域４２とを並べて示してあり、以下の実施の形態においても同様である。 図１に示すように、本実施の形態１にかかる半導体装置は、所定距離を成してその表面内に形成されているソース／ドレイン領域２を有する基板１と、基板１上に選択的に形成され、基板１側からゲート絶縁膜３、ゲート電極７及びストッパ膜８がこの順で積層された積層構造５０を有するゲート構造９と、ゲート構造９の表面を覆って基板１上に形成されたバリアメタル１１と、ストッパ膜８上に形成された層間絶縁膜１２と、導電性材料からなり層間絶縁膜１２の上面１２ａからゲート絶縁膜３まで達してソース／ドレイン領域２に導通するコンタクト１３と、を備えている。
ゲート構造９は、積層構造５０の側面に形成されたサイドウォール４を更に有し、ソース／ドレイン領域２で挟まれている基板１の表面上に形成されている。 サイドウォール４は、たとえば絶縁材料であるシリコン窒化膜により形成されている。 このサイドウォール４とストッパ膜８とは、後述するようにエッチングによりコンタクト１３を形成する際の保護膜として機能する。 また、ゲート電極７は、サイドウォール４によりコンタクト１３から絶縁されている。
また、ゲート電極７はポリシリコン膜５及びタングステンシリサイド膜６を有しており、このポリシリコン膜５及びタングステンシリサイド膜６は、基板１側からこの順で積層されている。 そして、基板１はたとえばＰ型の半導体基板であって、ソース／ドレイン領域２の導電型はたとえばＮ型であり、ソース／ドレイン領域２とゲート構造９とでＭＯＳトランジスタ１０を構成している。 なお、基板１の表面内にウェル領域を形成し、当該ウェル領域の中にソース／ドレイン領域２を形成しても良い。 また、本実施の形態においては、サイドウォール４は、ストッパ膜８の側面にも形成しているが、本発明においてはサイドウォール４は必ずしもストッパ膜８の側面に形成する必要はない。 以下の実施の形態においても同様である。
また、ストッパ膜８はたとえば絶縁材料であるシリコン窒化膜で形成され、バリアメタル１１はたとえばＴｉ／ＴＩＮ膜で形成され、層間絶縁膜１２はたとえばシリコン酸化膜で形成され、コンタクト１３はたとえばタングステンで形成されている。
そして、この半導体装置においては、コンタクト１３は略円柱形状に形成されており、コンタクト１３の下部の径、すなわち基板１側の径がコンタクト１３の上部よりも大とされている。 すなわち、この半導体装置においては、コンタクト１３の側壁が、層間絶縁膜１２の上面１２ａからバリアメタル１１に向かって広がる傾斜を有している。 これにより、この半導体装置においては、コンタクト１３が層間絶縁膜１２の深さ方向においても（基板１側においても）確実に形成され、バリアメタル１１を介して基板１と確実に導通した状態とされている。 したがって、この半導体装置では、層間絶縁膜の深さ方向においてコンタクトの径が細くなることに起因したコンタクト抵抗の上昇がなく、良好な特性を備えた半導体装置が実現されている。 また、この半導体装置の構造においては、層間絶縁膜１２の深さ方向（基板１近傍）においてもコンタクトが確実に所定の形状に形成されるため、コンタクトの形成不良が効果的に防止され、製品歩留まりの良い半導体装置が実現されている。
つぎに、図１に示す本実施の形態１にかかる半導体装置の製造方法について説明する。 図２〜図９は本実施の形態１にかかる半導体装置の製造工程を説明する断面図である。 まず、図２に示すように、基板１を準備し、ＭＯＳトランジスタ１０のソース／ドレイン領域２を基板１の表面内に形成する。 さらに、ゲート絶縁膜３とゲート電極７とストッパ膜８とが積層された積層構造５０を有するゲート構造９を、基板１側からゲート絶縁膜３、ゲート電極７及びストッパ膜８がこの順で位置するように、基板１上に選択的に形成する。 また、図２に示すように積層構造９の側部にサイドウォール４を形成する。 また、基板１中におけるゲート構造９と隣接する他のゲート構造との間には、図２に示すように分離膜１４を形成する。 そして、図３に示すように、ゲート構造９およびサイドウォール４の表面を覆って、基板１上にバリアメタル１１を形成する。
つぎに、図４に示すように、コンタクトを形成する為に、バリアメタル１１上に導電性材料からなる導電性膜を形成する。 ここでは、導電性材料として、たとえばタングステン（Ｗ）膜１５を形成する。 そして、図５に示すように、写真製版技術によって所定のパターンでレジスト１６をタングステン膜１５上に形成する。 ここで、所定のパターンとは、タングステン膜１５上においてコンタクトを形成する領域上にのみレジスト１６が形成されるパターンである。 また、本実施の形態においては略円柱形状のコンタクト１３を形成するため、各レジストの形状は略円盤状に形成している。 なお、本実施の形態においては、略円柱形状のコンタクトを形成するが、本発明においてはコンタクト形状は特に限定されるものではなく、たとえばライン形状等とすることも可能である。 そして、ライン形状等のコンタクトを局所的な配線として用いることも可能である。
そして、図６に示すように、該レジスト１６をエッチングマスクに用いてタングステン膜１５を選択的に異方性エッチングし、コンタクト１３を形成する部分以外のタングステン膜１５を該タングステン膜１５の上面からゲート構造９の表面まで除去する。
このエッチング工程において、バリアメタル１１はタングステン膜１５とともに選択的にエッチング除去される。 一方、ゲート構造９のうち積層構造５０の表面層であるストッパ膜８は、本エッチング工程において選択性の高いシリコン窒化膜で形成されている。 これにより、積層構造５０の表面のバリアメタル１１がエッチング除去されても、ストッパ膜８がエッチングストッパとして機能して該ストッパ膜８でエッチングが止まるため、ゲート構造９にエッチングの影響が及ぶことがない。 ここではストッパ膜８をシリコン窒化膜により形成しているが、本発明においては、ストッパ膜８の構成材料はシリコン窒化膜に限定されるものではなく、本工程の異方性エッチングにおいてエッチングストッパとして機能する絶縁性材料であれば良い。
また、サイドウォール４もシリコン窒化膜により形成されているため、サイドウォール４表面のバリアメタル１１がエッチング除去されても、サイドウォール４の表面でエッチングが止まる。 なお、ここでは、タングステン膜１５とバリアメタル１１とを同一工程で除去する場合について説明しているが、各構成材料の選択比によりタングステン膜１５とバリアメタル１１とをそれぞれ別工程で除去しても良い。
以上の除去工程により、レジスト１６を形成した領域のタングステン膜１５およびバリアメタル１１のみが残され、他の部分のタングステン膜１５およびバリアメタル１１が選択的に除去される。 この結果、図６に示すようにコンタクト１３が形成され、コンタクト１３とコンタクト１３との間の部分は凹部１７とされる。 ここで、コンタクト１３は、図６に示すように表面１３ａから下部方向に向かうにつれて、すなわち基板１側方向に向かうにつれて直径が広がる方向に緩やかな傾斜を有して形成される。
つぎに、図７に示すようにレジスト１６を除去した後、図８に示すようにコンタクト１３およびゲート構造９を覆って酸化シリコンを堆積し、上記の除去工程で形成した凹部１７を層間絶縁膜１２で埋め込む。 そして、たとえばエッチバックやＣＭＰ（Chemical Mechanical Polishing）などの手法により不要な層間絶縁膜１２を除去して、図９に示すようにコンタクト１３の表面を露出させる。 以上により、図１に示す本実施の形態にかかる半導体装置が完成する。
近年の半導体装置の更なる微細化に伴ってコンタクト自体も微細化することが必要となり、コンタクトの直径も細くなる方向にある。 従来の半導体装置の製造方法においては、まず異方性エッチングにより層間絶縁膜にコンタクトホールを形成し、該コンタクトホールにメタル材料を埋め込むことによりコンタクトを形成している。 ここでコンタクトのさらなる微細化によりコンタクトホールの上部径が小さくなると、異方性エッチングによるコンタクトホールの開口が層間絶縁膜の底部に到達するときにはコンタクトホール下部の開口径がさらに小さくなってしまい、コンタクトの所定のボトム径を確保できないという問題が生じる。 そして、コンタクトのボトム径を確保できない場合には、コンタクト抵抗の上昇による半導体装置の特性の低下や、コンタクトホールを層間絶縁膜の底部まで確実に形成できない、すなわちコンタクトを層間絶縁膜の底部まで確実に形成できないという開口不良により製品歩留まりが低下するなどの重大な問題が生じる。
しかしながら、本実施の形態にかかる半導体装置の製造方法においては、上述したようにコンタクトホールを形成することなくコンタクト１３を形成するため、コンタクトホールの開口径が問題となることがない。 すなわち、コンタクトホールの開口不良によりコンタクト抵抗が上昇するといった問題や、製品歩留まりが低下するなどという問題が生じることがない。 これにより、半導体装置の集積化が進み、半導体装置の更なる微細化が進んだ場合においてもコンタクト１３を確実に所望の形状に形成することが可能であり、素子特性に優れ、歩留まりの良い半導体装置を実現することが可能である。
実施の形態２．
実施の形態２においては、上述した実施の形態１において図１に示した半導体装置の、他の製造方法について説明する。 図１０〜図１９は本実施の形態にかかる半導体装置の製造工程を説明する断面図である。 まず、図１０に示すように、基板１を準備し、ＭＯＳトランジスタ１０のソース／ドレイン領域２を基板１の表面内に形成する。 さらに、ゲート絶縁膜３とゲート電極７とストッパ膜８とが積層された積層構造５０を有するゲート構造９を、基板１側からゲート絶縁膜３、ゲート電極７及びストッパ膜８がこの順で位置するように、基板１上に選択的に形成する。 また、図１０に示すように積層構造９側部にサイドウォール４を形成する。 また、基板１中におけるゲート構造９と隣接する他のゲート構造との間には、図１０に示すように分離膜１４を形成する。 そして、図１１に示すように、ゲート構造９およびサイドウォール４の表面を覆って、基板１上にバリアメタル１１を形成する。
つぎに、図１２に示すように、コンタクトを形成する為に、バリアメタル１１上に導電性材料からなる導電性膜を形成する。 ここでは、導電性材料として、たとえばタングステン（Ｗ）膜１５を形成する。 つぎに、本実施の形態においては図１３に示すようにタングステン膜１５上にハードマスク膜２１を形成する。 ハードマスク膜２１はレジストの材料よりもエッチング種に対する耐エッチング性が強く、より良好なマスクとして作用するため、より高い精度で所望の形状のコンタクトを形成することができる。 ハードマスク膜２１の材料は、特に限定されることはなく、たとえばポリシリコン、窒化膜、プラズマ窒化膜等を用いることができる。
つぎに、図１４に示すように、写真製版技術によって所定のパターンでレジスト１６をハードマスク膜２１上に形成する。 ここで、所定のパターンとは、ハードマスク膜２１上においてコンタクトを形成する領域上にのみレジスト１６が形成されるパターンである。 また、本実施の形態においては略円柱形状のコンタクト１３を形成するため、各レジストの形状は略円盤状に形成している。
そして、図１５に示すように、まずレジスト１６をエッチングマスクに用いてハードマスク膜２１を選択的に異方性エッチングし、コンタクト１３を形成する部分以外のハードマスク膜２１を除去する。 続いて、図１６に示すようにレジスト１６を除去した後、今度は、残されたハードマスク膜２１をエッチングマスクに用いてタングステン膜１５を選択的に異方性エッチングし、コンタクト１３を形成する部分以外のタングステン膜１５を該タングステン膜１５の上面からゲート構造９の表面まで除去する。
このエッチング工程において、バリアメタル１１はタングステン膜１５とともに選択的にエッチング除去される。 一方、ゲート構造９のうち積層構造５０の表面層であるストッパ膜８は、本エッチング工程において選択性の高いシリコン窒化膜で形成されている。 これにより、上述した実施の形態１の場合と同様に積層構造５０の表面のバリアメタル１１がエッチング除去されても、ストッパ膜８がエッチングストッパとして機能して該ストッパ膜８でエッチングが止まるため、ゲート構造９にエッチングの影響が及ぶことがない。 ここではストッパ膜８をシリコン窒化膜により形成しているが、本発明においては、ストッパ膜８の構成材料はシリコン窒化膜に限定されるものではなく、本工程の異方性エッチングにおいてエッチングストッパとして機能する絶縁性材料であれば良い。
また、サイドウォール４もシリコン窒化膜により形成されているため、サイドウォール４表面のバリアメタル１１がエッチング除去されても、サイドウォール４の表面でエッチングが止まる。 なお、ここでは、タングステン膜１５とバリアメタル１１とを同一工程で除去する場合について説明しているが、各構成材料の選択比によりタングステン膜１５とバリアメタル１１とをそれぞれ別工程で除去しても良い。
以上の除去工程により、ハードマスク膜２１を形成した領域のタングステン膜１５およびバリアメタル１１のみが残され、他の部分のタングステン膜１５およびバリアメタル１１が選択的に除去される。 この結果、図１７に示すようにコンタクト１３が形成され、コンタクト１３とコンタクト１３との間の部分は凹部１７とされる。 ここで、本実施の形態においては、ハードマスク膜２１をマスクとしてタングステン膜１５をエッチング除去しているため、レジストをマスクとしてタングステン膜１５をエッチング除去する場合よりもさらに高い精度で所望の形状のコンタクト１３を形成することができる。 また、コンタクト１３は、図１７に示すようにその表面から下部方向に向かうにつれて、すなわち基板１側方向に向かうにつれて直径が広がる方向に緩やかな傾斜を有して形成される。
つぎに、図１８に示すように、コンタクト１３およびゲート構造９を覆って酸化シリコンを堆積し、上記の除去工程で形成した凹部１７を層間絶縁膜１２で埋め込む。 そして、たとえばエッチバックやＣＭＰなどの手法によりハードマスク膜２１および不要な層間絶縁膜１２を除去して、図１９に示すようにコンタクト１３の表面を露出させる。 以上により、図１に示す半導体装置が完成する。
本実施の形態にかかる半導体装置の製造方法においても、上述したようにコンタクトホールを形成することなくコンタクト１３を形成するため、コンタクトホールの開口径が問題となることがない。 すなわち、コンタクトホールの開口不良によりコンタクト抵抗が上昇するといった問題や、製品歩留まりが低下するなどという問題が生じることがない。 これにより、半導体装置の集積化が進み、半導体装置の更なる微細化が進んだ場合においてもコンタクト１３を確実に所望の形状に形成することが可能であり、素子特性に優れ、歩留まりの良い半導体装置を実現することが可能である。 そして、本実施の形態にかかる半導体装置の製造方法においては、上述したようにハードマスク膜２１をマスクとしてタングステン膜１５をエッチング除去してコンタクトを形成する。 これにより、より高い精度で所望の形状のコンタクトを形成することができ、素子特性に優れ、歩留まりの良い半導体装置をより確実に製造することが可能である。
実施の形態３．
実施の形態３においては、本発明の他の半導体装置およびその製造方法について説明する。 図２０は、本発明の実施の形態３にかかる半導体装置の構造を模式的に示す断面図である。 図２０に示す本実施の形態にかかる半導体装置においては、ゲート電極７上にコンタクト（以下、ゲート上コンタクトと称する）３１が形成されていること以外は、基本的な構造は上述した実施の形態１の図１に示した半導体装置と同様である。 したがって、実施の形態の図１に示した半導体装置と同様の部材については図１と同じ符号を付すことで、ここでは詳細な説明は省略する。
図２０に示すように、本実施の形態にかかる半導体装置は、所定距離を成してその表面内に形成されているソース／ドレイン領域２を有する基板１と、基板１上に選択的に形成され、基板１側からゲート絶縁膜３、ゲート電極７及びストッパ膜８がこの順で積層された積層構造５０を有するゲート構造９と、ゲート構造９の表面を覆って基板１上に形成されたバリアメタル１１と、ストッパ膜８上に形成された層間絶縁膜１２と、層間絶縁膜１２の上面１２ａから基板１まで達して、ソース／ドレイン領域２に達する導電性材料からなるコンタク１３と、を備えている。
また、この半導体装置においては、ゲート電極上に形成されゲート上コンタクト３１が他のコンタクト１３と同工程において形成されている。 ゲート電極７のストッパ膜８の略中央部には、ストッパ膜８を厚み方向に貫通する貫通孔８ａが形成され、該貫通孔８ａ内にはバリアメタル１１が設けられている。 そして、ゲート上コンタクト３１が、他のコンタクト１３と略同位置にある層間絶縁膜の表面１２ａから、貫通孔８ａ内のゲート電極上のバリアメタル１１まで達するように設けられ、該バリアメタル１１を介してゲート電極７と導通している。
そして、この半導体装置においては、コンタクト１３およびゲート上コンタクト３１は略円柱形状に形成されており、コンタクト１３の下部の径、すなわち基板１側の径がコンタクト１３の上部よりも大とされている。 すなわち、この半導体装置においては、コンタクト１３の側壁が、層間絶縁膜１２の上面１２ａからバリアメタル１１に向かって広がる傾斜を有している。 また、ゲート上コンタクト３１の側壁が、層間絶縁膜１２の上面１２ａから貫通孔８ａ内のゲート電極上に設けられたバリアメタル１１に向かって広がる傾斜を有している。 これにより、この半導体装置においては、コンタクト１３が基板１側においても確実に形成され、バリアメタル１１を介して基板１と確実に導通した状態とされている。 また、この半導体装置においては、ゲート上コンタクト３１がゲート電極７近傍においても確実に形成され、バリアメタル１１を介してゲート電極７と確実に導通した状態とされている。
したがって、この半導体装置では、コンタクトの径が細くなることに起因したコンタクト抵抗の上昇がなく、良好な特性を備えた半導体装置が実現されている。 また、この半導体装置の構造においては、基板１近傍およびゲート電極７近傍においてもコンタクトが確実に所定の形状に形成されるため、コンタクトの形成不良が効果的に防止され、製品歩留まりの良い半導体装置が実現されている。
つぎに、図２０に示す本実施の形態にかかる半導体装置の製造方法について説明する。 図２１〜図２９は本実施の形態１にかかる半導体装置の製造工程を説明する断面図である。 まず、図２１に示すように、基板１を準備し、ＭＯＳトランジスタ１０のソース／ドレイン領域２を基板１の表面内に形成する。 さらに、ゲート絶縁膜３とゲート電極７とストッパ膜８とが積層された積層構造５０を有するゲート構造９を、基板１側からゲート絶縁膜３、ゲート電極７及びストッパ膜８がこの順で位置するように、基板１上に選択的に形成する。 また、図２１に示すように積層構造９側部にサイドウォール４を形成する。 そして、基板１中におけるゲート構造９と隣接する他のゲート構造との間には、図２１に示すように分離膜１４を形成する。
つぎに、図２２に示すように、ストッパ膜８の略中央部にゲート上コンタクト３１を形成するための貫通孔８ａをたとえばフォトリソグラフィプロセスにより形成する。 この貫通孔８ａは、ゲート電極７のタングステンシリサイド膜６を露出させるように略ホール状にストッパ膜８を厚み方向に貫通して形成されている。 そして、図２３に示すように貫通孔８ａを含むゲート構造９およびサイドウォール４の表面を覆って、基板１上にバリアメタル１１を形成する。
つぎに、図２４に示すように、コンタクトを形成する為に、バリアメタル１１上に導電性材料からなる導電性膜を形成する。 ここでは、導電性材料として、たとえばタングステン（Ｗ）膜１５を形成する。 これにより、貫通孔８ａも導電性材料からなる導電性膜、ここではタングステン膜１５により埋められる。 そして、図２５に示すように、写真製版技術によって所定のパターンでレジスト１６をタングステン膜１５上に形成する。 ここで、所定のパターンとは、タングステン膜１５上においてコンタクトを形成する領域上にのみレジスト１６が形成されるパターンである。 また、本実施の形態においては、ゲート上コンタクト３１をコンタクト１３と同工程において形成するため、タングステン膜１５のゲート構造９上に対応する位置にもレジスト１６を形成する。
本実施の形態においては略円柱形状のコンタクト１３を形成するため、各レジストの形状は略円盤状に形成している。 なお、本実施の形態においては、略円柱形状のコンタクトを形成するが、本発明においてはコンタクト形状は特に限定されるものではなく、たとえばライン形状等とすることも可能である。
そして、図２６に示すように、該レジスト１６をエッチングマスクに用いてタングステン膜１５を選択的に異方性エッチングし、コンタクト１３およびゲート上コンタクト３１を形成する部分以外のタングステン膜１５を該タングステン膜１５の上面からゲート構造９の表面まで除去する。
このエッチング工程において、バリアメタル１１はタングステン膜１５とともに選択的にエッチング除去される。 一方、ゲート構造９のうち積層構造５０の表面層であるストッパ膜８は、本エッチング工程において選択性の高いシリコン窒化膜で形成されている。 これにより、積層構造５０の表面のバリアメタル１１がエッチング除去されても、ストッパ膜８がエッチングストッパとして機能して該ストッパ膜８でエッチングが止まるため、ゲート構造９にエッチングの影響が及ぶことがない。 ここではストッパ膜８をシリコン窒化膜により形成しているが、本発明においては、ストッパ膜８の構成材料はシリコン窒化膜に限定されるものではなく、本工程の異方性エッチングにおいてエッチングストッパとして機能する絶縁性材料であれば良い。
また、サイドウォール４もシリコン窒化膜により形成されているため、サイドウォール４表面のバリアメタル１１がエッチング除去されても、サイドウォール４の表面でエッチングが止まる。 なお、ここでは、タングステン膜１５とバリアメタル１１とを同一工程で除去する場合について説明しているが、各構成材料の選択比によりタングステン膜１５とバリアメタル１１とをそれぞれ別工程で除去しても良い。
以上の除去工程により、レジスト１６を形成した領域のタングステン膜１５およびバリアメタル１１のみが残され、他の部分のタングステン膜１５およびバリアメタル１１が選択的に除去される。 この結果、図２６に示すようにコンタクト１３およびゲート上コンタクト３１が形成され、コンタクト１３とコンタクト１３およびゲート上コンタクト３１との間の部分は凹部１７とされる。 ここで、コンタクト１３は、図２６に示すようにタングステン膜１５の表面１３ａから下部方向に向かうにつれて、すなわち基板１側方向に向かうにつれて直径が広がる方向に緩やかな傾斜を有して形成される。 また、ゲート上コンタクト３１もコンタクト１３と同様に、図２６に示すようにその表面から下部方向に向かうにつれて、すなわち基板１側方向に向かうにつれて直径が広がる方向に緩やかな傾斜を有して形成される。
つぎに、図２７に示すようにレジスト１６を除去した後、図２８に示すように、コンタクト１３およびゲート構造９を覆って酸化シリコンを堆積し、上記の除去工程で形成した凹部１７を層間絶縁膜１２で埋め込む。 そして、たとえばエッチバックやＣＭＰなどの手法により不要なシリコン酸化膜を除去して、図２９に示すようにコンタクト１３およびゲート上コンタクト３１の表面を露出させる。 以上により、図２０に示す本実施の形態にかかる半導体装置が完成する。
本実施の形態にかかる半導体装置の製造方法においても、上述したようにコンタクトホールを形成することなくコンタクト１３を形成するため、コンタクトホールの開口径が問題となることがない。 すなわち、コンタクトホールの開口不良によりコンタクト抵抗が上昇するといった問題や、製品歩留まりが低下するなどという問題が生じることがない。 これにより、半導体装置の集積化が進み、半導体装置の更なる微細化が進んだ場合においてもコンタクト１３を確実に所望の形状に形成することが可能であり、素子特性に優れ、歩留まりの良い半導体装置を実現することが可能である。
さらに、本実施の形態においては、コンタクト１３の形成工程と同工程においてゲート上コンタクト３１を形成することができる。 そして、このゲート上コンタクト３１を形成するに際しても上記のような問題が生じることなく、確実に所望の形状のゲート上コンタクト３１を形成することができる。 これにより、半導体装置の集積化が進み、半導体装置の更なる微細化が進んだ場合においてもゲート上コンタクト３１を確実に所望の形状に形成することが可能であり、素子特性に優れ、歩留まりの良い半導体装置を効率的に製造することが可能である。
実施の形態４．
実施の形態４においては、上述した実施の形態３において図２０に示した半導体装置の、他の製造方法について説明する。 図３０〜図４０は本実施の形態にかかる半導体装置の製造工程を説明する断面図である。 まず、図３０に示すように、基板１を準備し、ＭＯＳトランジスタ１０のソース／ドレイン領域２を基板１の表面内に形成する。 さらに、ゲート絶縁膜３とゲート電極７とストッパ膜８とが積層された積層構造５０を有するゲート構造９を、基板１側からゲート絶縁膜３、ゲート電極７及びストッパ膜８がこの順で位置するように、基板１上に選択的に形成する。 また、図３０に示すように積層構造９側部にサイドウォール４を形成する。 また、基板１中におけるゲート構造９と隣接する他のゲート構造との間には、図３０に示すように分離膜１４を形成する。
つぎに、図３１に示すように、ストッパ膜８の略中央部にゲート上コンタクト３１を形成するための貫通孔８ａをたとえばフォトリソグラフィプロセスにより形成する。 この貫通孔８ａは、ゲート電極７のタングステンシリサイド膜６を露出させるように略ホール状に形成されている。 そして、図３２に示すように貫通孔８ａを含むゲート構造９およびサイドウォール４の表面を覆って、基板１上にバリアメタル１１を形成する。
つぎに、図３３に示すように、コンタクトを形成する為に、バリアメタル１１上に導電性材料からなる導電性膜を形成する。 ここでは、導電性材料として、たとえばタングステン（Ｗ）膜１５を形成する。 これにより、貫通孔８ａも導電性材料からなる導電性膜、ここではタングステン膜１５により埋められる。
つぎに、図３４に示すように、タングステン膜１５上にハードマスク膜２１を形成する。 ハードマスク膜２１はレジストの材料よりもエッチング種に対する耐エッチング性が強く、より良好なマスクとして作用するため、より高い精度で所望の形状のコンタクトを形成することができる。 ハードマスク膜２１の材料は、特に限定されることはなく、たとえばポリシリコン、窒化膜、プラズマ窒化膜等を用いることができる。
そして、図３５に示すように、写真製版技術によって所定のパターンでレジスト１６をハードマスク膜２１上に形成する。 ここで、所定のパターンとは、ハードマスク膜２１上においてコンタクトを形成する領域上にのみレジスト１６が形成されるパターンである。 また、本実施の形態においては略円柱形状のコンタクト１３を形成するため、各レジストの形状は略円盤状に形成している。
つぎに、図３６に示すように、まずレジスト１６をエッチングマスクに用いてハードマスク膜２１を選択的に異方性エッチングし、コンタクト１３およびゲート上コンタクト３１を形成する部分以外のハードマスク膜２１を除去する。 続いて、図３７に示すようにレジスト１６を除去した後、今度は、残されたハードマスク膜２１をエッチングマスクに用いてタングステン膜１５を選択的に異方性エッチングし、コンタクト１３およびゲート上コンタクト３１を形成する部分以外のタングステン膜１５を該タングステン膜１５の上面からゲート構造９の表面まで除去する。
このエッチング工程において、バリアメタル１１はタングステン膜１５とともに選択的にエッチング除去される。 一方、ゲート構造９のうち積層構造５０の表面層であるストッパ膜８は、本エッチング工程において選択性の高いシリコン窒化膜で形成されている。 これにより、上述した実施の形態１の場合と同様に積層構造５０の表面のバリアメタル１１がエッチング除去されても、ストッパ膜８がエッチングストッパとして機能して該ストッパ膜８でエッチングが止まるため、ゲート構造９にエッチングの影響が及ぶことがない。 ここではストッパ膜８をシリコン窒化膜により形成しているが、本発明においては、ストッパ膜８の構成材料はシリコン窒化膜に限定されるものではなく、本工程の異方性エッチングにおいてエッチングストッパとして機能する絶縁性材料であれば良い。
また、サイドウォール４もシリコン窒化膜により形成されているため、サイドウォール４表面のバリアメタル１１がエッチング除去されても、サイドウォール４の表面でエッチングが止まる。 なお、ここでは、タングステン膜１５とバリアメタル１１とを同一工程で除去する場合について説明しているが、各構成材料の選択比によりタングステン膜１５とバリアメタル１１とをそれぞれ別工程で除去しても良い。
以上の除去工程により、ハードマスク膜２１を形成した領域のタングステン膜１５およびバリアメタル１１のみが残され、他の部分のタングステン膜１５およびバリアメタル１１が選択的に除去される。 この結果、図３８に示すようにコンタクト１３が形成され、コンタクト１３とコンタクト１３との間の部分は凹部１７とされる。 また、ゲート上コンタクト３１が形成され、コンタクト１３とゲート上コンタクト３１との間の部分も凹部１７とされる。 ここで、本実施の形態においては、ハードマスク膜２１をマスクとしてタングステン膜１５をエッチング除去しているため、レジストをマスクとしてタングステン膜１５をエッチング除去する場合よりもさらに高い精度で所望の形状のコンタクト１３およびゲート上コンタクト３１を形成することができる。 また、コンタクト１３は、図３８に示すようにタングステン膜１５の表面１３ａから下部方向に向かうにつれて、すなわち基板１側方向に向かうにつれて直径が広がる方向に緩やかな傾斜を有して形成される。 また、ゲート上コンタクト３１もコンタクト１３と同様に、図３８に示すようにその表面から下部方向に向かうにつれて、すなわち基板１側方向に向かうにつれて直径が広がる方向に緩やかな傾斜を有して形成される。
つぎに、図３９に示すように、コンタクト１３およびゲート構造９を覆って酸化シリコンを堆積し、上記の除去工程で形成した凹部１７を層間絶縁膜１２で埋め込む。 そして、たとえばエッチバックやＣＭＰなどの手法によりハードマスク膜２１および不要なシリコン酸化膜を除去して、図４０に示すようにコンタクト１３およびゲート上コンタクト３１の表面を露出させる。 以上により、図２０に示す半導体装置が完成する。
本実施の形態にかかる半導体装置の製造方法においては、上述したようにコンタクトホールを形成することなくコンタクトを形成するため、コンタクトホールの開口径が問題となることがない。 すなわち、コンタクトホールの開口不良によりコンタクト抵抗が上昇するといった問題や、製品歩留まりが低下するなどという問題が生じることがない。 これにより、半導体装置の集積化が進み、半導体装置の更なる微細化が進んだ場合においてもコンタクトを確実に形成することが可能であり、素子特性に優れ、歩留まりの良い半導体装置を実現することが可能である。
また、本実施の形態においては、コンタクト１３の形成工程と同工程においてゲート上コンタクト３１を形成することができる。 そして、このゲート上コンタクト３１を形成するに際しても上記のような問題が生じることなく、確実に所望の形状のゲート上コンタクト３１を形成することができる。 これにより、半導体装置の集積化が進み、半導体装置の更なる微細化が進んだ場合においてもゲート上コンタクト３１を確実に所望の形状に形成することが可能であり、素子特性に優れ、歩留まりの良い半導体装置を効率的に製造することが可能である。
さらに、本実施の形態にかかる半導体装置の製造方法においては、上述したようにハードマスク膜２１をマスクとしてタングステン膜１５をエッチング除去してコンタクト１３およびゲート上コンタクト３１を形成する。 これにより、より高い精度で所望の形状のコンタクト１３およびゲート上コンタクト３１を形成することができ、素子特性に優れ、歩留まりの良い半導体装置をより確実に実現することが可能である。
以上のように、本発明にかかる半導体装置の製造方法は、ゲート構造を有する半導体装置の製造に有用であり、特に、更なる集積化に対応可能な微細化された半導体装置の製造に適している。
１ 基板 ２ ソース／ドレイン領域 ３ ゲート絶縁膜 ４ サイドウォール ５ ポリシリコン膜 ６ タングステンシリサイド膜 ７ ゲート電極 ８ ストッパ膜 ９ ゲート構造 １０ ＭＯＳトランジスタ １１ バリアメタル １２ 層間絶縁膜 １２ａ 層間絶縁膜の上面 １３ コンタクト １４ 分離膜 １５ タングステン（Ｗ）膜 １６ レジスト １７ 凹部 ２１ ハードマスク膜 ３１ ゲート上コンタクト ５０ 積層構造
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 半导体装置的形成方法 | 2020-05-21 | 2 |
| 用于形成光刻工艺的焦点曝光模型的系统和方法 | 2021-03-06 | 0 |
| 线路结构及线路结构的制作方法 | 2020-07-11 | 0 |
| 排出口部件的制造方法以及液体排出头的制造方法 | 2021-02-08 | 2 |
| 用于轴外照射的光掩模及其制造方法 | 2022-10-29 | 1 |
| Method of manufacturing thin-film transistor substrate | 2022-05-02 | 2 |
| Method for manufacturing halftone phase shift mask | 2023-09-25 | 0 |
| 반도체 장치 및 그 제조 방법 | 2021-07-20 | 1 |
| 노광 마스크 패턴의 결함을 수리하는 방법 | 2022-06-19 | 2 |
| 반도체 소자의 미세 패턴 형성 방법 | 2022-01-11 | 2 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
