本発明は、薄膜トランジスタ基板の製造方法に関し、より詳細には、ドライエッチング工程でデータ配線などに発生しうる腐食を防止する薄膜トランジスタ基板の製造方法に関する。

液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は現在最も広く使われている平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の１つであって、電極が形成されている２枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光量を調節する表示装置であり、最近液晶表示装置の大型化及び高解像度化の要求に直面している。

液晶表示装置を構成する２枚の基板のうち、薄膜トランジスタ基板には複数の画素電極がマトリックス（ｍａｔｒｉｘ）状に配列されており、他の基板（共通電極基板）には、１つの共通電極が基板全面を覆っている。 薄膜トランジスタ基板は、画像を表示するための複数のゲート配線（ｇａｔｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）と画素電極に印加される電圧を伝達するデータ配線（ｄａｔａ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）を含む。

特にデータ配線は、その形成工程のうち、エッチング工程を含み、エッチング工程は、ウェットエッチングとドライエッチングとに大別される。 このうち、ウェットエッチングは、等方性エッチングによりデータ配線のスキュー（ｓｋｅｗ）現象を誘発して高解像度の液晶表示装置を製造できない問題点がある。

また、ドライエッチングの場合、データ配線用導電層間の反応副産物がデータ配線の腐食を誘発してデータ配線のパターンの不均一や断線を発生させる問題点がある。 したがって、データ配線のスキュー現象や腐食を防止する必要がある。

特開平１１−２８３９７１号公報

本発明が解決しようとする技術的課題は、ドライエッチング工程のうち、データ配線の腐食が防止される薄膜トランジスタ基板の製造方法を提供することである。 本発明の目的は、以上で言及した目的に制限されず、言及されていない他の目的は下の記載から当業者に明確に理解されうる。

前記技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート配線、ゲート絶縁膜、アクティブ層、データ配線用の導電膜、及び第１領域と第２領域からなるフォトレジストパターンを順次に形成し、フォトレジストパターンをエッチングマスクとして使用してデータ配線用の導電膜をエッチングしてソース／ドレイン電極用の導電膜パターンとデータ線を形成し、フォトレジストパターンをエッチングマスクとして使用してアクティブ層をエッチングしてアクティブ層パターンを形成し、フォトレジストパターンの第２領域を除去し、フォトレジストパターンをエッチングマスクとして使用してエッチングガスを用いて、第２領域下部のソース／ドレイン電極用の導電膜パターンをドライエッチングし、フォトレジストパターンをエッチングマスクとして使用してアクティブ層パターンの一部をエッチングし、エッチングガスとソース／ドレイン電極用の導電膜パターンの反応副産物に外力が印加されるように反応副産物を反応副産物除去剤で物理的に除去すること、を含む。

技術的課題を達成するための本発明の他の実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート配線、ゲート絶縁膜、アクティブ層、アルミニウムを含むデータ配線用の導電膜、及び第１領域と第２領域からなるフォトレジストパターンを順次に形成し、フォトレジストパターンをエッチングマスクとして使用してデータ配線用の導電膜をエッチングしてソース／ドレイン電極用の導電膜パターンを形成し、フォトレジストパターンをエッチングマスクとして使用してアクティブ層をエッチングしてアクティブ層パターンを形成し、フォトレジストパターンの第２領域を除去し、フォトレジストパターンをエッチングマスクとして使用して塩素系のエッチングガスを用いて、第２領域下部のソース／ドレイン電極用の導電膜パターンをドライエッチングし、フォトレジストパターンをエッチングマスクとして使用してアクティブ層パターンの一部をエッチングし、エッチングガスとソース／ドレイン電極用の導電膜パターンの反応副産物に温度が２５℃以上６０℃未満である反応副産物除去剤を噴射して反応副産物を除去すること、を含む。

本発明の実施形態による薄膜トランジスタ基板の製造方法によれば、次のような効果がある。
第１に、ソース電極及びデータ電極のドライエッチング工程中の反応副産物による腐食を防止しうる。

第２に、ソース電極及びデータ電極をドライエッチング工程により形成することによって、これら電極に発生するスキュー現象を防止しうる。 第３に、腐食が防止されたソース電極及びデータ電極が形成されて高解像度の液晶表示装置を具現しうる。

本発明の利点及び特徴、そしてこれを達成する方法は、添付された図面に基づいて詳細に後述されている実施例を参照すれば明確になる。 しかし、本発明は以下に開示される実施例に限定されるものではなく、この実施例から外れて多様な形態によっても具現できる。 また、本明細書で説明する実施例は、本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に理解させるために提供されるものである。

以下、添付された図面に基づいて本発明の実施形態を詳細に説明する。 以下の実施形態による薄膜トランジスタ基板の製造方法は、薄膜トランジスタを含むあらゆる画像表示装置の製造に用いられるが、説明の便宜上、本発明の実施形態による薄膜トランジスタ基板の製造方法が用いられる画像表示装置として液晶表示装置を例として説明する。 ここで、液晶表示装置は、薄膜トランジスタアレイが形成された薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置される共通電極が形成された共通電極基板と、これらの基板の間に介在する液晶層を含む。

図１及び図２を参照して、本発明の第１実施形態による製造方法により製造された薄膜トランジスタ基板について詳細に説明する。 図１は、本発明の実施形態による薄膜トランジスタ基板の製造方法により製造した薄膜トランジスタ基板の配置図である。

絶縁基板１０は、耐熱性及び透光性を有する物質、例えば、透明ガラスまたはプラスチックからなる。

絶縁基板１０の上部にはゲート信号を伝達する複数のゲート配線２２、２６、２７、２８が形成されている。 ゲート配線２２、２６、２７、２８は、横方向に延びているゲート線２２、ゲート線２２に接続されて突起形態に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されている蓄積電極２７及び蓄積電極線２８を含む。

蓄積電極線２８は、画素領域を横切って横方向に延びており、蓄積電極線２８に比べて幅広く形成されている蓄積電極２７と接続される。 蓄積電極２７は、以後に説明する画素電極８２に接続されたドレイン電極拡張部６７と重畳（オーバーラップ）して画素の電荷保存能力を向上させるストレージキャパシタを形成する。 このような蓄積電極２７及び蓄積電極線２８の形状及び配置などは多様な形で変形され、画素電極８２とゲート線２２との重畳によって生ずる維持容量が十分な場合には形成しなくてもよい。

ゲート配線２２、２６、２７、２８は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）などからなる。 また、ゲート配線２２、２６、２７、２８は、物理的性質が異なる２つの導電膜（図示せず）を含む多重膜構造を有してもよい。 このうち、１つの導電膜は、ゲート配線２２、２６、２７、２８の信号遅延や電圧降下を減らすように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム系金属、銀系金属、銅系金属などから形成されてもよい。

これとは違って、他の導電膜は、異なる物質、特にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）及びＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）との接触特性に優れた物質、例えば、モリブデン系金属、クロム、チタン、タンタルから形成されてもよい。 このような組合わせの好ましい例としては、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜が挙げられる。 また、ゲート配線２２、２６、２７、２８は、導電性有機高分子系物質であるＰＥＤＯＴ（ＰｏｌｙＥｔｈｙｌｅｎｅＤｉＯｘｙＴｈｉｏｐｈｅｎｅ）をコーティング法で塗布するか、またはインジェクト−プリンティング法で印刷して形成してもよい。 但し、本発明はこれに限定されず、ゲート配線２２、２６、２７、２８は、多様な色々な金属と導電体または導電性有機高分子系物質から形成してもよい。

ゲート配線２２、２６及び絶縁基板１０の上部には、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）などの無機絶縁物質、ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、アクリル系物質、ポリイミドのような有機絶縁物質からなるゲート絶縁膜３０が形成されている。 ゲート絶縁膜３０の上部には、水素化アモルファスシリコンまたは多結晶シリコンまたは伝導性有機物質からなるアクティブ層パターン４２、４４が形成されている。

アクティブ層パターン４２、４４は、島状に形成され、ゲート電極２６上でゲート電極２６、蓄積電極２７などとオーバーラップされ、後述するソース電極６５、ドレイン電極６６とも少なくとも一部オーバーラップされる。 アクティブ層パターン４２、４４の形状は、島状に限定されず、多様に変形してもよい。

アクティブ層パターン４２、４４の上部には、シリサイドなどのｎ型不純物が高濃度でドーピングされているｎ＋水素化アモルファスシリコンまたはｐ型不純物がドーピングされているＩＴＯなどの物質からなるオーミックコンタクト層５２、５５、５６が形成されている。

オーミックコンタクト層５２、５５、５６の上部には、データ配線６２、６５、６６、６７が形成されている。 データ配線６２、６５、６６、６７は、縦方向に形成されてゲート線２２と交差して画素を規定するデータ線６２、データ線６２の分枝であり、オーミックコンタクト層５５の上部まで延びているソース電極６５、ソース電極６５と分離されており、ゲート電極２６または薄膜トランジスタのチャネル部に対してソース電極６５の反対側のオーミックコンタクト層５６の上部に形成されているドレイン電極６６、及びドレイン電極６６から延びて蓄積電極２７と重畳する広い面積のドレイン電極拡張部６７を備える。

データ配線６２、６５、６６、６７は、クロム、モリブデン系の金属、タンタル及びチタンなど高融点金属からなり、高融点金属などの下部膜（図示せず）とその上に位置する低抵抗物質の上部膜（図示せず）からなる多層膜構造を有してもよい。 多層膜構造のデータ配線６２、６５、６６、６７としてモリブデン（Ｍｏ）からなる下部データ配線６２ａ、６５ａ、６６ａ、６７ａ、アルミニウム（Ａｌ）からなる中間データ配線６２ｂ、６５ｂ、６６ｂ、６７ｂ及びモリブデン（Ｍｏ）からなる上部データ配線６２ｃ、６５ｃ、６６ｃ、６７ｃからなるデータ配線６２、６５、６６、６７が例示される。

ソース電極６５は、アクティブ層パターン４４と少なくとも一部が重複し、ドレイン電極６６は、ゲート電極２６を中心にソース電極６５と対向してアクティブ層パターン４４と少なくとも一部が重畳される。 ここで、オーミックコンタクト層５５、５６は、その下部のアクティブ層パターン４４と、その上部のソース電極６５及びドレイン電極６６間に存在し、接触抵抗を低める役割を行う。

ドレイン電極拡張部６７は、蓄積電極２７と重畳されるように形成され、蓄積電極２７とゲート絶縁膜３０とを挟んで蓄積キャパシタが形成される。 蓄積電極２７を形成しない場合、ドレイン電極拡張部２７を形成しなくてもよい。

オーミックコンタクト層５２、５５、５６は、その下部のアクティブ層パターン４２、４４とその上部のデータ配線６２、６５、６６、６７の接触抵抗を低める役割を行い、データ配線６２、６５、６６、６７と実質的に同じ形状を有する。

一方、アクティブ層パターン４２、４４は、薄膜トランジスタのチャネル部を除けば、データ配線６２、６５、６６、６７及びオーミックコンタクト層５２、５５、５６と実質的に同一の形を有する。 すなわち、薄膜トランジスタのチャネル部でソース電極６５とドレイン電極６６とが分離されており、ソース電極６５下部のオーミックコンタクト層５５とドレイン電極６６下部のオーミックコンタクト層５６も分離されているが、薄膜トランジスタ用のアクティブ層パターン４４は、ここで分離されず、結合して薄膜トランジスタのチャネルを生成する。

データ配線６２、６５、６６、６７及びこれらが覆われていないアクティブ層パターン４４の上部には保護膜７０が形成されている。 保護膜７０は、例えば、平坦化特性に優れて感光性（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等で形成されてもよい。 また、保護膜７０を有機物質で形成する場合には、ソース電極６５とドレイン電極６６との間のアクティブ層パターン４４が表れた部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ _２ ）からなる絶縁膜（図示せず）がさらに形成されてもよい。

保護膜７０には、ドレイン電極拡張部６７を露出させるコンタクトホール７７が形成されている。

保護膜７０の上部には、コンタクトホール７７によってドレイン電極６６と電気的に接続され、画素に位置する画素電極８２が形成される。 データ電圧が印加された画素電極８２は、共通電極基板の共通電極と共に電界を生成することによって、画素電極８２と共通電極間の液晶層の液晶分子の配列を決定する。

以下、本発明の第１実施形態による薄膜トランジスタ基板の製造方法について図１ないし図１３を参照して説明する。 図２は、図１の薄膜トランジスタ基板をＡ−Ａ´線に沿って切った断面図である。 図３ないし図１３は、本発明の第１実施形態による薄膜トランジスタ基板の製造方法を工程別に示す断面図である。

まず、図１及び図３に示すように、ゲート線２２、蓄積電極２７及び蓄積電極線２８を含むゲート配線２２、２６、２７、２８を形成する。

次いで、図１及び図４に示すように、ゲート配線２２、２６、２７、２８上に窒化シリコンからなるゲート絶縁膜３０、アクティブ層４０及びドーピングされたアモルファスシリコン層５０を、例えば、化学気相蒸着法を用いて各々１５０ｎｍないし５００ｎｍ、５０ｎｍないし２００ｎｍ、３０ｎｍないし６０ｎｍの厚さに連続して形成する。 次いで、ドーピングされたアモルファスシリコン層５０上にスパッタリングなどの方法でデータ配線用の導電膜６０を形成する。 本実施形態のデータ配線用の導電膜６０は、アルミニウムを含む。

具体的に説明すれば、データ配線用の導電膜６０として、モリブデンからなる下部データ配線用の導電膜６０ａ、アルミニウムからなる中間データ配線用の導電膜６０ｂ及び上部データ配線用の導電膜６０ｃを順次に多層に積層する。 このデータ配線用の導電膜６０は、以後のエッチング工程により前述した物質からなるデータ配線６２、６５、６６、６７を形成する。

次いで、前述したデータ配線用の導電膜６０の上部にフォトレジスト１１０を塗布する。
次いで、図５に示すように、マスクを介してフォトレジスト（図４の１１０参照）に光を照射した後で現像し、第１領域と第２領域とからなるフォトレジストパターン１１２、１１４を形成する。 この際、フォトレジストパターン１１２、１１４のうち、薄膜トランジスタのチャネル部、すなわち、ソース電極（図１の６５参照）とドレイン電極（図１の６６参照）との間に位置した第２領域１１４は、データ配線部、すなわち、データ配線が形成される部分に位置した第１領域１１２より薄くし、チャネル部とデータ配線部とを除いたその他の領域のフォトレジストはいずれも除去する。

この際、チャネル部に残っている第２領域１１４の厚さとデータ配線部に残っている第１領域１１２の厚さとの比は、後述するエッチング工程での工程条件によって異なるようにするが、第２領域１１４の厚さを第１領域１１２の厚さの１／２以下にすることが好ましく、例えば、４，００ｎｍ以下であることが好ましい。

このように、位置によってフォトレジストの厚さが異なるようにする方法は多数あり得るが、透光量を調節するために主にスリットや格子状のパターンを形成するか、半透明膜を使用する。

この際、スリット間に位置したパターンの線間幅やパターン間の間隔、すなわち、スリットの幅は、露光時に使用する露光器の分解能より小さいことが好ましく、半透明膜を用いる場合には、マスクの製作時に透過率を調節するために異なる透過率を有する薄膜を用いるか、厚さの異なる薄膜が用いられる。

このようなマスクを介してフォトレジストに光を照射すれば、光に直接露出される部分では、高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分では、光の照射量が少ないので、高分子は完全に分解されていない状態であり、遮光膜で遮蔽された部分では、高分子がほとんど分解されない。 次いで、フォトレジストを現像すれば、高分子の分子が分解されていない部分のみが残り、光が少なく照射された中央部分には、光が全く照射されていない部分より薄いフォトレジストの第２領域１１４を残しうる。 この際、露光時間をのばせば、あらゆる分子が分解されてしまうので、露光時間の選択に留意しなければならない。

このような薄いフォトレジストの第２領域１１４は、リフロー（ｒｅｆｌｏｗ）の可能な物質からなるフォトレジストを用いて、光が完全に透過しうる部分と光を完全に透過できない部分とに分けられた通常のマスクとして露光した後、現像してリフローさせてフォトレジストが残留しない部分にフォトレジストの一部を流すことによって形成してもよい。

次いで、第２領域１１４及びその下部のデータ配線用の導電膜６０に対するエッチングを進める。 この場合、データ配線用の導電膜６０は、フォトレジストパターン１１２、１１４をエッチングマスクとして使用して、例えば、燐酸、硝酸、酢酸などのエッチング液を用いてウェットエッチングしてもよい。

これにより、図６に示すように、データ線６２、チャネル部及びソース／ドレイン電極用の導電膜パターン６４のみが残り、これらの部分を除いたその他の部分のデータ配線用の導電膜（図５の６０参照）はいずれも除去され、その下部のドーピングされたアモルファスシリコン層５０が表れる。 この際、残っているデータ線６２及びソース／ドレイン電極用の導電膜パターン６４は、ソース及びドレイン電極（図１の６５、６６参照）が分離されずに連結している点を除けば、データ配線（図１の６２、６５、６６、６７参照）の形と同一である。 この場合、データ線６２及びソース／ドレイン電極用の導電膜パターン６４は、３層からなるデータ配線用の導電膜（図５の６０参照）をパターニングして形成されたものであるので、下部のモリブデン、中間のアルミニウム及び上部のモリブデンからなる３層のデータ線６２ａ、６２ｂ、６２ｃ及びソース／ドレイン電極用の導電膜パターン６４ａ、６４ｂ、６４ｃで形成される。

次いで、図７に示すように、データ線６２ａ、６２ｂ、６２ｃ、チャネル部及びソース／ドレイン電極用の導電膜パターン６４ａ、６４ｂ、６４ｃを除いたその他の部分の露出したドーピングされたアモルファスシリコン層（図６の５０参照）及びその下部のアクティブ層（図６の４０参照）をドライエッチング法で除去して、ドーピングされたアモルファスシリコン層パターン５２、５４及びアクティブ層パターン４４を形成する。 露出したドーピングされたアモルファスシリコン層及びその下部のアクティブ層は、フォトレジストパターン１１２、１１４をエッチングマスクとして用いてエッチングする。

この場合のエッチングは、ドーピングされたアモルファスシリコン層及びアクティブ層が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行わなければならない。 例えば、ＳＦ _６とＨＣｌとの混合ガスや、ＳＦ _６とＯ _２との混合ガスを使用すれば、ほぼ同じ厚さにアモルファスシリコン層及びアクティブ層の両膜をエッチングできる。

次いで、フォトレジストの第２領域１１４をドライエッチング法で除去する。 フォトレジストの第２領域１１４とドーピングされたアモルファスシリコン層及びアクティブ層は同時にドライエッチング法で除去される。

この場合、フォトレジストパターン１１２、１１４とアクティブ層に対するエッチング比が同じである場合、第２領域１１４の厚さは、アクティブ層とドーピングされたアモルファスシリコン層とを合わせた厚さと同じであるか、それより薄くなければならない。 これにより、チャネル部上に位置する第２領域１１４が除去されてソース／ドレイン電極用の導電膜パターン６４が表れ、その他の部分のドーピングされたアモルファスシリコン層及びアクティブ層が除去されてその下部のゲート絶縁膜３０が表れる。 一方、データ配線部の第１領域１１２もエッチングされるので薄くなる。

次いで、アッシング（ａｓｈｉｎｇ）によってチャネル部のソース／ドレイン電極用の導電膜パターン６４の表面に残っているフォトレジストの残渣を除去する。

次いで、図８に示すようにチャネル部のソース／ドレイン電極用の導電膜パターン６４、すなわち、フォトレジストの第２領域（図６の１１４参照）の下部のソース／ドレイン電極用の導電膜パターン６４をドライエッチングして除去する。 ソース／ドレイン電極用の導電膜パターン６４は、例えば、塩素系のエッチングガスを用いてドライエッチングしてもよい。 塩素系のエッチングガスを用いてソース／ドレイン電極用の導電膜パターン６４をエッチングすることによって、適切なエッチング率（ｅｔｃｈ ｒａｔｅ）及びエッチング均一性（ｕｎｉｆｏｒｍｉｔｙ）を確保しうる。

図７及び図８を参照して具体的に説明すれば、まずモリブデンからなる上部ソース／ドレイン電極用の導電膜パターン６４ｃをＳＦ _６とＣｌ _２とを主成分とするエッチングガスを用いてエッチングし、上部ソース電極６５ｃ及び上部ドレイン電極６６ｃを形成する。
次いで、アルミニウムからなる中間ソース／ドレイン電極用の導電膜パターン６４ｂを、Ｃｌ _２とＢＣｌ _３を主成分とするエッチングガスを用いてエッチングし、中間ソース電極６５ｂ及び中間ドレイン電極６６ｂを形成する。

この場合、エッチングガスの反応副産物であるＣｌ _２は、上部ソース電極６５ｃ及び上部ドレイン電極６６ｃの側壁、中間ソース電極６５ｂ及び中間ドレイン電極６６ｂの側壁、及びフォトレジストパターンの第２領域（図６の１１４参照）が存在した部位に隣接したフォトレジストパターンの第１領域１１２の側壁などに付着されて残留し、大気中の水分（Ｈ _２ Ｏ）と反応してＨＣｌを形成しうる。 このようなＣｌ _２とＨＣｌは、前述したフォトレジストパターンの第１領域１１２の側壁とモリブデンからなる上部ソース電極６５ｃ及び上部ドレイン電極６６ｃも一部エッチングしてアルミニウムからなる中間ソース電極６５ｂ及び中間ドレイン電極６６ｂを前述したフォトレジストパターンの第１領域１１２の側壁とモリブデンからなる上部ソース電極６５ｃ及び上部ドレイン電極６６ｃの外部に突出させる一方、アルミニウムからなる中間ソース電極６５ｂ及び中間ドレイン電極６６ｂを腐食させるので、迅速に除去する必要がある。

以下、本明細書でこれらＣｌ _２とＨＣｌとを反応副産物２００ａ、２００ｂと称し、このような反応副産物２００ａ、２００ｂを除去する工程について以後に詳細に説明する。

次いで、下部ソース／ドレイン電極用の導電膜パターン６４ａをＣｌ _２とＯ _２とを主成分とするエッチングガスを用いてエッチングし、下部ソース電極６５ａ及び下部ドレイン電極６６ａを形成することによって、ソース電極６５及びドレイン電極６６を完成する。 ソース／ドレイン電極用の導電膜パターン６４が３つの物質から形成されているので、このように３層からなるソース電極６５ａ、６５ｂ、６６ｃ及びドレイン電極６６ａ、６６ｂ、６６ｃが形成される。

次いで、図９に示すようにドーピングされたアモルファスシリコンからなるオーミックコンタクト層パターン（図８の５４参照）をフォトレジストパターンの第１領域１１２をエッチングマスクとして用いてエッチングする。 この際、ドライエッチングにしてもよい。 エッチングガスの例としては、ＣＦ _４とＨＣｌとの混合ガスやＣＦ _４とＯ _２との混合ガスまたはＳＦ _６とＣｌ _２とを主成分とするガスが挙げられ、これらのエッチングガスを用いると、均一の厚さに真性アモルファスシリコンからなるアクティブ層パターン４４を残すことができる。

この際、アクティブ層パターン４４の一部が除去されて薄くなり、フォトレジストパターンの第１領域１１２もある程度の厚さにエッチングされる。 このときのエッチングは、ゲート絶縁膜３０がエッチングされない条件で行わねばならず、第１領域１１２がエッチングされてその下部のデータ配線６２、６５、６６、６７が露出されないように、フォトレジストパターンを厚く形成することが好ましい。

これにより、ソース電極６５とドレイン電極６６とが分離されつつ、データ配線６５、６６とその下部のオーミックコンタクト層５５、５６が完成される。

以上の図７ないし図９に示したアクティブ層（図６の４０参照）をエッチングすることとフォトレジストパターンの第２領域（図６の１１４参照）を除去することと、ソース／ドレイン電極用の導電膜パターン６４をドライエッチングすること、アクティブ層パターン４４の一部をエッチングすることは、いずれもドライエッチング工程であるために同じチャンバ内で行える。

次いで、図１０に示すように前述したアルミニウムからなるソース／ドレイン電極用の導電膜パターン（図７の６４ｂ参照）とそのエッチングに用いたエッチングガスであるＣｌ _２とＢＣｌ _３とを主成分とするエッチングガスの反応副産物２００ａ、２００ｂであるＣｌ _２とＨＣｌとを反応副産物除去剤３００で物理的に除去する。 この場合、前述した工程を終えた絶縁基板１０をチャンバの外部に搬出した後、１５分以内に反応副産物２００ａ、２００ｂの除去工程を行う。

本実施形態の反応副産物２００ａ、２００ｂを反応副産物除去剤３００で物理的に除去する工程で、反応副産物２００ａ、２００ｂに加えられる物理力は反応副産物除去剤３００を反応副産物２００ａ、２００ｂに噴射（ｓｐｒａｙ）することにより得られる。 このように反応副産物２００ａ、２００ｂを除去する工程は、反応副産物２００ａ、２００ｂに圧力のような物理力が加えるように反応副産物除去剤３００を噴射して反応副産物２００ａ、２００ｂを除去する工程である。 したがって、このような工程は、反応副産物２００ａ、２００ｂが付着された絶縁基板１０を反応副産物除去剤３００に単にディッピング（ｄｉｐｐｉｎｇ）するような物理力を利用せずに反応副産物２００ａ、２００ｂを除去する工程に比べてはるかに効率的に反応副産物２００ａ、２００ｂを除去しうる。 両工程のかかる効率差は、実験例及び比較例を挙げて後述する。

反応副産物除去剤３００の温度は、ヒーターの出力に限界があるので、円滑な工程進行と工程コストとを考慮して２５℃以上６０℃未満であることが好ましい。 しかし、さらに高い温度の反応副産物除去剤３００を噴射できるなど多様な温度に反応副産物除去剤３００を噴射してもよい。 反応副産物除去剤３００の噴射温度は、チャンバの外部に絶縁基板１０を搬出した後、反応副産物除去剤３００の噴射を行うまでの遅滞時間と相関関係がある。

具体的には、反応副産物除去剤３００の噴射温度が２５℃程度である場合、遅滞時間は５分以内でなければ、反応副産物２００ａ、２００ｂが効率よく除去できず、反応副産物除去剤３００の噴射温度が約５０℃である場合、遅滞時間は１５分以内でなければ、反応副産物２００ａ、２００ｂが効率よく除去できないので、これを考慮して反応副産物除去剤３００の噴射温度と遅滞時間とを調節する。

噴射された反応副産物除去剤３００は、反応副産物２００ａ、２００ｂをリンス（ｒｉｎｓｅ）して除去するが、この過程でソース電極６５及びドレイン電極６６も共に除去されないように、ソース／ドレイン電極用の導電膜パターン６４と同じ物質からなるソース電極６５及びドレイン電極６６とがエッチング反応を起こさない反応副産物除去剤３００を用いる。 このような反応副産物除去剤３００としては、例えば、超純水（ＤＩＷ：ＤｅＩｏｎｉｚｅｄ Ｗａｔｅｒ）が望ましい。

反応副産物２００ａ、２００ｂの除去工程において、反応副産物除去剤３００の噴射圧力と噴射時間も効果的な反応副産物２００ａ、２００ｂの除去のための主要因子の１つとして例示される。 具体的には、反応副産物除去剤３００の噴射圧力は、１ｋｇｆ／ｃｍ ^２以上５ｋｇｆ／ｃｍ ^２以下であり、反応副産物除去剤３００を１０秒以上３分未満に噴射することが好ましい。 これらの噴射圧力及び噴射時間の範囲を外れる場合、反応副産物２００ａ、２００ｂの除去効果が微小であるか、反応副産物２００ａ、２００ｂを除去する間にソース電極６５及びドレイン電極６６も損傷されることがある。

前述したような工程で除去される反応副産物２００ａ、２００ｂは、３層からなるソース電極６５及びドレイン電極６６のうち、アルミニウムを腐食させるＣｌ _２またはＨＣｌであることはもちろんである。

このような工程でソース電極６５及びドレイン電極６６などに付着されている反応副産物２００ａ、２００ｂを除去することによって、３層からなるソース電極６５ａ、６５ｂ、６５ｃ及びドレイン電極６６ａ、６６ｂ、６６ｃのうち、アルミニウムからなるソース電極６５ｂ及びドレイン電極６６ｂが反応副産物により腐食されることを防止できる。

次いで、図１１に示すように、データ配線部に残っているフォトレジスト第１領域１１２を揮散（ｓｔｒｉｐ）して除去する。

次いで、図１２に示すように前記結果物上に保護膜７０を形成する。

次いで、図１３に示すように、保護膜７０をゲート絶縁膜３０共にフォトエッチングしてドレイン電極拡張部６７を各々露出させるコンタクトホール７７を形成する。

最後に、図１及び図２に示したように、例えば、４０ｎｍないし５０ｎｍの厚さのＩＴＯ層を蒸着し、フォトエッチングしてドレイン電極拡張部６７と連結した画素電極８２を形成することによって、薄膜トランジスタ基板１を完成する。

一方、ＩＴＯを積層する前の予熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で使用するガスとしては窒素を使用することが好ましく、これはコンタクトホール７７によって表れた金属膜６７の上部に金属酸化膜が形成されることを防止するためである。

以下、図９と図１０及び実験例と比較例を参照して、本実施形態の反応副産物除去剤３００の噴射による反応副産物２００ａ、２００ｂの除去工程とディッピングによる反応副産物２００ａ、２００ｂの除去工程との反応副産物２００ａ、２００ｂの除去効率を比較して説明する。

実験例１について説明する。 図９に示したように、ソース／ドレイン電極用の導電膜パターン６４をドライエッチングすること、アクティブ層パターン４４の一部のエッチングを経た絶縁基板１０をチャンバから搬出した後、直ちに図１０に示すように洗浄設備（図示せず）を用いて絶縁基板１０上に反応副産物除去剤３００を噴射した。 この場合、反応副産物除去剤３００の噴射圧力は、１ｋｇｆ／ｃｍ ^２ 、噴射時間は６０秒、反応副産物除去剤３００の温度は５０℃に設定した。 以後、絶縁基板１０の単位面積当り存在する反応副産物２００ａ、２００ｂの数を測定して表１に示した。

実験例２について説明する。 絶縁基板１０をチャンバから搬出して１５分が経過した後、絶縁基板１０上に反応副産物除去剤３００を噴射したことを除いては、実験例１と同じ方法で実験を行った。

実験例３について説明する。 反応副産物除去剤３００の温度を２５℃に設定したことを除いては、実験例１と同じ方法で実験を行った。

実験例４について説明する。 絶縁基板１０をチャンバから搬出して１５分が経過した後、絶縁基板１０上に反応副産物除去剤３００を噴射したこと、反応副産物除去剤３００の温度を２５℃に設定したことを除いては、実験例１と同じ方法で実験を行った。

比較例１について説明する。 絶縁基板１０を温度５０℃の反応副産物除去剤３００にディッピングしたことを除いては、実験例１と同じ方法で実験を行った。

比較例２について説明する。 絶縁基板１０をチャンバから搬出して１５分が経過した後、絶縁基板１０を温度５０℃の反応副産物除去剤３００にディッピングしたことを除いては、実験例１と同じ方法で実験を行った。

比較例３について説明する。 絶縁基板１０を温度２５℃の反応副産物除去剤３００にディッピングしたことを除いては、実験例１と同じ方法で実験を行った。

比較例４について説明する。 絶縁基板１０をチャンバから搬出して１５分が経過した後、絶縁基板１０を温度２５℃の反応副産物除去剤３００にディッピングしたことを除いては、実験例１と同じ方法で実験を行った。

前述した表１の結果から確認できるように、洗浄後、絶縁基板１０上に残存する反応副産物２００ａ、２００ｂの数は、チャンバ内で絶縁基板１０を搬出した後、反応副産物除去剤３００を絶縁基板１０に接触させるまでの遅滞時間及び反応副産物除去剤３００の温度を一定した場合、反応副産物除去剤３００に絶縁基板１０をディッピングする場合より実施形態のように反応副産物除去剤３００を絶縁基板１０に噴射する場合のほうがはるかに少なかった。

したがって、本実施形態のように反応副産物除去剤３００を噴射して反応副産物２００ａ、２００ｂを除去する工程が、反応副産物２００ａ、２００ｂが発生した絶縁基板１０を反応副産物除去剤３００に単にディッピングする工程に比べて洗浄効率が優れていることが分かった。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法によれば、アルミニウムを含むソース電極６５及びデータ電極６６のドライエッチング工程中に発生する反応副産物によるアルミニウムの腐食を防止してソース電極６５及びデータ電極６６の腐食を防止することができる。

以下、図１ないし図９及び図１１ないし図１４を参照して、本発明の第２実施形態による薄膜トランジスタ基板の製造方法について詳細に説明する。 図１４は、本発明の第２実施形態による薄膜トランジスタ基板の製造方法を示す工程概略図である。 説明の便宜上、以前実施形態の図面に示した各部材と同一機能を有する部材には同一符号を付して、その説明は省略するか、簡略化する。

本実施形態の薄膜トランジスタ製造方法も、図３ないし図９に示したステップを経て、絶縁基板１０上に順次にゲート配線２２、２６、２７、２８、ゲート絶縁膜３０、アクティブ層パターン４２、４４、オーミックコンタクト層５５、５６、ソース電極６５及びドレイン電極６６を形成する。

前記実施形態と同様に３層からなるソース電極６５ａ、６５ｂ、６５ｃ及びドレイン電極６６ａ、６６ｂ、６６ｃの形成過程で、アルミニウムからなる中間ソース／ドレイン電極用の導電膜パターン６４ｂのドライエッチングガスとソース／ドレイン電極用の導電膜パターン６４ｂの反応副産物２００ａ、２００ｂが生成され、これはアルミニウムからなるソース電極６５ｂ及びドレイン電極６６ｂを腐食させる恐れがあるので、その後に続く工程の間に除去する。

図１４を参照すれば、本実施形態の反応副産物２００ａ、２００ｂを反応副産物除去剤３００で物理的に除去する工程で、反応副産物２００ａ、２００ｂに加えられる物理力は、前述したソース電極６５ｂ及びドレイン電極６６ｂが形成されている絶縁基板１０をスピンナー４００の据置台４１０上に配置して回転させることによって得ることができる。 このように所定の温度を有する反応副産物除去剤３００を所定の圧力で反応副産物２００ａ、２００ｂに噴射してもよい。

すなわち、本実施形態の反応副産物２００ａ、２００ｂの除去は、反応副産物２００ａ、２００ｂに加えられる物理力がスピンナー４００の回転軸４２０による回転力と噴射圧力とにより形成される。 この場合、絶縁基板１０を回転させつつ、反応副産物除去剤３００を噴射することは、絶縁基板１０をチャンバの外部に搬出した後、１５分以内の遅滞時間以内に行う。 このような遅滞時間は反応副産物除去剤３００の温度によって異なりうる。

本実施形態の反応副産物２００ａ、２００ｂの除去工程において、スピンナー４００の回転速度及び反応副産物除去剤３００の温度、噴射圧力及び噴射時間は、最適の反応副産物２００ａ、２００ｂの除去効率を有しつつも、ソース電極６５及びドレイン電極６６が損傷されないように設定する。

このような工程で反応副産物２００ａ、２００ｂを除去してアルミニウムを含むソース電極６５ｂ及びドレイン電極６６ｂの腐食が防止される。

次いで、図１１ないし図１３に示したように、フォトレジストパターンの第１領域１１２をストリップして除去し、絶縁基板１０上に保護膜７０、コンタクトホール７７を形成する。

最後に、図１及び図２に示したように、画素電極８２を形成することによって、薄膜トランジスタを完成する。

本発明の第２実施形態による薄膜トランジスタ基板の製造方法によれば、アルミニウムを含むソース電極６５及びデータ電極６６のドライエッチング工程中に発生する反応副産物によるアルミニウムの腐食をさらに容易に防止することによりソース電極６５及びデータ電極６６の腐食を防止しうる。

以上、添付図を参照して本発明の実施例を説明したが、本発明が属する技術分野で当業者ならば本発明がその技術的思想や必須特徴を変更せずとも他の具体的な形に実施されうるということが理解できるであろう。 したがって、前述した実施例は全ての面で例示的なものであって、限定的なものではない。

本発明の配線の腐食が防止される薄膜トランジスタ基板の製造方法は、液晶表示装置のようなフラットパネル表示装置に適用される。 但し、前述した配線の腐食が防止される薄膜トランジスタ基板の製造方法が適用される装置は例示的なものに過ぎない。

本発明の実施形態による薄膜トランジスタ基板の製造方法により製造した薄膜トランジスタ基板の配置図である。

図１の薄膜トランジスタ基板のＡ−Ａ´線の断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第１実施形態による薄膜トランジスタ基板の製造方法の工程別に示す断面図である。

本発明の第２実施形態による薄膜トランジスタ基板の製造方法を示す工程概略図である。

符号の説明

１０ 絶縁基板２２ ゲート線２６ ゲート電極２７ 蓄積電極２８ 蓄積電極線３０ ゲート絶縁膜４０ アクティブ層５５、５６ オーミックコンタクト層６２ データ線６５ ソース電極６６ ドレイン電極６７ ドレイン電極拡張部７０ 保護膜８２ 画素電極２００ 反応副産物３００ 反応副産物除去剤４００ スピンナー４１０ 据置台４２０ 回転軸