本申请是一份在美国的在先申请的部分继续申请，该在先申请是在1986年1月5日递交的，申请号为729，318，尚处于待批状态，（本公司对该申请的编号为TI-11029），这两个申请为相互有关相关的申请。

本发明涉及超大规模集成电路及其制造方法。

互连技术正在日益成为超大规模集成电路（下文称VLSI）的主要阻碍，特别是采用多个制有图形的多晶硅层或者金属层作互连时，给接触孔的蚀刻和使层间的电介质平面化的加工工艺带来很大的压力。然而，由任一附加的互连层所提供的附加的线路安排能力又往往向电路设计人员提供了选择的余地，使其可将电路的布局变得更加紧凑，可将电路特性变得更加完善，和/或可将电路的设计变得更为简便。

由于这些原因，人们作了很大的努力来改进加工方法，以便包括一隐埋接触。隐埋接触法是这样一种加工方法，即在该方法中采用的多晶硅层或金属层为单层，该层不仅可以形成金属氧化物半导体（下文称MOS）栅极，而且还可通过采用同一层上的制有图形的其他部分来形成与金属氧化物半导体（下文称MOS）晶体管的源极/漏极区的接触。就是说，同一多晶硅或多氧化物（Polycide）薄膜层在某些部位必须通过一非常薄的、高度完整的栅极氧化物与壕（moat）分开，而在另一些部位必须与重掺杂的壕区形成欧姆接触。这样，就会在加工方法中产生一些问题，主要分三个方面：第一，栅极氧化物 的完整性变得更加难于保持。第二，由于在多晶硅材料和块硅之间的相互扩散使缩小比例受到限制。也就是说，用于形成多晶硅导电的磷掺杂通常是向外扩散到位于接触部位的硅基片上。然而，当器件按比例缩小到一个较小的几何尺寸时，磷扩散可以对沟道阻止掺杂的大部分进行反掺杂，导致在有效面积之间的漏泄。第三，在互补金属氧化物半导体（下文称CMOS）的加工中，第一接触是非常需要的，但在目前的工艺方法中，不具有任何用于形成与P+壕区接触的制造方法。不仅有如何避免在N+多晶硅和P+衬底之间出现一个二极管的问题，而且类似于掺杂物向外扩散之类的问题也可以在对P+的第一接触处引起多晶硅和P沟道金属氧化物半导体（下文称PMOS）衬底之间发生短路。

发表了有关对源极/漏极作硅化处理的、在自对准硅化钛的工艺过程中提供一局部的互连层的方法的建议，这种对准硅化钛的、对源极/漏极作硅化处理的方法是在一份美国专利申请中披露的，该申请是在1983年6月5日递交的，该申请号为429，0691（本公司对该申请的编号为TI-9596）。为便于参照起见，特在此处引证这项申请。在这种工艺过程中，在全面沉积金属钛后，在氮气氛中对其加热，从而使钛与诸如源极/漏极区之类的暴露的硅表面起化学反应，或者与暴露的多晶硅线条的上表面起化学反应以形成硅化钛。然后，将不起形成硅化物反应的那部分钛剥去（作为一种例子，可采用湿蚀刻法）。这种方法提供了一种不需任何图形制作步骤的，自对准硅化工艺的方法。这种自对准硅化工艺的方法已在集成电路的制造中得到了广泛的运用。

先前，根据这种方法提出的局部互连的方案采用附加的制有图形的硅，从而可按需要在场氧化物上提供延伸的导电的硅化物区域，也就是说，在由休伊特·帕卡德公司（Hewlett    Packard）研制出来 的，发表于1984年的IEDM会刊的118页上的这种方法中（为便于参照起见，特在此处引述这个方法），在全面沉积钛金属后和在对其加热以便引起硅化物反应之前，先在钛金属的上面对一薄的硅层（多晶或非晶硅）作图形化处理。在加上这种硅层的地方，在反应过程中就将形成硅化物，从而就能形成在栅极侧壁氧化物上或场氧化物区域上延伸的硅化物，在得克萨斯仪器公司以前所研制出的一种类似的方法中，使用制成图形的硅条带，这种硅条带是在加上钛金属之前加上的。

然而，所有这些方法都具有局限性，即都需要沉积一层附加层。因此，所有这些方法在工艺方法上都过于复杂。

其它的与本申请的审查有关的公开文章，可以在下列论文中找到：C.Y.提（C.Y.Ting）撰写的论文，刊登在1984年的IEDM会刊的110页中特别是113页;M，阿尔泼瑞等人（M.Alperin）撰写的论文“大规模集成电路中应用的自对准TiSi2工艺”，发表在美国电机电子工程师学会的会刊“电子器件”上的、1985年2月号的第141页中。

本发明提供对源极/漏极（最好是栅极）作硅化物处理的，在自对准直接反应的硅化钛工艺中，更为简便的形成局部互连的方法。

已发现：在直接反应的硅化钛的硅化物处理是在氮气氛中进行时，在场氧化物区上的钛金属层中形成了一层氮化钛（TiN）。因此，在发生硅化物反应之后，没有与硅源接触的、因此也就是没有形成硅化物的这部分沉积上去的钛金属不仅仅是先前人们所认为的那样的没有起反应的钛金属，还包括氮化钛中的一大部分。本发明利用这种新发现的氮化钛层来提供一种新的和具有优越性的局部互连方法及其结构。

在硅化物阶段之后，氮化钛层被制上图形，然后有选择地，即在 不需要的地方，从硅化钛和氧化硅区域中除去氮化层。此后，在较高的温度中（例如是800℃）进行最终的热处理以使硅化钛层中的最终的薄层电阻降低到每方-欧姆以下。

为集成电路领域中的人们所熟知的是，氮化钛是导电的以及把氮化钛作为接触中的导电的扩散阻挡层都是早先已公开的技术，但是在原始申请的申请日之前没有一篇公开发表的文章谈到如同在本发明中所述的那样，讨论过采用氮化钛来提供局部互连的问题。

本文中提供的结构中，壕对壕的互连通过一非常薄的（例如是1000埃）氮化层制成。本发明至少具有下述优点：

1.本工艺过程比上面讨论过的制作硅化钛的局部互连方法简单。

2.因为氮化硅是非常好的扩散阻挡层，所以可以避免经过硅化物相互扩散的问题。在CMOS中，采用局部互连层来使p+壕区与n+多晶硅栅极相连或者与n+壕区相连的制造工艺中，这一点是特别有利的。

3.按照本发明的氮化钛，在n+多晶硅栅极和p型壕区之间提供局部互连的过程中具有极大的优越性。因为从栅极到壕的距离一般来说大大小于从n+到p+的间隔，所以互扩散在此处就是特别突出的问题。

4.因为能把氮化钛局部互连层制作得非常非常薄，故在后继的未平面化的层中所产生的垂直方向的额外构成是微乎其微的。

5.因为氮化钛层是如此之薄，所以用来将其除去的蚀刻就不需要是各向异性的，这就进一步简化了工艺过程。

6.即便是一非常薄的氮化钛层也能够具备非常低的薄层电阻值，其数量级约为每方5至10欧姆。

7.氮化钛局部互连层还能够被用来在用于接触的部位提供一扩散阻挡层。也就是说，与壕的接触能够将金属沉积在氮化钛的顶部而不是直接沉积在硅上，从而有效地阻止了金属和硅之间的互扩散。这样就简化了对互连金属化的选择。这一点在非铝金属化的使用在当前变 得越来越普遍的时候显得格外有利。

8.氮化钛叠加在场氧化物上就意味着不需要将接触孔与壕的边缘对得很准，接触孔可以叠加到位于场氧化物区边缘的上表面上的氮化钛上。

9.本发明提供一种导电性能是如此之好的局部互连层，以至于能够在一些应用中不必再用条带，从而就使本发明能在这些应用的加工工艺中省去双层金属（以下称DLM）的加工步骤，而不会对速度和面积造成任何损害。

10.在线路设计中可以减少第二接触的数目。因为经过TiM层的一些相互独立的互连能够取代一些金属的互连。

11.本发明中的工艺方法本身就适用于共用的接触，也就是说，适用于制作在两个互连层和同一部位的衬底之间的接触。这样就给设计人员带来额外的灵活性。

12.采用硅条作局部互连的方法容易产生断路，因为硅条在栅极底部穿越一定的角度，因此为了避免这一点，需要将硅条制得比较厚一点，其厚度在某些工艺方法中达到2500埃，这样就会降低构形质量及产量。与此相对照，本发明中的TiN条就不存在这样的问题，因此也就不需要制得如此之厚。

13.氮化钛对于氧化物的蚀刻较之于硅化钛更具有耐蚀性能，从而在采用平面化的多层氧化物的工艺过程中，可以减少在接触蚀刻步骤中，由于对多层氧化物进行过蚀刻而引起的损失。

14.将壕接触叠加到氧化物区域上的能力意味着在壕中的源极/漏极可以采用最小的几何形状。

15.本发明能使各CMOS逻辑级之间的连接在不需要任何接触孔的条件下实现，这样就使本发明具备了在面积、速度和产量上的优点。

16.本发明能完成隐埋接触的所有功能，而不会产生通常由隐埋接触工艺所引起的那种对栅极氧化物完整性的破坏。

17.本发明能完成隐埋接触的所有功能，而不会有通常由隐埋接触工艺所引起的p+欧姆接触的串联电阻的重复性降低的缺点。

18.本发明能完成隐埋接触的所有功能，而不会引起对有从多晶硅到p+源极/漏极区的局部连接的下面的n+区域的短路。

19.本发明能制造亚微米的CMOS器件，在这种器件中，无论是n-沟道器件还是p-沟道器件都是表面沟道器件，并且不会对面积造成损失。

20.本发明能制造亚微米的CMOS器件，在这种器件中，无论是n-沟道器件还是p-沟道器件都是表面沟道器件，，并且不需要采用一金属层来把n+多晶硅栅极层连接到p+多晶硅栅极层上。

21.本发明能制造亚微米的CMOS器件，这种器件具有两种导电类型的多晶硅栅极，而且不必增加面积或降低速度，所采用的是，在原来会在电路布局中被浪费掉的地方，通过池的边界，把p+连接到n+栅极的方法。

22.本发明能制造亚微米的CMOS器件，这种器件具有两种导电类型的多晶硅栅极，它不需要额外的沉积、掩模、蚀刻、或者注入步骤（假定不采用源极/漏极的反扩散的话）中的任何一个步骤，而能提供一具有局部连接的覆盖壕的工艺，如在原始的申请中所公开和提出专利权的那样。

23.本发明能制造亚微米的CMOS器件，这种器件具有两种导体类型的多晶硅栅极，它不需要任何新的，在CMOS制造中还没有被很好地加以证明的工艺参数。

24.就已知的设计规则来说，本发明提供了一种较之于其他的能可靠地加以制作的全-CMOS静态随机存取存贮器（下文称SR AM）单元更为紧凑的单元。

25.就已知的设计规则来说，本发明提供了一种较之于采用金属跨接线或隐埋接触的先有技术中的全-CMOS    SRAM单元更为紧凑的单元。

26.就已知的设计规则来说，本发明提供了一种较之于其他的能可靠地加以制作的全-CMOS    SRAM单元更加快连的单元。

27.本发明提供了一种能可靠地加以制造的、除电源和信号总线连接之外不采用金属层的全-CMOS    SRAM单元，这样就有利于设计人员自由地将SRAM块包含到定制的或未定制的逻辑中去。

28.在一些实施例中，采用在TiN形成的制成图形的硬掩模（hardmasking）就能（在实际上）对具有氮化物的所有这些优点的局部互连进行图形处理，而不必采用一种非标准的蚀刻工艺来对氮化钛进行有选择地蚀刻。

29.在TiN形成前加硬掩模的实施例能（在实际上）以一种可按比例缩小的方法来对局部互连（这种互连具有氮化钛的所有优点）进行图形处理，这是因为限制几何形状的步骤只不过是氧化物的蚀刻。

在IEDM1985年的论文中，休伊特·帕卡德公司（下文称为HP）的研究人员建议，在对钛的硅化物直接反应的工艺方法中，在反应步骤之前，在沉积的钛金属上加一层溅射的硅层以提供制成图形的硅化钛的局部连接。当时，显然有人认为这些局部的互连可提供可以与本发明中的氮化钛互连相匹敌的优点，然而，这不仅需要更进一步的工艺复杂性，而且也不具有本发明中的关键性的优点：硅化钛提供了硼和磷进行有效扩散的途径，从而互扩散和反掺杂的问题依然十分严重。与此相对照，在本发明中，氮化钛是一个非常好的扩散阻挡层，从而也就不会出现这些问题。HP在1985年的论文中提到的工艺方法中磷的反掺杂问题可以从最近的HP的论文加以证实。这篇论文描述 了一个16K的静态随机存取存贮器，该存贮器是采用他们的TiSi2条带的方法加以制作的，但是采用这种方法仅仅是为了把P-型结和N-结连接在一起。也就是说HP的研究者没有采用局部的互连来把栅极连接到结上。在验证本发明的优点的设计中，得克萨斯仪器公司的研究人员设计了一种完全按照HP设计的静态随机存取存贮器单元，也就是说，该单元之中，用局部互连来连接，采用金属条带加第二接触来对栅极进行交叉耦合。在这种HP方法中，不能通过局部互连对栅极和结进行互连，采用1微米的设计规则结果是单元的形状比采用TiN来局部互连，并采用同样的设计规则的几何形状的单元大75%。这一点表面明了在执行局部互连的功能时TiN具有超过TiSi2的优点。

本发明具备隐埋接触结构的全部电路优点，但不需要增加相应的费用。例如，本发明还能提供比不采用隐埋接触所能达到的紧凑（更小型）的SRAM单元。此外，通过本发明达到的紧凑度（密集度）上的改进甚至还超过了先有技术中的隐埋所能达到的程度：因为本发明还能够把壕接触叠加到场氧化物区域上，能将壕区制成最小的几何形状，进一步节约了面积。并且，在通常的隐埋接触方法中，隐埋接触之下的壕区必须通过多晶硅对源极/漏极注入进行屏蔽，以致于使通常的隐埋接触方法必须依赖于互扩散的作用，以确保隐埋接触没有太大的扩散电阻。这一点对于本发明来说，则不成为问题，从而本发明在比例缩小方面也就胜过前者。本发明的又一个优点是：由本发明提供的氮化钛的局部互连层比在先有技术中的隐埋层中采用的多晶硅的互连薄一些，从而使得由局部互连层所引入的构形上的偏差也是本发明的比较少。

原始发明描述了一种新型的、用于VLSI集成电路的氮化钛局部互连技术并且对该技术提出了权利要求。本发明则更进一步给出了 对两个重要的实例的附加的细节，其中采用氮化钛局部互连技术来制作：1）一种小得多和快得多的SRAM单元，2）具有n+和p+多晶硅栅极的（可避免隐埋沟道问题的）亚微米的CMOS电路，其中从n+到p+多晶硅的条带是按照氮化钛局部互连的方式加以制作的。

先有技术中的SRAMS的主要限制一直是封装的密度和速度。之所以会产生封装密度问题是由于下列事实：如果按照图5所示的那样，将单元按不采用隐埋接触的通常的方式加以设计的话，必须使用跨接线，这样就会化费很多面积。另一方面，如果采用隐埋接触的话，在对栅极氧化物进行图形处理时会出现加工工艺上的困难。此外，第一接触提供了从多晶硅栅极层到壕的扩散途径，因此在全CMOS的加工过程中，第一接触是不可靠的，这是由于扩散途径使得多晶硅栅极层的n+能够对p+源极/漏极区作反掺杂。

有关按比例缩小的CMOS中的隐埋沟道的PMOS（P-沟道）器件的问题讨论了好多年。问题的产生是由于所用的n+多晶硅栅极的逸出功之故。当CMOS器件继续按比例缩小时，漏极引起的击穿问题变得更为严重。必须采用高池掺杂浓度来防止源极到漏极之间的击穿现象的发生。对于栅极长度为0.5微米的晶体管来说，需要1E17cm-3左右的浓度。较高的衬底掺杂对反转型晶体管来说，通常将导致阈值电压的数据增大。当把n+POCI-掺杂的多晶硅用于栅极时（正如通常所做的那样），对于n-3沟道的晶体管来说这种增加了的阈值电压不会产生什么问题，因为在n+多晶硅和p-型池之间逸出功的差异使原来由于高池浓度要产生的高的VT降低。然而，在p-沟道晶体管中，在n+多晶硅和n-型池之间却不存在这种逸出功的差异，所以阈值电压的数值就是非常之大：为了获得0.8V左右的阈值电压，通常添加一种硼阈值转换注入，但这样会形成一种浅的隐埋沟道的晶体管。这样就增加了器件的亚阈值的泄漏。无论在什么情况下，一般都认为 这样一种隐埋沟道的设计对0.5微米的晶体管都将是不能令人满意的。

换句话说，在通常的按比例缩小的N-沟道金属氧化物半导体器件（下文中简称为NMOS器件）中，这种沟道（例如可以是掺杂为4 E16p-型）将有一个接近于价带边缘的费米能级，而重掺杂的n-型多晶硅栅极具有大体位于导带边缘或位于导带边缘之上的费米能级。因此，这两种费米能级之间的差或者说它们的逸出功之间的差别-逸出功是费米能级和真空电位之差形成了一个大约为0.9伏的平带电压。如果不存在平带电压（即不存在逸出功的差），n-沟道的器件的阈值将大约为1.8伏（这是就250埃的栅极氧化物和4 E16cm-3的沟道掺杂而言的），这就太高了。但是0.9伏的平带电压（逸出功的差值）意味着n-沟道的阈值电压减少到0.9伏左右，而这是有利的。然而，在通常的按比例缩小的PMOS器件中不存在这样一种逸出功的差值（因为栅极和沟道的费米能级都近于导带边缘），因此平带电压大约为零。这就意味着，高的p-沟道阈值电压（例如1.8伏）没有被平带电压减小，从而必须通过注入来使PMOS器件发挥功效。这种注入必定会产生一隐埋沟道的器件，这种器件的特性是比较低的，特别是在断开特性上更为低劣。

这个问题已经讨论了好多年，长期以来所建议的用于避免这种问题的方法是在多晶硅的单一沉积层，采用n+多晶硅来形成NMOS器件的栅极层，采用p+多晶硅来形成PMOS器件的栅极层。在任何一种此类方法中，都要进行某种类型的掩蔽或注入或掩蔽沉积步骤，以便使多晶硅具有性质不同的n+和p+区域，但是这一点并不困难-例如，能对此采用源极/栅极注入，问题是在于在n+多晶硅层和p+多晶硅层之间将如何进行连接，而这点往往就是此类方法失败的地方。例如，有人建议采用硅化物来实现这种连接，但因此就再一次出现通过硅化物产生掺杂剂的反扩散问题，以致于使得在邻近于n+/硅化物p+接触 处的多晶硅的薄层电阻被反掺杂增加了。另一方面，如果将金属跨接线用于这种互连，那么就面积的使用角度来看，代价是非常昂贵的。

除了缩小晶体管栅极的长度，有必要缩小其他的适用尺寸才能获得高的密度。因此，在（1）具有n+多晶硅的n-沟道晶体管和（2）具有p+多晶硅的p-沟道晶体管之间的距离变得极端微小。由这种缩小所引起的问题在于，可能发生在两种类型的晶体管栅极之间的n+和p+掺杂剂的互扩散。当栅极是由二硅化钛覆盖时，这种问题将变得更加严重，因为硼和磷的扩散是很快的。这种互扩散将引起栅极的反掺杂，使得对多晶硅栅极中的费米能级的控制难于做到。

本发明的优点之一在于对反掺杂问题给出了解决办法，即通过使用TiN使多晶硅与多晶硅相连或者使多晶硅与壕相连，以防止经过局部互连产生反扩散，这种局部互连起到了阻挡层的作用。

下面是此实施例的样品生产工艺流程：

1.对多晶硅无掺杂的沉积，接着再进行图形处理，（也可以采用硅化物或polycide，或者任何一种含有硅的多晶物质来制作栅极层）。

2.接着进行透过注入以提供低密度掺杂区（下文称LDD）。

3.把侧壁氧化物沉积到栅极上，按图形对源极/漏极进行注入。此注入也使多晶硅掺杂。

4.淀积Ti（1000埃）（例如可在室温下进行溅射并在675℃温度下进行炉内直接反应）以便在栅极和壕上产生TiSi2以及在其他地方产生TiN。

5.对TiN作图形处理，并将不需要的TiN除去。

6.将TiSi2和TiN层在800℃中进行退火处理。

实施本发明的另一方法是采用等离子体氧化物层，也就是说，通过等离子体增强的化学汽相沉积（下文称CVD）来沉积一低密度的氧化硅以便在实行氮环境的退火处理之前在希望局部互连的地方有选 择地掩蔽掉已沉积的钛金属以后将不需要的氮化钛进行剥离时，氧化物掩模在适当的位置被保留着，对钛和位于钛层之下的钛的反应产物起着保护作用。这样一种方法对于实施本发明不一定是一种最佳的方式，但它是另一种可以实施的方案。

如上述，TiN是极为有用的，它可以用作减少MOS器件的串联电阻的壕覆盖层，用作减少多晶硅线条的电阻的多晶硅覆盖层，用作局部互连材料以及作为各种掺杂剂的一种良好的阻挡层。然而，这样一些众多的用途在工艺条件上却产生了一些互相矛盾的需要：在目前的全部最佳实施方式中，TiN是直接反应的TiSi2过程中的付产品，它的厚度是由沉积的TiN的厚度决定的;但是这一厚度又受到器件本身对硅化物厚度的要求的制约，它的厚度是由诸如连接深度、TiSi2薄模的应力、电流截面以及电场截面之类的因素决定的。当CMOS器件继续缩小和使用浅的源极/漏极结时，必须采用厚度较薄的TiSi2，因此也就需沉积较薄的Ti。这样就意味着将产生较薄的TiN。这种较薄的TiN具有较高的薄膜电阻，这种薄膜电阻使TiN不太符合人们把它作为一种互连材料的愿望。此外，较薄的TiN层在用作接触孔底部的蚀刻阻挡特性时的效果也不理想。其次，如果TiN层是足够薄的话，它在用作接触孔底部的扩散阻挡层以起到防止在接触金属和硅之间的硅、金属或掺杂剂的扩散的作用时效果也差一些。

本发明的实施例通过提供一种将TiN的厚度增加到所希望有的任何数值而又不影响TiSi2的厚度的这样一种加工方法来解决上述这些制约。这种用来制作较厚的TiN层的附加的工艺步骤是简单的，并具备与目前的CMOS制造技术的相容性。

通过在第一层钛在氮气氛中加热后沉积第二层钛或者其他适当的金属的方式，在由第一次反应所形成的合成物的表面处的TiN将 形成一扩散阻挡层，该阻挡层确保第二次反应的产物几乎全部都是TTiN。

所发明的这种用来增加TiN的厚度的方法至少具有下列优点：

1.该方法与现有的CMOS制造技术充分相容，因此不需要新的制造技术。

2.TiSi2和TiN的厚度是相互独立地受到逐次沉积的Ti和热反应物的控制，从而为对加工方法进行优化提供了更大的自由度。这一点对于浅的源极/漏极结和满足对TiN薄膜电阻的要求来说是重要的。

3.在一种能得到TiN局部互连的所有的优点的加工方法中，能够将在源极/漏极表面上的TiSi2层的厚度选择成人们所希望达到的那样微薄，而又不会放弃对TiN局部互连线路上的薄膜电阻值的要求为代价。

4.在一种能得到TiN局部互连的所有的优点加工方法中，包括在接触孔底部处采用的TiN层，能够将源极/漏极表面上的TiSi2层的厚度选择成人们所希望达到的那样微薄，而又不会以放弃接触孔底部处的TiN层的蚀刻阻挡特性为代价。

5.在一种能得到TiN局部互连的所有的优点加工方法中，包括在接触孔底部处采用的TiN层，能够将源极/漏极表面上的TiSi2层的厚度选择成人们所希望达到的那样微薄，而又不会以放弃接触孔底部处的TiN层的扩散阻挡层为代价。

按照本发明，提供了一种用于制造集成电路的加工方法，该方法的工艺步骤包括：

1.提供一衬底;

2.在预定的图形中提供器件隔离区以便将壕区限定在预定的部位;

3.在上述壕区中的预定部位制作绝缘栅场效应晶体管;

4.沉积一种主要由钛组成的金属;

5.在一有氮气氛的环境中对上述衬底和上述钛金属加热，以便使上述钛金属与上述衬底暴露在外的部分起反应从而形成硅化钛，上述钛金属的其他部分也与上述氮气氛环境起反应从而形成一种在其表面具有大百分比的氮化钛的层;

6.对上述氮化钛制作图形以便在预定的图形中提供局部互连。

按照本发明还提供了一种集成电路器件，该器件包括：

·一衬底;

·一用于限定暴露在外的半导体材料的预定的壕区的器件隔离区;

·靠近上述壕区表面的多个有源器件;以及

·一含有线路的局部互连层，线路主要是由氮化钛组成，线路把位于整个上述器件隔离区之上的上述壕区的预定部位加以互连。

按照本发明还提供了一种集成电路器件，该器件包括：

·一衬底

·多个NMOS晶体管，该晶体管具有：

-主要是由硅组成的并位于上述衬底表面附近的、基本上是晶体的沟道区，以及

-基本上是多晶体的、含有大部分硅的、被掺有n-型杂质的栅极;

·多个PMOS晶体管，该晶体管具有：

-主要是由硅组成的并位于上述衬底表面附近的、基本上是晶体管的沟道区，以及

-基本上是多晶体的、含有大部分硅的、被掺有n-型杂质的栅极;

·多个局部互连，该局部互连在预定的部位把上述NMOS晶体管的上述栅极中选出的栅极电气连接到从上述PMOS晶体管的上述栅极中选出的栅极上，所述的局部互连含有大部分的氮化钛。

按照本发明还提供了一种静态随机存取存贮器单元的阵列，该阵列包括：

·多个静态随机存取存贮器单元，每个单元包括：

-第一和第二交叉耦合的倒相器

-上述每个倒相器含有

＊一向上拉的晶体管

＊和一向下拉的晶体管

-上述单元中的每个单元内的上述各个向下拉的晶体管彼此都由一场氧化物区域隔开，

按照本发明还提供了一种静态随机存取存贮器单元，该单元包括：

·第一和第二交叉耦合的倒相器，上述每个倒相器含有：

-一向上拉的晶体管

-和一向下拉的晶体管

-上述每个向上拉的晶体管和上述每个向下拉的晶体管

＊具有一晶体管的沟道，其中的源极与一基本上是稳定的电压相连

＊和具有一绝缘栅，电容性地耦合到上述沟道上

＊和具有一漏极，

·上述第一倒相器中的上述向上拉的晶体管和向下拉的晶体管中的至少一个晶体管中的上述栅极通过一局部互连层连接到上述第二倒相器中的上述向上拉的晶体管和向下拉的晶体管中的至少一个晶体管中的漏极上，

-上述局部互连层具有比上述第一倒相器中的上述向上拉的晶体管的上述栅极的厚度为小的最小的

厚度

-和欧姆接触直接做在上述栅极和上述漏极上。

按照本发明还提供了一种静态随机存取存贮器单元，该单元包括：

·第一和第二交叉耦合的倒相器，上述每个倒相器含有：

-一向上拉晶体管

-和一向下拉的晶体管

·第一和第二存取晶体管，它们是有选择地将上述第一倒相器的输出连接到第一位线，并将上述第二倒相器的上述晶体管的输出连接到第二位线的;

·其中，上述单元中每个单元里的所有上述各自的向下拉的晶体管都制在一公共衬底中，并通过场隔离区域彼此相互隔开，

·并且在其中，上述单元中每个单元里的所有上述各自的向上拉和向下拉的晶体管都制在一公共衬底中，并通过场隔离区域彼此相互隔开，

·并且在其中，与上述单元中每个单元相连接的上述各自的存存取晶体管中的每一个都是

-制在一公共衬底中

-并且通过场隔离区域

-使其

＊一个一个相互隔开

＊与上述单个单元里的上述向上拉的晶体管中的每一个隔开

＊与在上述单个单元里的上述向下拉的晶体管中每一个隔开。

按照本发明还提供了一种用于制造含有局部互连的集成电路的加工方法，该方法的工艺步骤包括：

1.提供一含有壕区的部分制作好的集成电路结构，在上述壕区中含有有源器件;

2.沉积一金属薄层，整个金属薄层主要是由钛组成;

3.在限定局部互连的途径的部位和/或壕接触的部位中的钛的上面沉积一种相应的惰性材料;

4.在含有高浓度的氮气氛的环境中将上述部分制作好的结构进行反应，据此在壕区上的上述钛金属的部分主要是转变成硅化钛，而在氧化物区域上的上述钛金属的部分主要是转变成氮化钛。

5.将上述钛和上述氮化钛中暴露在外的部分蚀刻掉以便在预定的局部互连部位形成局部互连。

按照本发明还提供一种用于制造集成电路的加工方法，本方法的工艺步骤包括：

1.提供一部分制作好的集成电路结构;

2.提供一层薄膜，这种薄膜基本上由氮化钛组成并且在上述部分制作好的集成电路结构的很大一部分面积上延伸;

3.在上述氮化钛薄膜上提供一制成图形的掩蔽材料;

4.用一由含有能释放氟气的输入气流形成的辉光放电对上述氮化钛薄膜进行蚀刻。

按照本发明还提供一种制造集成电路的加工方法，本方法的工艺步骤包括：

1.提供一衬底;

2.在一预定的图形中提供一器件隔离区以便将一壕区限定在预定的部位中;

3.在预定的部位制作第一图形化的薄膜导电层;

4.在上述壕区中的预定部位制作绝缘栅场效应晶体管，上述晶体管包括在第二图形化的薄膜导电层中形成的栅极，该导电层含有大部 分的硅。

5.在整个衬底上沉积一种主要由钛组成的金属;

6.在一含有氮气的环境中对上述衬底和上述钛金属加热，使上述钛金属与上述衬底的暴露在外的硅部分起反应以便形成硅化钛，上述钛金属的其余部分也与上述氮气氛环境起反应便形成一在其表面具有大部分的氮化钛的层;以及

7.对上述氮化钛层制作图形以便在上述衬底，上述晶体管和上述第一导电层中间以预定的图形提供局部互连。

按照本发明还提供一个集成电路器件，该器件包括：

·一衬底;

·一用于限定暴露在外的半导体材料的预定的壕区的器件隔离区

·第一和第二薄膜导电层;

·靠近上述壕区表面的多个有源器件;

·一含有线路的局部互连层，线路主要是由氮化钛组成，该层把上述壕区的预定部分与上述第一和第二薄膜导电层的预定部分加以连接;

本发明将参照附图加以描述，其中

图1表示一部分壕区，在沉积钛和起反应以后，在硅暴露在外的地方形成了硅化钛区，而在其他地方形成了氮化钛区;

图2表示本发明的下一个步骤，其中对氮化钛制作了图形以便按照人们的期望提供局部互连和接触衬垫（岛）：

图3表示采用本发明的新型的器件构思的一种CMOS反相器的布局设计;

图4表示一种二级倒相器的断面图，作为本发明用于更加复杂的CMOS逻辑结构的一种实例;

图5a表示通常的、双金属的，由六个晶体管组成的CMOS    S RAM单元，

图5b表示一种采用与图5a中的单元相同的几何尺寸加以设计的CMOS6TSRAM单元，但是其中是采用氮化钛局部互连以使其增加25%的封装密度;

图6a至图6e是采用氮化钛互连加以设计的第二个6T    CMOS    SRAM的相应覆盖层，其中由于发挥了氮化钛互连的优点，减少了寄生电容并由此而增加了速度;

图7表示图5a、图5b和图6的结构的等效电路电路图;

图8表示一作为例子的亚微米CMOS电路的结构，其中PMOS晶体管具有p-型多晶硅栅极，NMOS晶体管具有n-型多晶硅栅极，通过越过池边界的氮化钛局部互连在p-和n-型栅极之间提供了电气连接，在所表示的这个实例中，它是用来制作一个SRAM单元的;以及

图9A至图9E正表示另一实施例的一系列步骤，其中采用两个氮环境的反应步骤来增加氮化物的厚度而又不增加硅化物的厚度。

现在将对本发明的最佳实施例的制作和使用作最为详细的描述。然而，应当理解的是，本发明具有应用范围广泛的发明构思，这种发明概念可以体现在极为多种多样的具体内容中，这里讨论的具体实施例仅仅是作为例子说明了制作和使用本发明的具体方法，而不是对本发明的范围加以限制。

图1表示本发明的一种样品实例。一硅衬底[10]具有器件隔离区（在本例中为场氧化物区域[26]），在这种隔离区上制作图形从而限定出壕区[28]，在壕区中将制作有源器件。在图1中所示的实施例中，这种场氧化物[26]具有硅的局部氧化（下文中称LOCOS）场氧化物的特征形状，但是本发明理所当然地能采用诸如侧壁掩蔽隔离或者直接壕区隔离之类的其它的隔离技术来加以实施。

在壕区[28]中表示出一晶体管。这种晶体管含有源极/漏极区[12]，含有轻掺杂的源极/漏极扩展[14]，通常将其称作为LDD区。多晶硅的栅板[24]通过栅极氧化物[30]电容性地耦合到沟道区[16]上。源极/漏极区[12]在其表面具有硅化钛层[20]，硅化钛层[20]的其它部分也位于多晶硅栅极[24]的顶面上。侧壁氧化物丝[18]把位于源极/漏极区[12]上的多晶硅的栅极[24]与硅化物区域[20]分开。

在图1中所示的加工步骤中，氮化钛层[22]基本上覆盖在整个集成电路的所有部位上。这种氮化钛层[22]是通过把钛金属沉积在所有部位并接着在氮气环境中对这种集成电路进行加热而加以制作的。这种氮化钛层[22]一般来说在任何部位都是薄的，但是在硅化物区[20]上的氮化钛层将比在场氧化物[26]上的氮化钛层更薄一些。

例如，在本发明的最佳实施例中，这种钛金属是通过在室温条件下的溅射使其在任何部位积沉到900埃的厚度。接着在1个大气压力的氮气和氩气的环境中将这种衬底加热到675℃，时间约30分钟。这样就使得钛金属与硅接触的部位形成硅化钛区。这还会产生氮化钛层[22]。

钛的氮化反应的化学过程目前还没有很好理解。人们认为，尽管硅的氮化过程和硅化过程是具有竞争性的反应过程，但是氮化过程本身是自我约束的，这一点是因为TiN具有扩散阻挡特性，而硅化反应中氮化物到硅化物的再转换过程是不太明显的。

此外，人们发现氧化物上进行的钛的线条的氮化过程对所采用的氧化物的具体掺杂剂比较敏感。在暴露于不同源极/漏极注入剂的场氧化物上，氮化物层抗蚀刻的程度是不同的。对于某些加工方法来说，本发明的局部互连的加工方法还可能涉及到对所采用的层间氧化物进行选择。

正如这种敏感性所表明的那样，本发明中的“氮化钛”层几乎肯 定不是纯净的氮化钛，而是还含有其它的钛的化合物。在本申请所采用的“氮化钛层”这个词是与这样一种薄膜层有关的，即该薄膜层不必要是纯净的氮化钛，但它可以是：1），在它们的厚度的10%以上内含有超过30%的氮原子和超过20%的钛原子。或者2），含有一具有高浓度的氮化钛层的表层，而其体浓度则超过5%的氮原子。

类似地，还应当注意到，在最佳实施例中所采用的用于产生TiSi2和TiN的钛金属并不需要很纯净的钛。把合金成份掺入到用作被沉积的金属中以便在产生硅化物和氮化物的过程中使其具备更加优良的物理性质这一点也许是符合人们需要的，凡是反应的化学过程和产生的结构的特性与采用Ti时所发生的情况大致相同的，也属于本发明的范围之内的。

在本发明的最佳实施例中，将钛金属沉积到超过600埃和低于2000埃这样的厚度，硅化物的反应步骤是在500℃和大约750℃的温度范围内进行的，时间则在15分钟到90分钟的范围内，如果时间范围是在15分钟到40分钟之间的话则更为有利。

还应当注意到的是，根据硅化反应条件的不同，在这一阶段中的氮化钛层[22]的化学配比可以不是完全理想的。也就是说，层[22]所包含的钛原子可以超过或低于50%。在某些实施例中，正如下文中将要加以讨论的，这一点也是正是人们所希望的。在本申请中涉及到的氮化钛不必是纯净的TiN，更准确地说，它可以被写成TixNy。

在另一种类型的实施例中，可以通过一附加的沉积和反应步骤来增加TiN层的厚度。注意：在第一和第二金属沉积步骤中的合金成份不一定必须是相同的。

下面是用来增加TiN层的厚度的加工方法的一个实例。图9A至图9E表示了这些步骤：

1.在图9A中，将钛沉积到第一厚度d1，这种厚度根据由浅源极 /漏极结的需要确定。TiSi2的厚度将由d1确定，一般来说是d1的一到二倍，具体视反应条件而定，而所消耗的硅的深度也是由d1确定，一般来说是d1的一倍半到二倍，具体视反应条件而定。

2.如图9B所示接着在一容有氮气的环境中执行硅化物反应过程（例如通过加热炉在675℃加热30分钟或通过快速热处理）以便在氧化物上形成TiN和在壕区上形成一堆积式TiN/TiSi2层。

3.在图9C中，执行第二次Ti沉积，使其达到厚度d2，d2的厚度是按所希望得到的TiN的附加厚度的0.5到1倍这样的范围加以选择的。

4.正如图9D所表示的那样，在一容有氮气的环境中对这种结构再一次加热，因为位于TiSi2顶部的TiN层将阻止硅原子向外扩散以形成TiSi2，第二Ti层将与氮气起反应并在所有的部位形成TiN。氧化物上的TiN层的最终厚度由d1+d2来确定。

5.正如图9E所表示的那样，现在已形成了较厚的TiN层，并对TiN层制作图形和进行蚀刻以便根据人们的需要来提供局部互连和/或蚀刻阻挡和/或其它的结构物。蚀刻条件在下文中充分加以描述。

6.现在能执行高温退火，例如象上文中所讨论的那样在800℃的温度上进行，通过退火来降底TiSi2的薄层电阻。作为可供选择的另一方式是，这一步骤可与前述的步骤结合起来进行，以便使第二钛层与氮气环境起反应，在对硅化物进行退火的同时形成附加的TiN。

在硅化物步骤之后，对氮化钛层[22]制作图形，从而产生出如图2所示的结构。在本发明的一个实施例中，该实施例不是本发明的最佳实施例，把一种氧化物的硬掩蔽层沉积在起反应的TiN上并对其制作图形，这也就是说，对一种薄的氧化物层制作图形，作为一种 例子，该氧化物层可以是10000埃的焦磷酸四硅烷（tetraethylorthosil-ane，下文中称为TEOS）的氧化物层，这种氧化物是从含有TEOS的气流中沉积出来的，或者该氧化物层可以是1000埃的等离子体氧化物层，这种氧化物是在例如300℃的辉光放电中沉积出来的。接着，这种薄的氧化物层在下一步的TiN蚀刻中被用作为掩蔽膜。请注意这个实施例和下面所讨论的另一个实施例之间的区别，在另一个实施例中是在形成TiN和TiSi2的加热步骤之前对钛金属加硬掩蔽的，紧接着将这种硬掩蔽留在TiN层的适当部位以防止该部位被蚀刻。接着采用诸如CF+5%O之类的气体成份的蚀刻剂对这一薄的氧化物层制作图形。接着采用第二蚀刻步骤，例如是采用在H2O2加NH4OH中的湿蚀刻，按照制作在氧化物硬掩蔽中的图形对TiN层[22]制作图形，该步骤不把硅化物层[20]或侧壁氧化物层[18]蚀刻掉。

作为一种替换，为了有更好的粘着力，还可以采用一种硬化的光致抗蚀剂，在使用TiN的湿蚀刻溶液时，能防止该光致抗蚀剂层被蚀刻和被剥落，而不需要氧化物硬掩蔽层。这一实施例的成功也是得到实验证明的。

作为又一种替换，可以在没有起反应的钛上或者是在起了反应的互连层上采用一种制作图形的注入剂（例如，它是一种氧气注入剂），以便获得对剥落的不同抵抗力。在这种情况中，可能要求另一次为了使这种类型的注入剂在化学上更好地结合的退火。例如，已经发现，因疏忽而引起的氧气污染会使已经起反应的氮化钛层难于剥落，所以我们相信制作图形的氧气注入剂在取得对起反应的层的选择蚀刻方面应当是非常有效的。

作为又一种替换，可以用在氧化硅和硅化钛上对TiN呈现选择性的蚀刻剂来代替，而不采用氧化物硬掩模。一般来说氯基和氟基 物质的化学组成和性质对于这种蚀刻是最适合的，在下文中将以非常详细的方式来描述若干碳氟化合物基的蚀刻剂的化学组成和性质。

对于TiN层来说，一种在目前实行的蚀刻工艺方法是采用一种干/湿结合的蚀刻，干蚀刻剂是CF4（200标准立方厘米）+He（50标准立方厘米），在一块单片的反应器中进行。这种反应器具有0.3英寸的电极距离，200瓦特（W）的功率，一乇（Torr）的压强以及将其中的衬底加热到50℃。湿蚀刻是在具有H2O2和NH4OH的稀释溶液的Megasonic（超声）槽中进行的。Megasonic搅拌的工作循环比标准的Megasonic剥落工艺低。在目前使用的干/湿工艺中，大约有80%的TiN是通过干蚀刻来加以蚀刻的，其余的部分是通过湿蚀刻去除的。TiN对TiSi2的干蚀刻的选择性接近于2.5∶1。因此，在干蚀刻期间大约有200埃到300埃的TiSi2被蚀刻掉，在氮环境反应步骤期间被制作在TiSi2顶部的TiN为400埃左右，这样就会导致硅化物的薄膜电阻率下降15至20%。通过对标准的Megasonic剥落工艺进行修改即通过采用稀释溶液和有荷因数减少的办法来降低它对光致抗蚀剂的侵袭。实验结果表明，在湿蚀刻剂中蚀刻15分钟后，这种抗蚀剂并没有被消除。在干/湿TiN蚀刻工艺中采用9分钟的湿蚀刻。随着干蚀刻剂的选择性的改进，湿蚀刻的作用将降低到丝蚀刻的地位。

下面是对TiN进行蚀刻的、一组作为例子的试验条件。

1.干蚀刻

·70℃的衬底

·试剂：CF4（200Sccm）+He（50Sccm）

·硅电极反应器

·0.3英寸的电极间隔

·200瓦的功率

·1乇压强

2.湿蚀刻

·稀释的H2O2和NH4OH溶液

·用超声波搅拌

·9分钟

这些条件将给出CF4的、1秒钟的滞留时间，这是根据体积加以计算出来的，即略去了游离作用。已发现在采用诸如CF的TiN蚀刻工艺时，硅电极与阳极氧化的铝电极相比具有明显的优点，估计可以提供一种缺少氟的等离子体。下面将一般性地列出这两种电极的蚀刻速率的结果：

硅电极    阳极氧化的铝电极

TiN    2250埃/分钟    2600埃/分钟

TiSi2850埃/分钟 1600埃/分钟

AZ-1400（抗蚀刻）5500埃/分钟    8400埃/分钟

TiN与TiSi2蚀刻速率之比和TiN与光致抗蚀剂蚀刻速率之比的下降说明，在这些材料中间达到一种良好的选择性方面，缺少氟的等离子体的重要性。对这种化学组成和性质的其它材料的蚀刻速率包括：热氧化物，4750埃/分钟，AZ1400，5500埃/分钟;Koddk820，3300埃/分钟。在这些结果中的低劣的抗蚀剂和氧化物的选择性表明，不能仅仅使用干蚀刻。然而，把硅衬底的温度从50℃增加到70℃就能使抗蚀剂的选择性改进25%。

这也就是说，“缺少氟”的等离子体是这样一种等离子体，即在这种等离子体中，氟原子与其它原子之比，或者至少是氟原子与由源气流的原子种类之比，在等离子体放电体积中是比在源气流中小的。 例如，在已描述过的CF4蚀刻剂的化学组成和性质方面，氟原子与碳原子在源气流中的比例是4∶1，在这种源气流中，基本上所有的碳和所有的氟都是作为CF4出现的。但是在等离子体中，这种比例要小得多，例如是3.5或更多小些，这种等离子体包括CF4，还包括诸如自由的氟离子，CF2，CF3等等种类的基。注意，由衬底中产生的碳原子在此处没有计算在内，作为一种例子，这种碳原子可以是从光致抗蚀刻中释放出来的挥发物。通常被蚀刻的表面本身将消耗一些氟，从而产生一种轻微的缺氟，但是本发明中有这样一种教导，应该通过增加滞留时间和通过在极接近于辉光放电处采用一种氟穴来增强这种缺氟。这种氟穴可以把氟优先地从等离子体中除去。作为一种例子，在目前的最佳实施例中，硅电极起到了氟穴的作用，因为它将不断被蚀刻而形成SiF4。也能采用具有挥发性的氟的、诸如石墨之类的其它材料。

任何氟的排放将对于TiN进行自由地蚀刻，但是单一的氟排放也将迅速地对TiSi2进行蚀刻;问题在于应该在对TiN进行蚀刻的同时对TiSi2具有某种选择性。

还应当加以注意的是：与无机的诸如SF6，NF3之类的氟源不同，采用碳氟化合物本身是具有特殊的优点的。当CFx原子团来到TiN上时，碳能作为氰原子团CN移去，这种原子团迅速地重新结合以形成诸如（CN）2，HCN或FCN之类的挥发性的形式，但是当CFx原子团碰到硅化物上时，就不存在如此容易地去掉碳的方法：来自于吸附的形式的表面碳因此将和钛原子争着与氟原子起反应，从而会延缓形成TiF4的速率，因此也就延缓了蚀刻的速率。所以，由于一些诸如BF6或SiF4之类的氟核不具有挥发性的氮，它们是不适用的。其它的诸如SF6的氟源也是不适用的，因为它们是非常丰富的氟源;例如，SF6迅速地分解而形成SF4，并且还可 以继续分解以形成SF3原子团，等等。

与此相对照，CF是一种温和得多的、含量较小的氟源。为了实现缺氟现象，采用一种轻微的而不丰富的氟源是最为有利的。

此外，采用低的气流速率也可以增加等离子体的缺氟现象，但也增加了聚合物沉积的速率。为了阻止聚合物的沉积失去控制，最佳实施例中采用升高衬底温度的办法，例如可以是70℃。在给定的条件下，温度加到70℃时，可以实现较好的TiN对TiSi2的选择性。气流速率最好是能用于在1秒钟内置换两次等量的辉光放电或者不到一点较高的衬底温度也是有优点的，这是因为它们增加了TiF4蚀刻剂产物的挥发性能，它即有助于增加蚀刻的速率，也有助于提高对光致抗蚀剂的选择性。

因此，由本申请所教导的TiN的蚀刻方法的一些重量特征包括;最好采用诸如CF4之类的轻微的氟源;最好采用诸如硅或石墨之类的还原电极以消除氟;最好采用一种较低的流速以增加等离子体的缺氟现象从而增加TiN对TiSi2的蚀刻选择性，在蚀刻期间最好使衬底的温度上升到60℃到100℃之间的范围内。

还应当注意到的是，如果改变加工条件，TiN层也许会具有较高的氧的含量，从而也就使得采用已给出的湿蚀刻来进行清除更为困难。在这样一种实施方式中，采用一种被描述为一揽子蚀刻剂的这样一类干蚀刻剂的化学组成和化学性质，这对于剥落TiN层也许是更为合适的，必要时采用较高的压力以提供各向同性。

下面是按照本发明一个实施例来对局部互连制作图形的一种作为例子的工艺流程：

1.对TiN局部互连制作图形：采用1400-27或1400-31抗蚀剂。

2.将抗蚀剂烘硬到120℃。

3.对TiN进行等离子体蚀刻：

·气体：CF4（200Sccm）+He（50Sccm）

·压强：1乇

·时间：25秒（1000埃的TiN层中有90%被蚀刻掉;也就是说，TiN蚀刻速率大约是36埃/秒）

·功率：200瓦

·衬底温度：50℃

4.在Megasonic中剥落Ti（例如，一种用超声驱动的湿蚀刻槽）

·溶液：NH4OH（3000cc）+H2O2（1750cc）+H2O（24000cc）

·时间：9分钟

·功率：250瓦

·有荷因数：10%至20%60秒周期

5.对抗蚀剂灰化：60分钟。

6.溶剂抗蚀剂剥落：R-10，50c，10分钟。

7.清洗

·溶液：HCl（37%-38%的浓度）∶H2O＝1∶1

·时间：20分钟

8.TiSi2/TiN的退火：30分钟，含有N2（例如氮氢混合气体）的气氮，800℃温度

9.沉积MLO，例如5000埃的PSG

10.制作图形和蚀刻接触

11.除膜

·溶液：1%（以容积计）缓冲的HF;

缓冲的HF溶液是一种HF的混合物：按重量计算

NH4F∶H2O＝49∶11

·时间：60秒

12.其余的常规步骤，例如沉积金属和制作图形通路（Vias）和第二金属（如果采用的话）保护层等等。

根据人们的要求对TiN层[22]制作了图形之后，为了产生一种如图中的结构[22]，最好是采用第二退火步骤把硅化物层[20]中的薄膜电阻降低到每方一个欧姆或者更少。这种第二热处理步骤最好是在处于大气压力的氩气环境中，以800℃的温度执行30分钟，但是这些参数是可以变的。例如加热的温度可以在750℃到875℃的温度范围内，或者更宽的范围中，这一步骤的其它工艺条件也是可以改变得更宽一些。

正如已经指出的那样，在最初的硅化物步骤之后，氮化钛层[22]不一定必须是完全理想的配比。也就是说：它可以含有过量的钛或氮。出现过量的钛是有优点的，这是因为在一些实施例中它能使有选择地除去氮化钛层[22]更为方便。如果不希望将过量的钛留在最后的集成电路中（因为钛是非常易发生反应的），可以在最初沉积一较薄的钛层。或者通过在含氮气的气氛中进行一次退火步骤，可以将任何过量的未起反应的钛除去。

事实上，采用一种闪光灯或激光器加热或者其它的瞬态的加热方法，也可以将硅化物过程作为一种瞬态的加热过程来执行。这样有助于将较高百分比的未起反应的钛原子留在氮化钛层中，正如已指出的那样，这样可以为制作图形提供方便，然后在其后的退火步骤中加以处理。

在最后的降底硅化物中的薄膜电阻的退火被执行了以后，其加工工艺就按常规的方法加以处理。例如，现在可以沉积一种层间电介质， 例如是一种1000埃的、低压的化学汽相沉积的（下文称CVD）垫衬氧化物，再加上一微米的磷硅玻璃，接着在层间电介质中切割接触孔，形成有图形金属层，从而实现电气互连的、所希望达到的图形。

最好加以采用的，对于后继的加工工艺的唯一的改进是：穿过层间电介质的、接触孔的蚀刻剂最好是一种具有能在氮化钛上停止的化学性质的蚀刻剂。这一点意味着能将氮化钛层[22]用作为在接触孔底部的扩散阻挡层，同时还意味着允许对壕的接触叠加到场氧化物区[26]上，这是因为在接触的蚀刻期间，氮化钛层[22]将阻止从底部切去场氧化物[26]的暴露部分。通常的诸如CF4+5%O的氟基氧化物蚀刻剂是能合理地对TiN加以选择的。

能获得一种制成图形的局部互连层的另一种途经是在一氮气环境中对钛起反应的步骤之前沉积一层薄的硬掩蔽层并制作图形。例如，一种1000埃的等离子体氧化物层，例如可以是在一较低的温度（例如300℃）下沉积在等离子体反应器中的氧化硅，这样就会产生一种密度相当低的氧化物。这种等离子体氧化层可以沉积在钛金属上，然后对其进行蚀刻以便按人们所希望的图形对局部互连层进行掩蔽。蚀刻可采用一种诸如CHF3+C2F6+O2+He的氧化物，这种氧化物对钛具有选择性，以便使等离子体氧化物底下的钛层能提供一种蚀刻阻挡作用。并在产生TiN和TiSi2化合物的反应期间被留在适当的部位。在钛金属和等离子体氧化物之间将有有效的反应。用卢瑟福反向散射分析揭示了在等离子体氧化物层底下的钛金属所具有的氧原子对钛原子的比例为0.69∶1。而位于场氧化物上时，并在反应步骤期间暴露在氮气环境中的氮，氮原子和钛原子的比例为0.25∶1左右。这种高的含氧量不足以破坏钛的金属性的导电性能，但是却对蚀刻提供了相当大的阻力。TiO2是一种极端稳定的、非常难于蚀刻的化合物。通过后继时反应步骤，残留的金属性的钛能转变成氮化钛和/或 硅化物。通过实验已经发现，这种加工方法可以提供一种具有上面所描述的方法的大多数的或全部的有价值的特性的局部互连。尽管因此而被提供的互连最初不是TiN，至少在硅化物过程中采取了迅速热退火的场合是这样，它的氮原子的百分比是远远低于1%，在等离子体氧化物掩蔽的拐角处有可能例外。注意，经过TiN蚀刻步骤，等离子体氧化物掩蔽残留在适当的部位。在加热炉退火之后，位于氧化物掩蔽之下的材料究竟是些什么材料并不太清楚的，有可能是些不同的材料，这些材料可能是Ti/TiO2或Ti/TiN/TiO2或TiN/TiO2或Ti/TiN/TiSi2/TiO2的混合物。总而言之，经过实验证明这种加工方法可以提供具有上面所描述的方法的大多数的或全部的有价值的特性的局部互连。注意，经过TiN蚀刻步骤，等离子体氧化物掩蔽残留在适当的部位。

由这另一实施例所引入附加的、只占百分数中很小一部分的氧可能会在至少两方面具有很大的优点。第一，因为TiO2的化学性质很不活泼，它增加了局部互连层的强度，以便在接触孔部位起到蚀刻阻挡作用。第二，TiN层的蚀刻变得更为简单;在硬掩蔽之下的层中的、占有高百分比的氧使得在对TiN湿蚀刻有可能不会在底部过多地钻蚀硬掩蔽已制成图形的互连。用于此种目的的一种作为例子的湿蚀刻剂将的在水中的和处于室温下的NH4OH+H2O2。但是也可以采用其它的湿蚀刻剂的化学品。

也就是说，硅化钛一般来说是给出了一个粗糙的表面，使人们感到奇喜的是在氧化物掩蔽之下的钛与氧化物掩蔽起反应从而形成了用作表面密封层的钛的氧化物。这种含有丰富的TiO2的表面层在湿蚀刻期间避免了蚀刻剂向层内迁移，因此也就可能实现上述简单的湿蚀刻加工工艺。

在本实施例的另一种变体中，在硅化物和热步骤之后（在给出的 例子中这一步的湿度是675℃）和在退火步骤之前（在给出的例子中这一步的温度是800℃），将等离子体氧化物硬掩蔽剥掉。通过确保在这一高湿步骤中存在一个氮气环境，硅和杂质向外扩散的任何可能性都被排除。同时其余的在第一加热步骤中受到氧化物掩蔽保护的金属性的钛基本上将全部转变为氮化物，提供了如上所描述的附加扩散阻挡层的优点。另一个用于带有两种类型的多晶硅的NMOS的加工方法或一些CMOS的加工方法的、用来把制成图形的钛转变成一稳定的导电体的方法是在不含有氮气的环境中进行高温退火，以便使硅的外扩散能把在局部互连条中的钛金属转变成硅化钛。

注意，氧化物硬掩蔽并不是非剥去不可-它也可以在本加工方法的其余步骤中留在适当的部位。

这种实施例的一个非常重要的优点在于不需要TiN蚀刻剂一只要用标准的清洗溶液就可以除掉TiN。这样，这种实施例或许就是所有实施例中最适合于转移到制造环境中去的实施例了。

这种实施例的另一个优点在于，由于几何形状限制步骤仅仅是一种氧化物蚀刻，所以它很容易按比例放大或缩小。

在图3中表示了木发明的器件适用范围的一个例子。图3表示了一种CMOS倒相器，在这一倒相器中输入信号加在多晶硅线[106]上，它既对位于PMOS壕区[104]中的PMOS晶体管[110]又对位于NMOS壕区[102]中的NMOS晶体管[112]进行控制。金属接触[120]把PMOS晶体管[110]的一个源极/漏极接到电源上，并使NMOS晶体管[112]一个源极/漏极接地。倒相器由多晶硅线[122]输出，（在图中画出的部分）多晶硅线[122]经过场氧化物。注意，这里采用氮化钛局部互连层[22]来把多晶硅输出线[122]连接到NMOS壕[102]和PMOS壕[104]上，从而就不再需要任何隐埋接触。还请注意氮化钛层[22]的其它制成图形的部分是安置在金属接 触部位[120]之下，从而使得处于适当位置处的氮化钛层能够使金属接触[120]叠加到场氧化物上，并且还能在金属接触的底部提供一扩散阻挡层。

图4表示一两级倒相器的剖面图，将其作为将本发明引用到更复杂的CMOS逻辑结构中的一个实例。制成图形的局部互连层[202]把在P-池[208]中的N+源极/漏极区[204]连接到N-池[210]中的P+源极/漏极区[206]上，也把这两个源极/漏极区[204]、[206]连接到为下一级逻辑中的晶体管P2和N2提供输入的（Polycide）线[212]上。这也就是说，在把一级（晶体管P1和N2的输出连接到下一级（晶体管P2和N2）的输入上时不用任何接触。

这样，本发明就使局部互连具备了优越性，它能采用一简化了的加工工序使壕与多晶硅（Poly）相连或者使壕与壕相连，其中包含使p+壕与n+壕相连。此外，本发明还提供了进一步的优点，它能使扩散阻挡层及蚀刻阻止能够位于接触孔的底部，从而简化了金属接触的加工工艺，并减少了因过分蚀刻而使场氧化物穿透，因而造成与衬底[10]短路的危险。

通常的6T    SRAM单元包含与两个通道晶体管（在图5a中的例子中是晶体管N3和N4）连接在一起的、背靠背耦合的两个倒相器以便有选择地把倒相器的输出连接到一对位线BL和BL（条）上。在图5中，第一倒相器含有晶体管P1和N1，第二倒相器含有晶体管P2和N2。注意，在这种通常的单元中，采用两个金属跨接线（在本例中标为MJ1和MJ2）来把每个倒相器中的上拉或下拉晶体管连接在一起。采用这种金属跨接线浪费了大量的空间。

与此相对照，在图5b中所示的按照本发明得到的、作为一种例子的SRAM电路中，采用氮化钛来形成互连，这就不需要上面那些金属跨接线。也就是说，表示在图5b中的局部互连L1提供了一种使多 晶硅与壕局部互连的性能。从电路设计者的观点来看，它们提供的性能与第一接触（也叫隐埋接触）所提供的性能非常类似，并且采用氮化钛层互连具有其它优点。

在先有技术中，在此类电路中采用隐埋接触是为了省掉跨接线。隐埋接触是在沉积多晶硅栅极层之前通过对栅极氧化物制作图形而形成的，目的是形成多晶硅与壕接触的窗口。然而，由于掺杂剂由多晶硅向外扩散，当MOS技术按比例缩小到亚微米领域中时，用来增加封装密度的传统的隐埋接触加工方法就不太令人感兴趣了。而且，如采用磷掺杂的多晶硅，隐埋接触只能用于N-沟道器件。此外，直接对栅极氧化物本身制作图形是造成加工因难的根源。这些局限性使传统隐埋接触加工方法与先进的VLSI    CMOS的加工方法不能相兼容，这样就需要进行改进。

图7表示与图5a、5b和图6中的电路接法等效的电路方框图。

图6a至图6e表示一个采用本发明的氮化钛的局部互连的、用于SRAM单元的、完整的线路图。注意这种线路图与图5b中所示的线路图不完全一致。在图5b中，晶体管N2和N4共用一公共的壕，但是在图6的线路图中，如同在图6b和6c中所看到的那样，晶体管N2和N4是位于相互分开的壕中。因此，在图6c中的单个单元的线路图中，看到的是6个不同的壕的一部分。尽管一个壕区中可以含有来自于一个以上的单元的有源器件，在每个单元中的两个有源的下拉器件还是被场氧化物（场隔离）分开。这样，正如下文中将要讨论的，就会提供一种重要的在速度方面的优点。

图5和图6中的线路图包括一些为邻近的存储器所共享的特性。也就是说，图6中的单元在其左边和右边将和它本身的左-右反转镜象所毗邻，在其上边和下将和它本身的顶-底反转镜象所毗邻，而在其对角线处将被它本身的、左-右和顶-底同时反转的另一镜象所毗 邻。这样，实际上是四个SRAM单元作为一块的重复几何图形。此外，表示在图6b和6c的右上部的、含有晶体管P2的壕区仅仅是实际制有图形的壕区的一部分。这也就是说，与晶体管P2右上部的接触（该晶体管连接在VDD电源上）是在四个相邻的SRAM单元中间共享的，这些单元中的每一个都具有其自身的与上述接触相接近的晶体管P2。这样，在图中只表示出四分之一的、制有图形的壕区的实际形状，与位于其边上的一个大写的H的形状大致上相同。与此相类似，通过左上角的VDD的接触也通过一个壕区连接到四个邻近的晶体管P1和四个相邻的SRAM单元上。邻近晶体管N1和N2的VSS的接触也是共享的，但这些接触仅仅是在两个相邻的单元中间共享。与此相类似在以图6c中的方向排列的线路图的底部所示的接触，也都是在两个相邻的SRAM中间共享的。

注意，在图6c中，局部互连层L1不仅仅是用来把多晶硅层与壕连接起来，而且还是在每个接触K的部位之下的。在这些区域中的采用制有图形的氮化钛提供了一种蚀刻阻挡，正如上文中所讨论的，这种蚀刻阻挡有助于防止因过分地蚀刻而使蚀刻剂潜入衬底。

图6a仅仅表示对一个单元的壕和池层。池区是n-型区域，在那儿可形成PMOS器件;壕区限定了衬底中没有被场隔离覆盖的区域。图6b表示壕和多晶硅层。多晶硅层表示多晶硅线的部位，通过使壕区与接着发生的源极/漏极注入隔离（在它们穿过壕区的地方），该部位将产生有源器件的沟道区。图6c表示图6b的壕层及多晶硅层以及局部互连部位LI（其中氮化钛留在表面）以及接触区K。在接触区K中，对衬底或对多晶硅的接触通过蚀刻穿通了一厚的绝缘层而被打开。一般来说，这种绝缘层是一种已被全面沉积的，被软熔的、和可能被平面化的硅酸盐玻璃（下文中称为MLO），并且，这种绝缘层将使第一金属与位于下部的多晶硅线路及壕区隔绝，但接触孔K已 被打开的地方除外。

注意，图5a中的通常的线路图中包括一些与多晶硅的接触以及一些与衬底的接触。然而，图6中的线路图不包括任何与多晶硅的接触。这是一种优点，其理由如下：因为覆盖在多晶硅线路上的MLO的厚度一般来说将会比覆盖在衬底区上的MLO厚度薄得多。这种通过MLO同时蚀刻多晶硅和衬底的接触孔的接触蚀刻通常必须具有对多晶硅的高度选择性，假如它在多晶硅层接触被打开之后直到用于衬底的接触孔被清除的整个期间不侵蚀多晶硅（或Polycide，或用于多晶硅层的任何东西）的话。因为按照本发明的SRAM单元在阵列中不需要多晶硅接触，从而就使这种工艺上的约束减为最低限度。

图6d表示图6c中的壕和接触图形以及金属1的图形。表示在图6d上部的、金属1的横条是VDD供电线，中间的横条是VSS供电线，而底部的两个金属1的部分将通过采用如图6e中所示的通路（VIA）图形与在第二金属中的位线BL和BL（条）形成接触，这些表示在图6e中。

一种采用图5b和6的实施例来产生局部互连的、作为例子的流程如下：在制成源极/漏极之后，钛被全面沉积和在一氮气环境中起反应，从而在壕区上形成硅化钛，而在其它地方形成氮化钛。接着对光致抗蚀刻制作图形以保护那些人们希望保持局部互连LI的区域（例如象图6c所示的那样），其后再进行等离子体蚀刻。作为例子的一组蚀刻条件是：200Sccm的四氧化碳（CF4）加上50Sccm的氦，总的压强是1乇，时间为25秒。最初形成的1000埃氮化钛层在这样的条件下将被蚀刻掉90%，也就是说，总的TiN蚀刻速率大约是每秒36埃。在这个实施例中，这一步骤是在一薄钢板等离子体反应器中执行的，其功率为200瓦特，衬底温度为50℃。

接着，采用湿蚀刻将不希望氮化钛层的其余部分剥掉，从而可避 免与细丝短路。一种由氨的氢氧化物（3000cc）加上氢的过氧化物（1750cc）加上水（24×1000cm）构成的溶液由超声波搅拌9分钟，搅拌时采用的有荷因素为每60秒10%至20%，超声波的功率为250瓦特。

接着，采用一通常的灰化步骤，也就是说，在一种灰化剂中放60分钟，接着，进行抗蚀剂剥离操作，也就是在R-10中放10分钟，温度为50℃（通常采用有抗蚀剂剥落溶液，由在乙醇中的大约70%的diethyleneglycolmonobutylether组成，接着在稀释的HCl中清洗20分钟（与水进行1∶1的稀释的37%的HCl溶液）。接着，进行一次增加硅化物质量的退火，例如在800℃温度下进行30分钟。接着，按惯例沉淀MLO层，对接触制作图形和进行蚀刻。

然而，在对接触蚀刻后，采用缓冲剂HF执行去薄膜步骤，这一步骤是从接触孔在底部清除不希望有的氧化物，氧化物能降低接触电阻或者甚至使接触无效。人们发现至少在如果缓冲剂带有氟化铵时，1%的缓冲剂将不会侵袭氮化钛局部互连层。在执行这一步骤时所采用溶液的成份按重量计算为：1%HF∶NH4F∶H2O＝49∶40∶11。

以下的加工工艺按常规进行，其中包括第一金属沉积和制作图形，层间氧化物的沉积，对通路制作图形，对第二金属进行沉积和制作图形以及对保护层制作图形。

还应注意到，在使得覆盖壕具有良好的低电阻的高温退火之前可以不进行如同上面所描述的氮化钛蚀刻步骤而有可能代之以一种可供替换的方式即：在最初的硅化反应之后就直接跃升到800℃的退火。人们发现，使人意想不到的是，这样做了，氮化钛还是能有效地从不希望有的地方剥去。还应当注意的是，在加热炉反应之前的清洗条件是相当重要的;采用上面提及的稀释的HCl时，工作良好，但是用其他方法清洗时，有可能在栅极边缘含有氮化钛细丝，以致于会引起壕与壕之间的短路。

在接触孔中采用局部互连的另一个优点在于，就象人们所知道的那样，氮化钛是相当良好的扩散阻挡层。因此，在这些部位采用钛局部互连层，就能通过减少铝和硅之间的扩散，来提高器件的成品率和可靠性。

还应当注意到的是，本发明中的单元中的面积和现有技术中的同样几何尺寸的单元的面积相比，不仅在面积效率上提高了20%，而且图5b和6中的单元中的面积受到第二层金属间距的限制。如果能减小第二金属间距的话，这种单元就能进一步缩小，这样也就将有进一步超过常规单元的面积效率的潜在可能性。

本发明的主要优点是减少壕电容。因为接触图形不需要把壕接到多晶硅上，就能使壕的面积严格保持在最低数值，从而减少了壕结的寄生电容。这种寄生电容的减少直接导致了单元开关速度的改进。可以认为本发明比通常的SRAM单元线路上的壕结电容减少了大约35%，在开关速度方面也有相应的改进

在接触孔中氮化钛的进一步的优点在于，很多诸如C2F+CHF3+O2+He之类的具有良好性能的蚀刻剂对氮化钛的选择性优于硅化钛的选择性。这样一来，通过增加在接触下面的覆盖壕的薄膜电阻来减少接触之间的电阻的做法可以减少人们在生产时所担的风险。

这样一来，可以认为本发明是第一个提出具有紧凑的几何形状的6晶体管SRAM单元，其中，在任何一个单元中会有两个器件共用一公共的、连续的壕区。这一点是与上面所讨论的可减少结寄生电容的优点有关的。

当然，很多种类的SRAM单元能利用本发明所教导的新颖的发明构思：全-CMOS    6T单元（NMOS下拉和通道（存取）晶体管及PMOS上拉晶体管），“倒装”全-CMOS    6T单元（具有PMOS通道的晶体管），NMOS或伪-NMOS单元（采用线 性或非线性电阻或者甚至是SOI晶体管，作为负载元件），等等。

在本申请中教导的、但又没有在本申请中加以充分披露的、另一类非常重要的新颖的实施例提供了一种小型的CMOS集成电路，该电路具有两种导电类型的、用于栅极层的多晶硅（或者类似的材料），其中通过一种基本上是含有氮化钛的，如同本申请中所教导的那样一种局部互连使两种导电类型互相进行电气连接。

图8表示这种实施方式的一个例子。作为一种例子的线路表示出来的SRAM类似于图5b的SRAM单元，所不同的只是多晶硅从p-沟道晶体管到n-沟道晶体管是不连续的：晶体管P1和P2的栅极是p+多晶硅，晶体管N1、N2、N3和N4的栅极是n+多晶硅。在PMOS面积上的多晶硅暴露于P+源极/漏极注入剂，在NMOS面积上的多晶硅暴露于n+源极/漏极注入剂。如果源极/漏极是反掺杂的，则多晶硅也将被反掺杂。多晶硅在最初沉积时可以不掺杂，或者它可能受到轻度的掺杂（或者是p-或者n-型）以便按照人们的愿望来使得p+或者n+多晶硅线在导电性能上保持平衡。在这种实施方式中采用比其它方式薄一些的多晶硅和/或剂量高一些的源极/漏极掺杂剂或许是符合人们的愿望的（尽管不是必要的）。其原因在于（仅作了一种例子）：将1500埃深度的源极/漏极掺杂到1E18cm-3的平均浓度的剂量，只能将500埃厚度的多晶硅掺杂到3E17cm-3的浓度或者更少，具体数量要根据晶粒边界所吸收的掺杂剂的种类以及不能电离的有多少而定。

局部互连结构的另一个非常有用的用途是，在多晶硅工艺中，它可以为第一和第二多晶硅层提供三种互连。也就是说，能够采用单一的直接起硅化物反应的加工方法同时使壕、多晶硅1部分地和多晶硅2形成硅化物，在硅化物步骤过程中形成的TiN局部互连层能够被制成图形从而把第一多晶硅、第二多晶硅和壕按人们所希望的任何 组合方式、并在一层互连层中全部连接起来。

这种对局部互连的改进能毫不费力地插入到通常是用在模拟部件的多晶硅的加工工艺中去，在这种加工工艺中，多晶硅2层被用作最初的栅极层，多晶硅1层被用作多晶硅对多晶硅的电容器和/或（有时）电阻器。目前，这种方法一般不允许多晶硅1和多晶硅2之间的直接连接，而是必须用金属跨接线。在多晶硅1和多晶硅2及壕之间能够直接局部互连的话将是有高度优越性的，而本发明中的实施方式中的TiN工艺流程则允许这样做。

在模拟工艺中，多晶硅对多晶硅的电解质是薄的，耦合电容很高，但是这种局部互连的改进也能具有厚得多的多晶硅对多晶硅的电解质时采用，从而使多晶硅1和多晶硅2之间的串话降低。例如，1000埃的多晶硅对多晶硅的电解质，其厚度对于很多用途是足够的，在侧壁氧化物细丝过蚀刻时，这种厚度的氧化物是能够被清除的。

这一点不仅能对模拟部分的线路设计及已使用的多晶硅工艺的类似场合提供方便，而且还给设计人员提供了一种完全独立的互连层，这种互连层的额外费用极小并且不会侵入到金属层中去。这一点对于逻辑线路通常是非常有利的。这一点对于定制的和半定制的线路是特别有利的，这里，分段设计要求把尽可多的金属留下来供用户自由使用。这一点在存储器阵列的设计中也是有用的。

这种改进适用于把多晶硅2层用作硅化物的栅极层的大多数加工方法中，而与多晶硅1层是被用作栅极、用作壕的电容器、用作多晶硅对多晶硅电容器，还是仅仅用作完全独立的互连层无关。在本工艺中用耐熔金属互连层代替多晶硅1层也是有可能的，尽管会使这一层的封装变得更加困难。

例如，在先进的SRAM单元线路中，第二金属的间距会成为在增加集成度方面的限制因素。把多晶硅1层用作隐埋的互连意味着能 够共享位线，因为能采用双字线，使得每一个字线只能存取交替的单元，利用多晶硅1层的附加的走线能力，把线路通过池边界上的浪费掉的（未充分利用的）空间，就可以使将双字线通过不需要的单元的困难问题得到解决。

这种能力在按比例缩小的CMOS中也是有用的，其中的多晶硅1层可以掺有p+杂质用于PMOS栅极，多晶硅2层可以掺n+杂质并用于NMOS栅极。TiN的扩散阻挡层的特征意味着短距离的p+和n+多晶硅能够采用TiN条拼接在一起以形成在电气上有效的路径，而不必耽心反扩散。对亚微米CMOS采用TiN来连接p+和n+polycide栅极的优点在上文中已指出来了;在这一实施方式中的附加的建议是能够通过两个不同的多晶硅1层和多晶硅2层而不是通过注入单一的多晶硅层来提供p+和n+polycide栅极部分。

这种能力在高压CMOS电路中也可以是非常有用的，在此电路中，一层多晶硅用于高电压晶体管的栅极，另一层用于通常逻辑的栅极。例如，本文中所描述的三种互连加工方法允许低压晶体管的多晶硅1栅极局部地连接到低压或高压晶体管的壕上，允许高压晶体管的多晶硅2栅极局部地连接到低压或高压晶体管的壕上，还可允许低压晶体管的源极/漏极区与高压晶体管的源极/漏极区互连，还允许多晶硅1栅极直接连接到多晶硅2栅极上。这种高压晶体管将被制成具有比低压晶体管高的从源极到漏极的穿通电压和/或具有比低压晶体管高的源极/漏极结上的击穿电压和/或高的栅极对源极的击穿电压。为了达到这一点，作为一种例子，可以对多晶硅2制作图形以便形成具有较长效率的沟道长度的高压晶体管，在对多晶硅1制作图形后再进行一次VT或LDD注入。在一个可作进一步替换的实施方式中，如果侧壁氧化物是制作在多晶硅1和多晶硅2层两者之上的话，这种线路和氧化物细丝沉积就可以调节得使多晶硅1栅极具有两个测壁氧 化物细丝，因此高压晶体管（在本实施方式中是在多晶硅1中）的LDD区，与低压晶体管相比在栅极边缘和重掺杂的源极/漏极区之间具有更大的间隔。此外，用于高压器件的栅极氧化物能很方便地制作得更厚一些，因为这种用于两层的栅极氧化物是在分开的步骤中生成的。作为一种替换，也可以采用一掩模池注入，以便使高压晶体管（至少是NMOS晶体管）在沟道中将具有与低压晶体管不同的衬底浓度。例如可以通过池注入剂或通过源极/漏极注入剂来进行反掺杂，以便使得一种类似的NMOS晶体管可以具有反掺杂的源极/漏极或池（即使其也暴露于PMOS器件的相应的注入剂），把其他类型NMOS晶体管与PMOS（反掺杂）注入剂掩蔽开来。这种电路可以包括EPROM，高压驱动器，以便对模拟、高压和/或芯片外的功率器件进行控制，和/或对逻辑进行控制。

下面是这种实施方式的一个作为例子的加工流程：

1.形式壕和场离隔区。

2.生长栅极氧化物，并对多晶硅1进行沉积、掺杂和制作图形。

3.剥落壕区和生长例如厚度为200埃的新的栅极氧化物。这一步骤还将在多晶硅1层生成例如是750埃的较厚的氧化物。

4 沉积多晶硅2，例如厚度可以是4000埃，掺有POCI3杂质。

5.对多晶硅2制作图形和进行蚀刻。

6.如果需要的话，使用LDD注入剂。

7.侧壁氧化物：沉积敷形氧化物和进行过蚀刻以便留下侧壁氧化物细丝并从多晶硅1的暴露在外的部分的上部将氧化物清除掉。在细丝过蚀刻时能清除1000埃的氧化物的过蚀颏是众所周知的。

8.进行源极/漏极注入（对多晶硅1和多晶硅2栅极自对准），如果是CMOS则进行掩蔽。

9.全面沉积钛，再将钛在675℃的N2中加热30分钟以便在暴露 在外的壕和多晶硅线路上形成TiSi2而在别处形成TiN。这时多晶硅2在任何地方都将是硅化物覆盖，多晶硅1在任何地方也都将形成硅化物，但与多晶硅2相交的地方除外。壕在任何地方也将被形成硅化物，但在多晶硅1和多晶硅2部位处的除外。

10.对TiN制作图形以便在壕、多晶硅1和多晶硅2之间按人们所希望的任何图形形成局部互连。

11.以800℃的温度进行退火，以便使S/D注入剂活化和降底硅化物的薄膜电阻。

12.继续进行常规的MLO，为接触制作图形、金属等等的工艺步骤。

在另一实施方式中，多晶硅对多晶硅的电容器采用氦电解质，下面是一种作为例子的生产流程，

1.形成壕和场隔离区。

2.沉积第一多晶硅和对其进行掺杂。

3.通过例如生长和剥落作为牺牲的氧化物生长100埃的氧化物和沉积100埃的LPCVD氧化物，在第一多晶硅上形成一起防护作用的电解质。这种氧化物将在第二栅极氧化物生长步骤期间提供一种防护，以免在多晶硅1上有不受控制的氧化物生成。

4.对氧化物/氮/多晶硅叠层制作图形和进行蚀刻。

5.剥落暴露在外的壕部分短时间的氧化物蚀刻以便不要从第一多晶硅上除去保护性的电解质。

6.生长一种新的例如200埃的栅极氧化物。这样也会在多晶硅1上的保护性的电解质的表面上把50埃左右的氮化物转变成氧化物，并将有助于使多晶硅1密封中的任何小孔氧化和钝化。

7.沉积第二多晶硅，其厚度例为是4000埃并掺有POCI3的杂质。作为一种并非最理想的方式，可将这一层制作得比通常厚得多以 便在细丝的过蚀刻中提供更大的余地。

8.对多晶硅2制作图和进行蚀刻。

9.如果需要的话进行LDD注入。

10.侧壁氧化物：沉积敷形氧化物和进行过蚀刻。细丝的过蚀刻也将从第一多晶硅层清除氧化物/氮化物/氧化物叠层。这一步骤将在多晶硅2和多晶硅1上提供侧壁氧化物。

11.进行源极/漏极注入，如果是CMOS则进行掩蔽。

12.全面沉积钛，例如在温室下溅射1000埃，再将钛在675℃的N2中加热30分钟以便在暴露在外的壕和多晶硅线路上形成TiSi2而在其它地方形成TiN。

13.对TiN制作图形以便在壕、多晶硅1和多晶硅2之间按人们所希望的任何图形形成局部互连。

14.以800℃的温度进行退火，以便使S/D注入剂消化和降底硅化物的薄膜电阻。

15.继续进行常规的层间解质、接触蚀刻、金属等等的工艺步骤。

在这种方法上的一种可能的制约是构形：一种使多晶硅1的边缘和多晶硅2的边缘之间的补偿为最小的设计方法或许是合适的。

作为一种选择，第二多晶硅层可以被沉积到显著比一般的层为厚的程度，例如一直可以到10000埃，以便可以在细丝的过蚀刻中提供更大的余地从而在多晶硅2和多晶硅1交叉处避免氧化物细丝。这样一种细丝会在叠加在多晶硅2层上的硅化物层中引起断路，因此而增加多晶硅2的串联电阻。如果要将多晶硅2层制作得极厚，则通过把多晶硅2沉积成一种层状的结构可使晶粒大小保持在比最小的线宽小的程度（在另一实施方式中）。例如，可以通过使沉积过积中的气流的（在短时间内）改变而在厚的多晶硅层中间夹进一个非常薄的漏泄电解质层，该层薄得足以通过30埃的氧化氮的穿隧效应使导电很容易 发生。低温沉积（例如可以低到560℃）对于保持微波的晶粒面积或许是有用的。在这种实施方式中，采用一种对氧化物有极高选择性的多晶硅的蚀刻剂或许也是符合人们的愿望的，以便可以使多晶硅蚀刻剂中的过蚀刻的部分不会穿蚀多晶硅与壕相交处的栅极氧化物。例如，采用硼基化学品（诸如HCI+HBr）的蚀刻剂很容易在生产环境中提供30∶1或者更好的选择性能。这一类实施例中的另外一些可供选择的特征是利用了一种禁止形成从金属直接到多晶硅2的接触的设计规则。在本发明中，这样一种设计规则较之于所采用的其它方法来说，其麻烦的程度要低一些。因为可以采用一段短的局部互连把多晶硅2连接到场氧化物上或多晶硅1的扦头状部分上的接触衬垫上。通常，在多晶硅2与多晶硅1交叠处禁止金属与多晶硅2接触，即使不将多晶硅2作得非常厚时也是这样。

在进一步的实施例中，能够采用一种对氧化物有轻微的选择性的化学来进行细丝蚀刻，例如这种化学物质是NF3（在8110中，它给出的氮化物/氧化物的比例大约是2∶1）或SiF4（它在氧化物上对氮的蚀刻大约为4∶1）。在侧壁氧化物细丝蚀刻期间，采用2∶1的氮化物/氧化物的比例和1000埃的过蚀刻时，就能从多晶硅1暴露在外的平坦的表面处清除2000埃那么多的氮化物。

还应当注意到，本发明不仅允许与壕局部接触，而且还允许与隐埋的扩散接触，也就是说扩散被足够厚的氧化物（例如是1000埃）覆盖，它不必要在多晶硅穿过它的每一个点上都出现有源器件。例如，这种多晶硅栅极层的细丝过蚀刻能够采用足够的过蚀刻剂来进行工作以便在所有被暴露在外的区域中把隐埋扩散清除，以致于使硅化物过程发生，TiN条能够把隐埋的扩散连接到多晶硅1，多晶硅2等上。

本发明的这一实施例还可以在制作这样一种SRAM单元时是有优越性。在这种单元之中，采用电阻器来使得PMOS锁存器与NM OS锁存器分开，以便将被暂态事件造成失常的机会减至最低限度。对于这样一类结构，第一多晶硅能用来在池边界上形成紧凑的电阻器，TiN局部互连能用来形成与这些电阻器的局部连接而不需要与金属接触。

本发明的这一实施例还提供了一种（即便是不太上乘的）用来解决在双多晶硅加工方法中非常普遍的问题：在多晶硅层2上形成侧壁氧化物细丝也倾向于把氧化物细丝留在多晶硅2交叠在多晶硅1的地方，而这些不希望有的细丝将在多晶硅2的硅化物过程中会引起断路。在规则图形中的这些断路能引起过分的串联电阻。在很多方法中，通过把侧壁氧化物放到多晶硅1上可以避免这些细丝，但是，如果需要的话，采用本发明可以通过TiN跨接线把这些细丝搭接起来的方式;把这些断路连起来。

此外，虽然本申请主要涉及到的是钛基薄膜化合物，但其它的金属也是能用来替换的。例如，有很多金属只要它是1）与硅起反应形成导电性的和稳定的硅化物，和2）它的氮化物是2a）导电的和2b）稳定的和2c）合理的扩散阻挡层，就能用于直接反应形成硅化物和同时形成导电的氮化物，这种氮化物能用来形成本发明中的局部互连。可供选择的金属包括：钼、钨、钒、钴及其它。

当然，在本申请中如此频繁地涉及到这种多晶硅栅极层（或多晶硅1和多晶硅2栅极层）不一定非得是严格意义上的多晶硅，但可以基本上是多晶体、非晶体并含有大部分的硅;在这方面，硅化物和多晶硅/硅化物三明治式的结构肯定是被包括进去的。可以用来代替本发明的方法中的多晶硅的、将来具有相似的沉积和电阻特性的三明治结构也应该被包括进去。

还应当注意，本发明对于在许多方面与上述描述有相当大的不同的、极为多种多样的加工方法都是适用的。例如，本发明对于SOI 的加工或者对采用沟道晶体管的加工以及对于更为普通的、在本文一开始就描述过的CMDS的加工也都是适用的。

对熟悉本技术领域中的人员来说，不难理解，可以对本发明作出广泛的改进和改变，除了在下述权利要求中所阐明的之外，本发明的范围不应受到任何限制。