[0002] 本
专利文件要求于2018年10月1日提交的美国临时专利申请号62/739813，其全部内容通过引用并入本文。
背景技术
[0003] 绝缘栅双极型晶体管(IGBT)器件通常包括驱动
双极结型晶体管(BJT)的宽基极的金属
氧化物
半导体场效应晶体管(MOSFET)。垂直IGBT已成为高
电流和高
电压用途的关键功率器件，特别是用于
电机控制和
感应加热类型应用。正在进行的研究和开发继续尝试改进IGBT的安全操作区域(SOA)并提高IGBT的效率和稳健性。
[0004] 用于改善垂直IGBT的一些目标包括减小正向集
电极-发射极电压降(VCE-Sat)并使
开关损耗最小化。正向集电极-发射极电压降的主要来源是器件的顶表面上的发射极与垂直IGBT的背侧上的集电极之间的厚的轻掺杂漂移区。场终止IGBT在漂移区和集电极之间采用更重掺杂的场终止层。在场终止IGBT的关断状态下，发射极和集电极之间的
电场强度在漂移区内缓慢降低，并且在更导电的场终止层内更快地降低。场终止IGBT因此可以具有较薄的
漂移层并且仍然在关断状态下耐受给定电压，并且较薄的漂移层降低导通状态
电阻和正向电压降(VCE-Sat)。IGBT的正向压降(VCE-Sat)还可以通过降低MOSFET的漏-源电阻(Rds)来降低，该MOSFET为垂直PNP BJT提供基极电流，并且因此提供垂直型PNP BJT的N基极的载流子调制。可以通过在IGBT的上部的多个MOSFET单元之间分流电流来减小MOSFET电阻Rds。遗憾的是，PNP BJT的N基极中的载流子调制或载流子存储的高电平通过减慢IGBT的关断速度而增加
开关损耗，这降低了IGBT的SOA。另一个问题是低MOSFET Rds典型地在负载
短路模式期间导致较高的饱和和较短的耐受时间，例如用于电机驱动应用。基于作为MOSFET的一部分的寄生型NPN BJT的发射极/源极短路对于防止
锁定和增强IGBT稳健性是至关重要。
[0005] P+空穴注入极的掺杂浓度以及IGBT的N场终止或N缓冲区的掺杂浓度可以用于控制MOSFET进入IGBT的垂直型BJT的基极的注入效率。因此，控制连接到集电极电极和N缓冲区的P型空穴注入区的掺杂浓度对于IGBT的器件性能是至关重要的。在不同的IGBT设计中使用若干类型的P型空穴注入结构。穿通型IGBT结构通常使用P+衬底晶片，其具有N缓冲区的和在P+衬底上
外延生长的N-漂移区。然而，P+晶片中的掺杂浓度通常不能很好地控制。为了降低P型空穴注入和N场终止区域的掺杂浓度变化，在完成IGBT前侧晶片处理之后，可以
研磨晶片的背侧并用磷或氢
离子注入以形成N场终止区域，和用
硼离子注入以形成P型空穴注入区。通常需要掺杂激活工艺(例如，
退火)以去除在离子注入期间形成的
缺陷并激活注入的磷杂质以变成N型掺杂物和注入的硼杂质以变成晶体
硅中的P型掺杂物。即使在N型外延生长期间形成具有期望的掺杂浓度的N场终止并且从减薄的IGBT晶片的背侧仅注入硼的情况，但是仍然需要激活硼杂质以形成P型空穴注入区。
[0006] 激活过程对于晶片前侧上的结构可能是有问题的。特别是在背侧工艺期间，晶片前侧的
温度可能需要保持在450℃以下(对于只有
铝的前侧金属而言甚至更低)，以防止金属层中的铝渗入(spike)到相邻的硅中并损坏前侧结构，特别是在IGBT的P体(P body)结处。为了保持前侧温度较低(例如，低于450℃)，可以使用激光退火工具，但是激光退火工具是昂贵的。替代地，可以使用在450℃左右退火的低温炉，但是在这个低温下，只有小部分注入的硼杂质被激活以充当P型掺杂物。
[0007] 已经提出或实现若干不同的场终止IGBT结构和制造方法。例如，标题为“Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same”的美国专利申请号7,645,659公开了通过在N衬底上生长N-外延层来制造场终止IGBT，其被减薄并用作N型场终止。标题为“Power device including a field stop layer”的美国专利号9,685,335描述了使用外延生长以在IGBT中形成双场终止区。标题为“Vertical power transistor with dual buffer regions”的美国专利号9,852,910公开了场终止IGBT结构，其具有在衬底上形成的包括N+岛的双N缓冲(场终止)区。标题为“Method of minimizing field stop insulated gate bipolar transistor(IGBT)buffer and emitter charge variation”的美国专利号8,283,213提出了通过在轻掺杂的衬底上N场终止和N-外延层的生长来制造垂直场终止IGBT的方法。另一个制造垂直场终止IGBT的方法公开在标题为“Injection control in semiconductor power devices”的美国专利号9,620,630中，该方法生长了包括P型外延层和硼注入到
覆盖轻掺杂衬底的P外延层中的多个外延层。用于场终止IGBT的所有这些制造方法都需要通过炉或激光退火来背侧离子注入和激活。
发明内容
[0008] 根据本发明的方面，各种场终止和薄IGBT结构和制造工艺不需要在前侧处理之后对晶片的背侧中注入的杂质进行高温或激光激活。背侧过程特别地可以在低于450℃，低于400℃或甚至在较低温度下进行。
附图说明
[0009] 图1A示出了使用具有P+空穴注入层或P+空穴注入区的P衬底的IGBT晶片的示例实现方式的横截面图。
[0010] 图1B示出了使用具有包括多个岛的
图案化P+空穴注入区的P衬底的IGBT晶片的示例实现方式的横截面图。
[0011] 图1C示出了包含多区段漂移层的IGBT晶片的示例实现方式的横截面图，其中P衬底包含P+空穴注入层或P+空穴注入区。
[0012] 图1D示出了包含多区段漂移层的IGBT晶片的示例实现方式的横截面图，其中P衬底包含具有多个岛的图案化的P+空穴注入区。
[0013] 图1E示出了用于使用N衬底制造RC IGBT的IGBT晶片的示例实现方式的横截面图，该N衬底包含P+空穴注入层或P+空穴注入区。
[0014] 图1F示出了用于制造包含多区段漂移层的RC IGBT的IGBT晶片的示例实现方式的横截面图，其中该N衬底包含具有多个岛的图案化的P+空穴注入区。
[0015] 图1G示出了包括无空穴注入区的P衬底的IGBT晶片的示例实现方式的横截面图。
[0016] 图1H示出了包括无空穴注入区的N衬底的IGBT晶片的示例实现方式的横截面图。
[0017] 图2A示出了采用背侧研磨之后保留的P+空穴注入层的沟槽场终止IGBT的示例实现方式的横截面图。
[0018] 图2B示出了在背侧研磨后保留的P-材料中采用图案化的P+空穴注入区的沟槽场终止IGBT的示例性实现方式的横截面图。
[0019] 图2C示出了在背侧研磨后保留的N
型材料中采用多个P+区的场终止RC IGBT的示例实现方式的横截面图。
[0020] 图3A示出了在背侧处理之前包括在晶片的前侧上所制造的沟槽IGBT的晶片的示例实现方式的横截面图。
[0021] 图3B示出了图3A的晶片在背侧研磨、P+硅溅射、背向金属沉积之后的横截面图。
[0022] 图4A示出了图3A的晶片在施加P+溅射的硅和背侧掩模之后的横截面图。
[0023] 图4B示出了图4A的晶片在使用背侧氧化物掩模对溅射的P+进行蚀刻之后的横截面图。
[0024] 图4C示出了图4B的晶片在N+溅射的硅对晶片的背侧上溅射之后的横截面图。
[0025] 图4D示出了图4C的晶片在蚀刻背向N+溅射的硅、去除氧化物掩模并沉积背侧金属之后的横截面图。
[0026] 图5A示出了沟槽场终止IGBT结构的横截面图，该沟槽场终止IGBT结构具有从衬底剩余的P+空穴注入区和在P+空穴注入区上溅射的背侧P+硅。
[0027] 图5B示出了沟槽场终止IGBT的横截面图，该沟槽场终止IGBT具有来自衬底的P-硅中的图案化P+空穴注入区和溅射的背侧P+硅。
[0028] 图6A示出了P多晶屏蔽的、沟槽场终止IGBT结构的横截面图，其中P衬底的剩余部分包括作为空穴注入极的P+区。
[0029] 图6B示出了具有作为空穴注入极的溅射的P+硅的P多晶屏蔽的、沟槽场终止IGBT结构的横截面图。
[0030] 图6C示出了具有溅射的P+和N+背侧硅的P多晶屏蔽的、沟槽场终止RC IGBT结构的横截面图。
[0031] 图6D示出了具有P/P+衬底的P多晶屏蔽的、沟槽场终止IGBT结构的横截面图，该P/P+衬底包括高能磷JFET注入物。
[0032] 图7A示出了场终止RC IGBT结构的背侧视图，其中溅射的P+硅和N+硅被图案化以用于覆盖器件边缘的
框架和在IGBT有源区域的中心处的圆形区域。
[0033] 图7B示出了沟槽场终止RC IGBT结构的背侧视图，其中溅射的P+硅被图案化以围绕分散的溅射N+硅岛。
[0034] 图8示出了场终止IGBT的高压边缘终端的横截面图。
[0035] 附图图示了用于解释的目的的示例，而不是本发明本身。在不同附图中使用相同的附图标记表示相似或相同的项目。
[0036] 具体实现方式
[0037] 垂直场终止IGBT可以包括场终止和/或一个或多个P型空穴注入区，其在没有背侧激光激活的情况下形成并被激活。IGBT的背侧结构对于载流子注入效率和开关性能是至关重要，并且对于将快速恢复
二极管(FRD)与IGBT集成也是至关重要的，以消除在电感负载型应用中对与IGBT并联使用外置FRD的需求。集成的FRD和IGBT结构可以称为反向导电(RC)IGBT。RC IGBT可以在集电极发射极电流-电压(I-V)特性中示出负电阻效应，如果掺杂浓度没有特别设计和控制为最小化或防止该影响，则可能创造不期望的效果。
[0038] 在一个示例性实现方式中，场终止和/或一个或多个P型空穴注入区形成在衬底的顶表面中或衬底的顶表面上，然后生长外延漂移区并制造前侧结构。在制造前侧结构之后，衬底的背侧的晶片研磨或蚀刻可以暴露一个或多个P型空穴注入区的底部，并且背侧集电极电极可以制造为与场终止或P型空穴注入区
接触。在替代实现方式中，在制造前侧结构之后，衬底的背侧的晶片研磨或蚀刻可以暴露场终止层或漂移区的最深区段，并且溅射工艺可以在晶片的背侧上形成一个或多个P型空穴注入区或场终止层。通过任一个实现方式，避免了在晶片背侧上的杂质的退火或激光激活，同时可以制造具有严格控制的掺杂浓度的场终止和空穴注入区。
[0039] 图1A示出了晶片100A的一个实现方式的横截面图，其中可以制造垂直场终止IGBT。晶片100A包括P-或P衬底110。P衬底110可以是包含硼或其他P型掺杂物的硅衬底，其-3 -3 -3浓度约为1e14 cm 或更高，例如浓度大于1e15 cm 、但小于5e16 cm 。P+空穴注入区112可以通过在衬底110上生长P+外延层至约5和15μm之间的厚度或者通过用硼或其他P型杂质对衬底110离子注入而形成在P衬底110中或P衬底110上。在离子注入之后，硼或其他P型杂质可以在P衬底110中在高温(例如，1100-1200℃的范围)下扩散和激活达许多小时以达到目-3
标的P+厚度，例如5到15μm。所得到的空穴注入区112的掺杂浓度可以在约2e17 cm 和5e19 cm-3之间。在图1A的实现方式中，P+空穴注入区112是覆盖P衬底110的顶表面的层。
[0040] 外延层120生长在覆盖在P+空穴注入区112上的P衬底110上。外延层120包括具有不同掺杂浓度的多个区段或层。在一个实现方式中，外延层120是在P+空穴注入区112上生长的本征或轻掺杂硅。生长过程可以形成具有所需浓度的本征N型杂质的硅，或外延层120可以经受一个或多个离子注入以提供杂质的所需浓度。在晶片100A中，外延层120的底层是N场终止(FS)层122，其厚度为1至15微米，一般为3至10微米，并包含诸如磷(P)、砷(As)、锑(Sb)或者磷与砷或锑的组合的N型掺杂物，该掺杂物的浓度范围为5e14 cm-3至1e18 cm-3或更特别是在约5e15至5e17 cm-3之间。场终止122可以以期望的掺杂浓度生长，或者可以生长为
本征半导体或者具有第二电导率的轻掺杂，并且然后以约5e11和5e13 cm-2之间的剂量离子注入磷(P)、砷(As)或锑(Sb)离子。
[0041] 漂移区126形成在场终止122上并且可以具有浴盆(bathtub)型掺杂分布。特别地，图1A的实现方式中的漂移区126包括过渡层或区124，其约为2至5微米厚并且可以具有约5e14 cm-3至约5e15 cm-3的N型掺杂物的浓度，以补偿从FS区到上覆的N漂移区126中的N型杂质扩散。漂移区126还包括外延层120的较厚的N型区段126A，例如，其取决于IGBT的期望的额定电压大约为40至120微米厚。区段126A是较轻的掺杂并且在过渡区124上方提供漂移区126的高电压阻挡区段。N漂移区的区段126A可以是漂移区126中的最厚和最轻掺杂区段，-3
例如其取决于IGBT的阻挡电压具有约3e13到4e14 cm 的掺杂浓度。漂移区126的表面区段
126B用于在一些实现方式中并且可以具有在约1e14到1e15 cm-3的掺杂浓度，该掺杂浓度是比漂移区126的高电压阻挡区段126A更重的掺杂浓度。
[0042] 图1B示出了用于制造垂直场终止IGBT的晶片100B的替代实现方式的横截面图。晶片100B与图1A的晶片100A区分在于P型衬底110包括由多个岛构成的图案化P+空穴注入区112B，该多个岛可以彼此断开连接。替代地，P+空穴注入区112B可以是重掺杂区域，其围绕具有衬底110的较轻掺杂的硅岛。P+空穴注入区112B可以使用图案化的离子注入工艺形成在P衬底110中，例如离子注入穿过掩模以覆盖
基板中除了需要P+空穴注入区112B的区域之外的顶表面。如上所述的热工艺可以用于将注入的杂质扩散到期望的深度，例如，在约5和
15μm之间。如上面参考图1A所描述的，晶片100B还包括N型外延层120，其包括N场终止层122和N漂移层126。晶片100B中的图案化P+空穴注入区112B不覆盖P衬底110的顶表面，并且可以选择P+空穴注入区112B的面积与背侧表面面积的比率以针对IGBT的开关和Vce性能优化来控制空穴注入的
水平。例如，图案化的P+注入区112B可以覆盖衬底110的表面的约10％至
90％。
[0043] 图1C示出了用于制造垂直场终止IGBT的晶片100C的另一替代实现方式的横截面图。晶片100C可以与晶片100A相同，除了晶片100C中的N漂移区126是多区段漂移区，其包括具有最高掺杂浓度的最深高压阻挡区段126-1、具有连续降低的掺杂浓度的连续较浅的电压阻挡区段126-2至126-N。在一个实现方式中，区段126-1至126-N具有约5e15至5e14cm-3之间的掺杂浓度，并且各具有约2至10微米之间的厚度。在一些情况下，漂移区126的表面区段126B可以具有比漂移区126的高电压阻挡区段126-1至126-N更重的掺杂浓度。
[0044] 图1D是用于制造垂直场终止IGBT的晶片100D的又一实现方式的横截面图。如参考图1B的晶片100B所描述的，晶片100D采用包含图案化的P+空穴注入区112B的P衬底110，该P+空穴注入区112B包括或围绕多个岛。晶片100D还包括具有漂移区126的外延层120，该漂移区126包括如参考图1C的晶片100C所描述的多个高压阻挡区段126-1至126-N。
[0045] 图1E是晶片100E的又一实现方式的横截面图，晶片100E与图1C的晶片100C相同，除了图案化的P+空穴注入区112B形成在N型衬底130中。N衬底130可以是具有浓度为1e15cm-3的N型掺杂物的硅衬底。如下面进一步描述的，晶片100E可以用于制造垂直场终止RC IGBT。
[0046] 图1F是晶片100F的又一实现方式的横截面图，其与图1D的晶片100D相同，除了图案化的P+空穴注入区112B形成在N型衬底130中。与图1E的晶片100E类似，晶片100F可以用于制造如下面进一步描述的垂直场终止RC IGBT。
[0047] 图1G示出了用于制造垂直场终止IGBT的晶片100G的又一实现方式的横截面图。晶片100G可以与晶片100A或100B相同，除了晶片100G不包括P+空穴注入区。如下面进一步描述的，代替采用在沉积外延层120之前在衬底110或130中或衬底110或130上所形成的P+空穴注入区，可以在器件的底表面上制造一个或多个P+空穴注入，例如，使用如下面进一步描述的P+溅射硅。
[0048] 使用溅射背侧材料的垂直场终止IGBT还可以使用包括N型衬底130的晶片100H来制造。图1H特别地示出了包括N衬底130的晶片100H的实现方式，在该N衬底130上包括N场终止122和漂移区126(例如，N层124、126A和126B)的外延层120生长在不具有P+空穴注入区的N衬底130上。晶片100H可以优选用于制造RC IGBT。
[0049] 图2A示出了可以在图1A的晶片100A或图1C的晶片100C中制造的沟槽场终止IGBT 200A的横截面图。在IGBT 200A中，空穴注入区112形成垂直PNP双极晶体管的P型集电极。N场终止122和漂移区126形成垂直PNP双极晶体管的N型基极，并且P型体区220形成垂直PNP双极晶体管的P型发射极。IGBT 200A还包括具有栅极结构210的垂直场效应晶体管，每个栅极结构210包括围绕诸如栅极氧化物214的绝缘体的导电栅极212。已经可以注入N漂移区
126中的P体220形成PNP双极晶体管的发射极和场效应晶体管的
沟道区的两者。场效应晶体管的N型源极区230可以被注入到漂移区126的在部分P体220上方的顶部部分中。更具体地，与外延层126的栅极沟槽区域中的
沟槽栅极结构210相邻的P体区220提供场效应晶体管的垂直P沟道，其中P沟道位于N型源极区230和漂移区126的较深N型部分之间，并且施加到栅极结构210中的导电栅极212的电压可以控制场效应晶体管注入垂直PNP双极晶体管的基极的电流。金属发射极接触和互连结构240形成在IGBT 200A的前侧上并且电接触P体区220，即垂直PNP双极晶体管的P型发射极。接触和互连结构240可以包括由诸如
钛(Ti)、氮化钛(TiN)和钨(W)的金属形成的互连件，其通过通孔延伸到有源前侧IGBT结构和诸如(Al:Si)或Al:Cu:Si的金属的接触层。
[0050] 金属栅极接触件(未示出)可以类似地在IGBT 200A的前侧上并且电连接到栅极结构210中的导电栅极212。
钝化层250可以覆盖并保护下卧的前侧结构并提供开口(未示出)以接触焊盘区域，用于与金属发射极接触结构240和栅极接触件(未示出)的外部电连接。
[0051] IGBT 200A还包括金属集电极接触件260，其接触P+空穴注入区112，并且可以在衬底110(图1A)被充分研磨以在P+空穴注入区112和金属集电极接触件260之间提供可靠的接触件之后形成在沟槽场终止IGBT 200A的背侧上。P+空穴注入区112可以相对较厚，例如，高达15μm，并且背侧研磨可以针对薄衬底100以标称地去除最深部分，例如，P+空穴注入区112的底部3μm。例如，在背侧研磨之后，注入区112的约2至12微米之间的厚度可以保持在P+空穴注入区112在背侧研磨前的5至15微米之间的厚度。用于背侧研磨的目标厚度通常取决于制造P+空穴注入区112的工艺的
精度和研磨衬底110的背侧的工艺的精度。金属接触件260可以形成在地面上，例如通过将诸如Al:Ti:Ni:Ag或Au的金属溅射或者
真空蒸
镀在IGBT的背侧表面上，并且然后在背侧金属沉积后在低于400℃的温度下
烧结，以改进与P+空穴注入区112的背侧暴露表面的
欧姆接触。
[0052] 图2B示出了可以使用图1B的晶片100B或图1D的晶片100D所制造的完整沟槽场终止IGBT 200B的横截面图。IGBT 200B可以包括与图2A的IGBT 200A相同的前侧结构。具体地，IGBT 200B的顶侧结构包括可以在漂移区126中制造的沟槽栅极结构210、P体区220和源极区230，以及形成为接触或上覆其他顶侧结构的金属接触结构240和钝化250。为了制造IGBT200B的集电极接触件260，在制造顶侧结构之后，晶片100B的背侧晶片研磨暴露图案化的P+空穴注入区112B的底部部分并且在图案化的P+空穴注入区112B周围留下P衬底110的中间P-区。背侧
金属化形成与图案化的P+空穴注入区112B接触的集电极接触件260和从衬底110保留的互补P-区。
[0053] 图2C示出了可以使用图1E的晶片100E和图1F的晶片100F制造的完整沟槽场终止RC IGBT 200C的横截面图。RC IGBT 200C可以包括与图2A或图2B的IGBT 200A或200B中相同的前侧结构。特别地，IGBT 200C的顶侧结构包括可以在漂移区126中制造的沟槽栅极结构210、P体区220和源极区230，以及形成为接触或上覆其他顶侧结构的金属接触结构240和钝化250。为了制造IGBT 200C的集电极接触件260，在制造顶侧结构之后，晶片100D或100E的N衬底130的背侧晶片研磨暴露图案化的P+空穴注入区112B和N衬底130的互补图案化的N区。背侧金属化形成与图案化的P+空穴注入区112B和互补图案化的N区接触的集电极接触件260。因此，反向导电二极管在RC IGBT 200C中从集电极26穿过包括N衬底130的剩余N型部分的N型材料、场终止区122和漂移区126到P体220的P型材料来形成，该P体200电连接到发射极电极240。
[0054] 图3A示出了在完成场终止IGBT的顶侧结构之后但在背侧处理之前的晶片300A的横截面图。晶片300A可以由图1G的晶片100G或图1H的晶片100H来制造。晶片300A特别包括衬底310，其可以是如图1G的晶片100G中的P衬底110或者是如图1H的晶片100H中的N衬底130。N场终止122和漂移区126上覆衬底310上。晶片300A中的前侧结构包括可以在漂移区
126中制造的沟槽栅极结构210、P体区220和源极区230，以及形成接触或上覆其他前侧结构的金属接触层240和钝化250。因此，晶片300A示出了准备用于背侧处理的晶片结构。
[0055] 晶片300A的背侧处理可以包括背侧研磨以去除衬底310并且暴露N场终止122。研磨工艺可以把留下衬底310的薄部分(未示出)作为目标，使得研磨工艺中的变化或容忍的不准确度不能显著地更改N场终止122的厚度。在研磨后可以留下或不留下的轻掺杂衬底310的薄部分典型地对IGBT的性能影响很小或没有影响。在背侧研磨之后，使用具有已知且良好控制的掺杂浓度的硅靶的溅射来形成溅射的P+空穴注入区320。P+空穴注入可以具有-3
约1e17至5e19 cm 的掺杂浓度和约0.25μm到2μm的厚度。背侧金属沉积使金属集电极接触件260形成在溅射的P+空穴注入区320上，如图3B的场终止IGBT 300中那样。
[0056] 场终止IGBT 300具有溅射的P+空穴注入区320，其可以覆盖IGBT 300的整个背侧，即100％的背侧。在场终止IGBT的其他实现方式中，P+空穴注入区可以被图案化以覆盖较小百分比的背侧，其百分比根据IGBT的所期望的开关特性选择。附加地，在图案化的P+空穴注入区留下的间隙中可以期望N型硅区域，并且这样的N型硅接触集电极以提供RC IGBT的二极管路径。
[0057] 图4A、4B、4C和4D示出了由图3A的晶片300A形成的反向导电沟槽场终止IGBT 400的背侧处理步骤。如图4D所示出的IGBT 400包括溅射的P+空穴注入硅区域420和溅射的N+
电子注入硅区域424。图4A示出了在背侧研磨将衬底310从晶片300A移除并且在N场终止122上形成溅射的P+硅层320之后的晶片400A的横截面图。如上所述，来自衬底310的轻度N或P掺杂硅的薄层(未示出)可以保留在溅射的P+层320和N场终止122之间。氧化物层410形成在溅射的P+硅层320上，并且掩模和蚀刻工艺(例如使用光致抗蚀的掩模412)图案化如图4A所示的氧化物层410。图案化的氧化物层410暴露P+溅射层320的部分，使得使用图案化的氧化物层410作为掩模的蚀刻工艺去除P+溅射层320的暴露部分并留下图案化的P+空穴注入区420，如图4B的晶片400B中所示。氧化物410和P+溅射区420保护N场终止122，使得与P+区域
420相邻的N场终止122的厚度保持不变。蚀刻暴露N场终止122的其他区域，并且一些过蚀刻(例如进入场终止122的暴露区域中)是可以容忍的。如图4C所示，然后溅射工艺可以沉积N+硅层422以与晶片400C中的N缓冲或场终止区122欧姆接触。背侧研磨去除氧化物掩模层410(以及溅射的N+硅层422的部分)以暴露P+空穴注入区420并留下N+电子注入区424，如图4D所示。N+电子注入区424可以具有在约1e19和1e20 cm-3之间的N型掺杂浓度和在约0.25和2微米之间的厚度。集电极430可以由诸如Al:Ti:Ni:Ag或Au的金属形成，以与区420和434欧姆接触。从集电极电极430通过N+电子注入区424中的N型硅、场终止122和漂移区126到P体区220和发射极电极240的
电路径形成与沟槽场终止IGBT 400集成的反向导电垂直二极管，如图4D所示。
[0058] 图案化的背侧溅射工艺可以替代地将掩模形成在接地晶片的背侧上，并将一个导电类型的硅溅射到由掩模暴露的背侧区域上。然后可以去除掩模，并且可以在对应于去除的掩模的晶片背侧的区域上溅射具有相反导电类型的硅。在蚀刻背侧或研磨工艺暴露出第一溅射的硅之后，可以形成背侧金属。
[0059] 图5A和图5B分别示出了沟槽场终止IGBT 500A和500B的横截面图，其包括在上覆前侧结构之前形成的P+空穴注入区以及在背侧研磨之后沉积在IGBT 500A和500B的背侧上的溅射P+硅520。IGBT 500A可以使用图1A的晶片100A或图1C的晶片100C来制造，并且包括前侧IGBT结构，诸如上面参考图2A所述。IGBT 500B可以使用图1B的晶片100B或图1D的晶片100D来制造，并且可以包括与IGBT 500A相同的前侧IGBT结构。IGBT 500A和500B的区别在于，IGBT 500A具有连续的P+空穴注入区112作为在顶侧结构之下的层，而IGBT 500B替代地具有图案化的P+空穴注入区112B和从接地衬底保留的互补图案化的P-区。IGBT 500A或
500B可以通过研磨P衬底110以暴露P+区112或112B并且然后溅射与P+区112或112B接触的P+硅来制造。该工艺将具有注入和扩散的P+区112或112B的P衬底与溅射的P+硅空穴注入极
520结合使用，这允许通过与溅射的P+硅520欧姆接触以及穿过溅射的P+硅520与P+空穴注入区112或112B欧姆接触，将较低的离子注入剂量用于扩散的P+空穴注入区112或112B。
[0060] 上文所描述的背侧处理和结构可以与各种不同的前侧IGBT结构一起使用。例如，图6A示出了包括有源单元区的部分和屏蔽的场终止IGBT 600A的终端区的横截面图。IGBT 600A包括N+场终止层122和形成前侧结构的N型漂移区126。在图6A的示例中，漂移区126可以是外延层，其掺杂浓度从与N+场终止122相邻的低浓度的N-提高到外延层126的顶表面处的较高N掺杂。P+空穴注入区112B、N型层122和126、以及P型体区14形成IGBT 600A的垂直PNP双极晶体管的有源区。IGBT 600A还包括场效应晶体管，其包括N型源区17、导电栅极26、栅极氧化物20、和P体区14中的沟道。形成场效应晶体管的结构包括P体区14，其在外延层
126的栅极区域T1中与沟槽栅极26相邻并且提供场效应晶体管的垂直P沟道。场效应晶体管的P沟道在N型源极区17和N型漂移区126之间，并且导电栅极26上的电压可以控制电流穿过场效应晶体管到垂直PNP双极晶体管的基极。
[0061] IGBT 600A还包括屏蔽结构。特别地，屏蔽结构包括P+
多晶硅区18，其由氧化物间隔体22横向限定并且通过多晶间氧化物层24与上覆导电栅极26分离。屏蔽结构还包括在IGBT 600A的漂移区126中形成的P屏蔽区16。P屏蔽区16和周围的漂移区126具有相反导电类型的多数电荷载流子，但是可以实质上具有相同的电荷载流子
密度。每个多晶硅屏蔽区18(具有其下卧屏蔽区16)可以短接到源极区17，或者可以是浮置的，或者可以具有用于独立控制施加到多晶硅屏蔽区16的电压的单独接触件。对于IGBT 600A，有源器件区域(例如沟槽区域T1)中的P多晶屏蔽区18和下卧屏蔽区16可以是完全浮置的，以最小化发射极和集电极60和50上的电位降(Vce)。IGBT 600A中(例如沟槽区域T2中)的一些P多晶屏蔽区16和下卧屏蔽区18可以通过穿过周围的绝缘结构25延伸的导电互连件54欧姆地短接到发射极电极60。将至少一些屏蔽区16和18短接到发射极可以改进开关性能和/或优化的Vce。
[0062] 标题为“Shielded Trench Devices”的美国专利申请号16/363,812还公开了用于屏蔽的沟槽IGBT的一些前侧结构和工艺，并且其全部内容通过引用并入本文中。
[0063] 图6A的屏蔽的IGBT 600A中的前侧结构采用诸如上面参考图2B所述的图案化的P+空穴注入区112B。IGBT 600A的相同的前侧IGBT结构可以替代地与上文所描述的其他背侧结构一起使用。例如，图6B示出了具有如上参考图3B所描述的溅射的P+空穴注入区320的替代性P多晶屏蔽的沟槽场终止IGBT器件600B的横截面图。图6C示出了P多晶屏蔽的沟槽场终止IGBT 600C的横截面图，其如上面参考图4D所描述的，具有图案化的溅射P+空穴注入硅区420和互补图案化的N+电子注入硅区424，以提供与屏蔽的沟槽场终止IGBT 600C集成的反向导电垂直二极管。
[0064] 图6D中所示的屏蔽的沟槽场终止IGBT 600D的另一个实现方式采用前侧工艺，其包括选择性高能磷离子注入(N型JFET注入)来提高沟槽MOSFET的P体14正下方的区650中的掺杂浓度，以最小化场终止IGBT结构的P多晶硅填充的沟槽之间的扩散电阻。N型JFET注入650可以最小化由于IGBT晶片表面掺杂浓度、沟槽深度和P体结深度的变化而引起的Vce电压的变化。高能磷离子注入剂量可以随着从1MeV至3MeV的注入
能量在5e11至3e12 cm-2变动。
[0065] 尽管上面公开的所示实现方式包括沟槽型IGBT前侧结构，但是本文公开的用于晶片背侧处理的所有背侧结构都适用于任何类型的IGBT前侧结构，包括平坦，沟槽和组合IGBT，并且这些背侧工艺不需要可能损坏前侧结构的背侧杂质激活。
[0066] 图7A和图7B描绘了诸如上面参考图4A至4D所描述的RC IGBT的背侧上的图案化的
阳极区域的俯视图。图7A示出了反向导电二极管的阳极包括N+区710和730的图案，N+区710和730可以是溅射的N型硅。N+区710围绕P+空穴注入区720形成环，P+空穴注入区720围绕N+区730。与此相反，图7B的阳极图案包括多个分离的N+电子注入区750，其分布在由P+空穴注入区740形成的场内。图7A和7B仅示出了具有互补图案化的N+电子注入区的图案化的P+空穴注入区的示例。无数其他图案是可能的，并且可以几乎提供任何期望的P型和N型材料的形状和百分比覆盖率。例如，图7A和7B的图案的材料的导电类型可以相反。任何形状的图案化的区域都可以是可能的，但是通常在RC IGBT中可以期望覆盖约5％至25％的有源器件区域的电子注入区。这样的图案可以如上所描述来形成，例如，通过将一个导电类型的杂质图案化地注入和扩散在相反导电类型的衬底的前侧中或者通过图案化的溅射。然后背侧可以被研磨或蚀刻以形成暴露具有相反导电类型的不同区的平坦表面。
[0067] 图8示出了场终止IGBT的高压(HV)终端结构800。HV终端结构800可以围绕IGBT裸芯的外缘延伸。HV终端结构800包括在沟槽下方的掩埋场屏蔽环16，该沟槽包含填充有P型多晶硅32作为掩埋场板的介电沟槽
侧壁间隔体22。图8中所示的HV终端结构800的部分开始于有源器件区域810，其包括由发射极电极60穿过金属互连体54接触的P体区14和高度掺杂的P体接触区15。金属互连件54还可以将发射体电极60连接到包括P多晶硅32和下卧掩埋场环16的一个或多个屏蔽环。在使用期间，掩埋P型场环16之间的漂移区126的空间沿着从有源器件区域810开始并且就在沟道终止区66处的锯道820之前结束的IGBT裸芯的边缘、在掩埋环16之间划分所施加的发射极电压。(金属场板64可以通过互连件58电连接到N+沟道终止66，其用于防止耗尽件到达锯切裸芯边缘820，否则，在高压阻挡模式期间可能导致高
漏电流。)掩埋环16之间的空间可以从有源器件区域810朝向外部器件边缘820处的锯道逐渐增加。P多晶硅32形成垂直场板，每个垂直场板位于对应的掩埋P型场环16的顶部上。P型多晶硅32填充介电侧壁间隔体22内的沟槽。垂直掩埋的P型多晶硅场板32占据小的横向空间并使HV终端结构的表面电荷灵敏度最小化。图8的HV终端结构800描述了具有包括P+空穴注入层320和集电极接触件50的背侧结构的沟槽场终止IGBT的示例。HV终端结构800可以替代地与诸如本文所公开的其他背侧结构一起使用并且用于除了平坦IGBT和沟槽IGBT之外的其他类型功率器件，例如功率MOSFET和二极管。
[0068] 尽管已经公开了特定的实现方式，但是这些实现方式仅是示例且不应被视为限制。所公开的实现方式的对特征的各种调整和组合落入所附的
权利要求的范围内。
