薄膜晶体管及其制备方法、CMOS反相器
阅读：123发布：2020-05-08
专利汇可以提供薄膜晶体管及其制备方法、CMOS反相器专利检索，专利查询，专利分析的服务。并且本揭示提供一种 薄膜 晶体管及其制备方法、CMOS 反相器 ， 薄膜晶体管 包括衬底 基板 、介质层，以及 半导体 层，其中，半导体层还包括源极、漏极以及栅极，源极与漏极之间设置有第一 沟道 ，第一沟道中设置有 碳 纳米管 ，漏极与栅极之间设置有第二沟道，第二沟道中设置有离子胶，所述离子胶同时 覆盖 半导体层。通过调控离子胶的组成成分以及 掺杂剂 的含量，并制备CMOS反相器性能的逻辑 电路 ，进而有效的对 碳纳米管 薄膜晶体管的 阈值 电压 进行控制。，下面是薄膜晶体管及其制备方法、CMOS反相器专利的具体信息内容。
1.一种薄膜晶体管，其特征在于，包括：
衬底基板；
介质层，所述介质层设置在所述衬底基板上；以及
半导体层，所述半导体层设置在所述介质层上；
其中，所述半导体层还包括源极、漏极以及栅极，所述源极与所述漏极之间设置有第一沟道，所述第一沟道中设置有碳纳米管，所述漏极与所述栅极之间设置有第二沟道，所述第二沟道中设置有离子胶，所述离子胶同时覆盖所述半导体层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述介质层的材料包括氧化铪，所述源极和漏极的材料包括金。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述离子胶包括前段共聚物、乙酸乙酯以及掺杂剂。
4.一种CMOS反相器，其特征在于，包括如权利要求1-3任一项所述的薄膜晶体管。
5.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S10：在衬底基板上制备介质层，并在所述介质层上制备薄膜晶体管的源极、漏极以及栅极；
S11：制备碳纳米管，并将所述碳纳米管沉积到所述薄膜晶体管的第一沟道中，所述第一沟道设置在所述源极与所述漏极之间；
S12：制备离子胶，并将所述离子胶沉积到所述薄膜晶体管的第二沟道中，所述第二沟道设置在所述漏极与所述栅极之间；
S13：干燥处理所述离子胶，得到所述薄膜晶体管。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述介质层的厚度为
4.5nm～5.5nm，所述栅极的厚度为4.5nm～5.5nm。
7.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述碳纳米管通过印刷工艺设置在所述第一沟道中。
8.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述离子胶通过喷墨打印、低速旋涂或滴涂工艺设置在所述第二沟道中。
9.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述步骤S12中还包括如下步骤：
S121：将聚苯乙烯-聚甲基丙烯酸甲酯、1-乙基-3-甲基咪唑啉双(三氟甲基磺酰基)亚胺、乙酸乙酯以及掺杂剂按质量比例混合，同时添加搅拌磁子，进行搅拌，获得离子胶溶液。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，所述聚苯乙烯-聚甲基丙烯酸甲酯的质量分数含量为0.3wt％-0.7wt％，所述1-乙基-3-甲基咪唑啉双(三氟甲基磺酰基)亚胺的质量分数含量为9.3wt％-9.7wt％，所述掺杂剂的质量分数含量为90wt％。
薄膜晶体管及其制备方法、CMOS反相器
技术领域
[0001] 本揭示涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、CMOS反相器。
背景技术
[0003] CNT-TFT技术中，其迁移率、开态电流具有明显优势，且工艺温度以及工艺复杂度都较低。但是在现有CNT-TFT薄膜晶体管产品中，还存在许多问题，其中一个就是CNT-TFT的阈值控制问题，通常CNT-TFT的制备是利用CNT溶液在基底上制备出CNT薄膜，由于CNT极易吸附空气中的水或氧，导致制备出的CNT-TFT为p-型晶体管。同时，由于CNT材料制备工艺过程中存在的不理想因素，这样制备出的晶体管阈值可控性较差。并且，现有的CNT-TFT产品中，对CNT-TFT的阈值控制手段主要是改变栅电极的功函数，对沟道掺杂，或者对介电氧化层厚度及界面电荷的控制等。仅靠改变栅电极的功函数对阈值电压调控能力有限，对沟道掺杂可控性较差，难以得到重复性可靠的结果。
[0004] 综上所述，现有的碳纳米管薄膜晶体管产品，不能有效的对其阈值电压进行控制，并且阈值电压控制能力有限，难以获得重复性可靠的控制结果，因此，需要提出进一步的解决及完善方案。发明内容
[0005] 本揭示提供一种薄膜晶体管及其制备方法，以解决现有的碳纳米管薄膜晶体管不能有效的对其阈值电压进行控制，控制可靠性差等问题。
[0006] 为解决上述技术问题，本揭示实施例提供的技术方案如下：
[0007] 根据本揭示实施例的第一方面，提供了一种薄膜晶体管，包括：
[0008] 衬底基板；
[0009] 介质层，所述介质层设置在所述衬底基板上；以及
[0011] 其中，所述半导体层还包括源极、漏极以及栅极，所述源极与所述漏极之间设置有第一沟道，所述第一沟道中设置有碳纳米管，所述漏极与所述栅极之间设置有第二沟道，所述第二沟道中设置有离子胶，所述离子胶同时覆盖所述半导体层。
[0012] 根据本揭示一实施例，所述介质层的材料包括氧化铪，所述源极、漏极的材料包括金。
[0013] 根据本揭示一实施例，还提供一种CMOS反相器，包括本揭示实施例提供的薄膜晶体管。
[0015] 根据本揭示实施例的第三方面，提供一种薄膜晶体管的制备方法，包括如下步骤：
[0016] S10：在衬底基板上制备介质层，并在所述介质层上制备薄膜晶体管的源极、漏极以及栅极；
[0017] S11：制备碳纳米管，并将所述碳纳米管沉积到所述薄膜晶体管的第一沟道中，所述第一沟道设置在所述源极与所述漏极之间；
[0018] S12：制备离子胶，并将所述离子胶沉积到所述薄膜晶体管的第二沟道中，所述第二沟道设置在所述漏极与所述栅极之间；
[0019] S13：干燥处理所述离子胶，得到所述薄膜晶体管。
[0020] 根据本揭示一实施例，所述介质层的厚度为4.5nm～5.5nm，所述栅极的厚度为4.5nm～5.5nm。
[0021] 根据本揭示一实施例，所述碳纳米管通过印刷工艺设置在所述第一沟道中。
[0023] 根据本揭示一实施例，所述步骤S12中还包括如下步骤：
[0025] 根据本揭示一实施例，所述聚苯乙烯-聚甲基丙烯酸甲酯的质量分数含量为0.3wt％-0.7wt％，所述1-乙基-3-甲基咪唑啉双(三氟甲基磺酰基)亚胺的质量分数含量为
9.3wt％-9.7wt％，所述掺杂剂的质量分数含量为90wt％。
9.3wt％-9.7wt％，所述掺杂剂的质量分数含量为90wt％。
[0026] 综上所述，本揭示实施例的有益效果为：
[0027] 本揭示提供一种薄膜晶体管及其制备方法，通过离子胶作为薄膜晶体管的栅极层，同时，在半导体层中还设置碳纳米管以及金源/漏电极，并且在离子胶中还添加掺杂剂，进一步加强半导体层中的离子流动情况，通过调控离子胶栅极层的组成成分和含量，进而有效的对碳纳米管薄膜晶体管的阈值电压进行控制。附图说明
[0028] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029] 图1为本揭示实施例的薄膜晶体管的结构示意图；
[0030] 图2为本揭示实施例提供的薄膜晶体管的制备方法；
[0031] 图3为本揭示实施例的薄膜晶体管的转移性能曲线图；
[0032] 图4为本揭示实施例提供的双极性CNT-TFT构成的CMOS反相器的平面示意图；
[0033] 图5为本揭示实施例的反相器的薄膜晶体管性能测试图。
具体实施方式
[0034] 下面将结合本揭示实施例中的附图，对本揭示实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本揭示一部分实施例，而不是全部的实施例。基于本揭示中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本揭示保护的范围。
[0035] 在本揭示的实施例中，如图1所示，图1为本揭示实施例的薄膜晶体管的结构示意图。所述薄膜晶体管包括衬底基板100、介质层101、离子胶106以及半导体层。
[0036] 具体的，介质层101设置在衬底基板100上，半导体层还包括金属源极102、金属漏极103以及金属栅极104。在金属源极102与金属漏极103之间设置有第一沟道，金属漏极103与金属栅极104之间设置有第二沟道，其中，在本揭示实施例提供的薄膜晶体管中，第一沟道中设置有碳纳米管105，第二沟道中设置有离子胶106，并且所述离子胶106同时覆盖整个半导体层。
[0037] 本揭示实施例中为一侧栅结构的碳纳米管薄膜晶体管，碳纳米管105与离子胶106可对薄膜晶体管的阈值电压和极性进行可控调节，同时，本揭示在此基础上构建了两类CMOS反相器电路。具体的，一种是借助于调节阈值后呈现双极性的两个碳管晶体管CNT-TFT的器件构建CMOS反相器；另一种是采用传统的n-type和p-type单极性CNT-TFT构成的反相器，并利用阈值调节后的双极性晶体管替代n-type晶体管，两类反相器均利用CMOS反相器的连接方式，即可形成具有明显CMOS反相器性能的逻辑电路。
[0038] 在薄膜晶体管结构的制备过程中，金属源极102、金属漏极103以及侧栅极104和连接线均通常在同一平面上，在制备源极102和漏电极103的同时可一并制备出所有电极和连接线。具体为首先在同一平面通过一步光刻和电子束蒸发制备源极102和漏电极103和侧栅电极104，以及CMOS反相器的连接线，然后在晶体管沟道区域沉积一层半导体碳纳米管105，再通过打印的方式沉积不同掺杂剂含量的离子胶106，最终构建了具有阈值可控的CNT-TFT。选择性地打印具有合适掺杂剂浓度的离子胶106，调控CNT-TFT具有不同的阈值，即可构成两类CMOS逻辑电路。
[0039] 作为侧栅结构的薄膜晶体管的离子胶106，一方面用于组成晶体管的绝缘层材料；一方面含掺杂剂的离子胶106可对于底层的半导体碳纳米管105进行掺杂。因此，最终的侧栅晶体管表现出了典型的双极性晶体管曲线，而不是单一的p型曲线，通过调控掺杂剂含量，获得了具有不同开启电压的晶体管器件。
[0040] 具体的，本揭示实施例中的薄膜晶体管中的介质层101的材料包括氧化铪，金属源/漏极的材料包括金；离子胶106包括前段共聚物、有机胺类物质以及掺杂剂；碳纳米管105的材料包括聚噻吩衍生物、聚芴衍生物、聚间苯乙炔衍生物中的任意一种或多种。
[0041] 本揭示实施例还提供一种薄膜晶体管的制备方法。如图2所示，图2为本揭示实施例提供的薄膜晶体管的制备方法。其制备方法包括如下步骤：
[0042] S10：在衬底基板上制备介质层，并在所述介质层上制备薄膜晶体管的源/漏电极以及栅极。
[0043] 具体的，首先，在衬底基板上沉积一定厚度氧化铪，氧化铪的厚度为4.5nm～5.5nm，优选厚度为5nm，通过传统的光刻以及电子束蒸发技术沉积一定厚度的钛/金作为源/漏电极，优选的，当选用钛时，厚度为5nm，选用金时，厚度为50nm，以及侧栅电极，衬底基板包括Si基板、聚对苯二甲酸乙二酯基板或玻璃基板。
[0044] S11：制备碳纳米管，并将所述碳纳米管沉积到所述薄膜晶体管的第一沟道中，所述第一沟道设置在所述源极与所述漏极之间。
[0045] 在制备碳纳米管时，将大管径的碳纳米管分散于含聚合物的有机溶液中，获得分散均一的碳纳米管溶液；然后，对碳纳米管溶液进行离心处理，离心速度大于10000g，离心时间在30min-120min之间，离心后将上层清液分离出，获得富集的大管径半导体碳纳米管，然后通过印刷工艺，重复多次印刷(3-4次)，将碳纳米管设置在所述第一沟道中。
[0046] 具体而言，所述碳纳米管为大管径P2单壁碳管。
[0047] 作为较为优选的实施方案之一，所述聚合物包括聚噻吩衍生物、聚芴和/或聚芴衍生物、聚间苯乙炔衍生物中的任意一种或多种组合，但不限于此。
[0048] 作为较为优选的实施方案之一，所述碳纳米管溶液中的聚合物的浓度控制在0.0001wt％-0.5wt％之间。
[0049] S12：制备离子胶，并将所述离子胶沉积到所述薄膜晶体管的第二沟道中，所述第二沟道设置在所述漏极与所述栅极之间。
[0050] 首先制备离子胶溶液，从离子胶溶液中得到本揭示实施例的离子胶。具体的，离子胶的成分包括前段共聚物、有机胺类物质以及掺杂剂，优选的前段共聚物包括聚苯乙烯-聚甲基丙烯酸甲酯(PS-PMMA)，其质量分数含量为0.3wt％-0.7wt％；有机胺类物质为粒子液，包括1-乙基-3-甲基咪唑啉双(三氟甲基磺酰基)亚胺，其质量分数含量为9.3wt％-9.7wt％；溶剂优选为乙酸乙酯，其质量分数含量为90wt％。按质量比例准确称量配制离子胶溶液所需药品，室温下，在其中放入搅拌磁子，在中速下搅拌约四个小时即获得离子胶溶液。
[0051] 同时在离子胶中添加适量掺杂剂，掺杂剂优选为三乙醇胺(TEOA)。在配制掺杂剂(TEOA)溶液时，室温下取适量掺杂剂于甲醇或乙醇中，70℃水浴加热十分钟，配制成1M和4M的溶液待用。在使用前，每次取30～200μL掺杂剂溶液于1.5ml离子胶中。
[0052] 完成后，所述离子胶通过喷墨打印、低速旋涂或滴涂工艺设置在所述第二沟道中。
[0053] S13：干燥处理所述离子胶，得到所述薄膜晶体管。
[0054] 具体的，在沉积碳纳米管后，通过气溶胶打印机或滴涂，每次打印或滴涂完毕后，60℃烘烤约2min，用甲苯洗净，再60℃烘烤2min，重复两到三次，最后再120℃烘烤30min完成碳管的沉积。
[0056] 在制备离子胶工艺中，取适量，优选1.5ml离子胶溶液作为墨水，用气溶胶打印机精确地把离子胶沉积在沟道区域，并与源/漏电极处在同一水平面的栅电极相连。如果采用旋涂或滴涂技术，取适量(优选30～50μL离子胶溶液)进行低速旋涂(500rpm)，或直接滴涂覆盖所有电极。含有掺杂剂的离子胶最后在105℃烘烤3min。
[0057] 具体的，对上述薄膜晶体管进行测试，如图3所示，图3为本揭示实施例的薄膜晶体管的转移性能曲线图。其中，图3中的a为纯离子胶，图3中的b中添加不同含量掺杂剂。从图3中的a中可见，所制备的侧栅结构的碳纳米管晶体管器件，呈现出p型导电特性，而当离子胶中加入适当掺杂剂之后，图3中的b中均表现出双极性的性能，并且迟滞较小，开关比较高，阈值和导电特性可调节。同时，从图3中的b中，1-5曲线分别代表不同含量的掺杂剂制备的晶体管的转移曲线，可以明显看出，掺杂剂的含量不同，晶体管的阈值电压不同。随着掺杂剂的浓度增加，阈值电压会逐渐左移，这些对后续构建出性能优异的CMOS反相器电路非常有利。依次可根据电路对晶体管的阈值电压需求而调节掺杂剂的含量，形成最优阈值电压的晶体管器件。
[0058] 同时，本揭示实施例还提供一种两个双极性CNT-TFT构成的CMOS反相器。如图4所示，图4为本揭示实施例提供的双极性CNT-TFT构成的CMOS反相器的平面图。其中，图4中的反相器包括两个双极性CNT-TFT。CMOS反相器包括：侧栅极1、反相器输出连接端2、源极3、漏极4以及离子胶5。图中各电极以及电极连接线均通过光刻和电子束蒸发制备而来，具体的，首先在源/漏电极沟道处通过打印、滴涂、旋涂及浸泡的方式沉积半导体碳纳米管，而后打印含掺杂剂离子胶，连接侧栅输入电极和两处沟道区域，通过调控离子胶掺杂剂的浓度，促使CNT-TFT的阈值电压在0V附近，并形成两个相同的双极性CNT-TFT，在此基础上即构成了本揭示实施例提供的CMOS反相器。
[0059] 对上述反相器的性能测试，如图5所示，图5为本揭示实施例的反相器的晶体管性能测试图。其中，图5中的a为反相器的晶体管转移性能曲线，图5中的b为单个CMOS反相器的非门原理图，图5中的c、图5中的d为反相器电路的输入-输出电压曲线和增益图。从图5中的a可见，所制备的金侧栅结构的碳纳米管晶体管器件，均表现出双极性的性能，并且迟滞较小，开关比较高，输出电流较大。对于在此晶体管的基础上构建的CMOS反相器而言，如图5中的c所示，当输入电压位于逻辑0时，输出电压位于逻辑1；当输入电压位于逻辑1时，输出电压位于逻辑0。由图5中的d可知，其反相器在Vdd＝0.75V时达到最大增益为43。
[0060] 由此，本揭示实施例提供的CMOS反相器电路的性能优异。
[0061] 优选的，本揭示实施例提供另一种CMOS反相器，与图4中的双极性CNT-TFT区别在于：本实施例的CMOS反相器采用一个双极性的CNT-TFT和一个p-型CNT-TFT构成。此反相器的构建流程和工艺和图4中实施例中的反相器一致，在此不再赘述，需要指出的是，本揭示实施例中，两个不同的CNT-TFT的离子胶成分存在差异，一处离子胶采用的是不含掺杂剂的离子胶，用此离子胶构建的晶体管通常表现为p型特性，作为PMOS管，另一处的离子胶采用的是含掺杂剂(1M、100μl/1.5ml)离子胶，用此离子胶构建的晶体管表现为双极性。通过对所述CMOS反相器的性能进行测试，表现出双极性的性能，并且迟滞较小，开关比较高，输出电流较大，同时，CMOS反相器在不同工作电压下均表现出较低的功耗，性能优异。
[0062] 以上对本揭示实施例所提供的一种薄膜晶体管及其制备方法、CMOS反相器进行了详细介绍，以上实施例的说明只是用于帮助理解本揭示的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，而这些修改或者替换，并不使相应技术方案的本质脱离本揭示各实施例的技术方案的范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 低压差稳压器及电压调节方法 | 2020-05-08 | 739 |
| 一种LED显示屏补偿电路及其方法 | 2020-05-08 | 799 |
| 电路系统 | 2020-05-08 | 666 |
| I/O接口延迟时间测试电路 | 2020-05-08 | 961 |
| 通信装置以及使用该通信装置的显示装置测试系统和方法 | 2020-05-08 | 875 |
| 一种数字控制宽范围时钟占空比调整系统 | 2020-05-08 | 893 |
| 两步式高速动态时间数字转换器 | 2020-05-11 | 27 |
| 用于将电压提供到其间安置有时钟信号线的导电线的设备及方法 | 2020-05-11 | 449 |
| 双边延时电路 | 2020-05-08 | 619 |
| 振荡电路和集成电路 | 2020-05-08 | 442 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈