专利汇可以提供存储器写辅助专利检索,专利查询,专利分析的服务。并且一种 存储器 包括存储器单元、两条与存储器单元相连接的字线、两条与存储器单元相连接的位线、以及写辅助单元。当一条字线用于写操作、另一条字线用于读操作、两条字线同时生效时,写辅助单元被配置为将处于写操作的一条位线的数据传送给处于读操作的另一条位线。,下面是存储器写辅助专利的具体信息内容。
1.一种存储器,包括:
存储器单元;
与所述存储器单元相连接的第一字线;
与所述存储器单元相连接的第二字线;
与所述存储器单元相连接的第一位线;
与所述存储器单元相连接的第二位线;以及
写辅助单元,所述写辅助单元包括与所述第一位线相连接的第一下拉电路,并且所述第二位线与所述第一下拉电路相连接,其中所述第一下拉电路包括第一NMOS晶体管和第一反相器,所述第一位线与所述第一反相器相连接,所述第一反相器的输出端与所述第一NMOS晶体管的栅极相连接,并且所述第一NMOS晶体管的源极接地;
其中,当所述第一字线用于写操作、所述第二字线用于读操作、以及所述第一字线和所述第二字线同时生效时,所述写辅助单元被配置为将处于写操作中的所述第一位线的数据传送给处于读操作中的所述第二位线。
2.根据权利要求1所述的存储器,其中,所述第一下拉电路进一步包括:第二NMOS晶体管,其中,所述第二NMOS晶体管的源极与所述第一NMOS晶体管的漏极相连接,并且所述第二NMOS晶体管的漏极与所述第二位线相连接,其中,第二NMOS晶体管的栅极与字线检测电路相连接。
3.根据权利要求1所述的存储器,其中,进一步包括与所述存储器单元相连接的第一位线条以及与所述第一位线条相连接的第二下拉电路,其中,所述第二下拉电路包括第三NMOS晶体管和第二反相器,所述第一位线条与所述第二反相器相连接,所述第二反相器的输出端与所述第三NMOS晶体管的栅极相连接,并且所述第三NMOS晶体管的源极接地。
4.根据权利要求3所述的存储器,其中,进一步包括第二位线条,其中,所述第二下拉电路进一步包括第四NMOS晶体管,所述第四NMOS晶体管的源极与所述第三NMOS晶体管的漏极相连接,并且所述第四NMOS晶体管的漏极与所述第二位线条相连接,所述第四NMOS晶体管的栅极与字线检测电路相连接。
5.根据权利要求1所述的存储器,其中,进一步包括字线检测电路,用于检测所述第一字线和所述第二字线同时生效的时间,以发送控制信号到所述写辅助单元。
6.根据权利要求5所述的存储器,其中,所述字线检测电路包括NAND门和第三反相器,所述第一字线和所述第二字线与所述NAND门相连接。
7.一种用于权利要求1的存储器的方法,包括:
使与存储器单元相连接的第一字线生效,用于进行写操作;
使与所述存储器单元相连接的第二字线生效,用于进行读操作;
当所述第一字线和所述第二字线同时生效时,将与所述存储器单元相连接的处于所述写操作的第一位线的数据传送到与所述存储器单元相连接的处于所述读操作的第二位线;
其中,传送所述第一位线的数据包括当所述第一位线是逻辑0时,拉低所述第二位线,并且拉低所述第二位线包括使用与所述第一位线相连接的第一反相器打开与所述第二位线相连接的第一NMOS晶体管。
8.根据权利要求7所述的方法,其中,进一步包括,当所述第一字线和所述第二字线同时生效时,将与所述存储器单元相连接的处于所述写操作的第一位线条的数据传送给与所述存储器单元相连接的处于所述读操作的第二位线条。
9.根据权利要求8所述的方法,其中,传送所述第一位线条的数据包括,当所述第一位线条处于逻辑0时,拉低所述第二位线条。
10.根据权利要求9所述的方法,其中,拉低所述第二位线条包括使用与所述第一位线条相连接的第二反相器打开与所述第二位线条相连接的第三NMOS晶体管。
11.根据权利要求7所述的方法,其中,进一步包括,检测所述第一字线和所述第二字线同时生效的时间。
12.根据权利要求11所述的方法,其中,所述检测包括将所述第一字线和所述第二字线与NAND门相连接,以产生控制信号。
13.根据权利要求12所述的方法,其中,进一步包括将所述控制信号发送给写辅助单元,以开始传送所述第一位线的数据。
14.一种存储器,包括:
存储器单元;
与所述存储器单元相连接的第一字线;
与所述存储器单元相连接的第二字线;
与所述存储器单元相连接的第一位线;
与所述存储器单元相连接的第二位线;
写辅助单元;以及
字线检测电路,用于检测所述第一字线和所述第二字线同时生效的时间,以发送控制信号给所述写辅助单元,
其中,所述写辅助单元包括与所述第一位线相连接的第一下拉电路并且所述第二位线与所述第一下拉电路相连接;
所述第一下拉电路包括第一NMOS晶体管、第二NMOS晶体管和第一反相器,所述第一位线与所述第一反相器相连接,所述第一反相器的输出端与所述第一NMOS晶体管的栅极相连接,所述第一NMOS晶体管的源极接地,所述第二NMOS晶体管的源极与所述第一NMOS晶体管的漏极相连接,并且所述第二NMOS晶体管的漏极与所述第二位线相连接;
当所述第一字线用于写操作、所述第二字线用于读操作、以及所述第一字线和所述第二字线同时生效时,所述写辅助单元被配置为将处于写操作中的所述第一位线的数据传送给处于读操作中的所述第二位线,其中,第二NMOS晶体管的栅极与字线检测电路相连接。
15.根据权利要求14所述的存储器,其中,所述字线检测电路包括NAND门和第二反相器,并且其中,所述第一字线和所述第二字线与所述NAND门相连接。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
I/O接口延迟时间测试电路 | 2020-05-08 | 961 |
一种具有振荡限幅功能的晶体振荡器电路 | 2020-05-11 | 426 |
一种基于逆变电路的液晶驱动方法 | 2020-05-11 | 739 |
一种基于电荷泵的高压驱动电路 | 2020-05-08 | 221 |
低压差稳压器及电压调节方法 | 2020-05-08 | 739 |
CMOS薄膜晶体管及其制备方法、显示面板 | 2020-05-08 | 862 |
一种读写控制电路和存储器 | 2020-05-08 | 923 |
读出放大器、半导体装置及它们的工作方法以及电子设备 | 2020-05-08 | 932 |
两步式高速动态时间数字转换器 | 2020-05-11 | 27 |
双边延时电路 | 2020-05-08 | 619 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。