在体硅和SOI MOS器件中制造无位错应力沟道的结构和方法
专利汇可以提供在体硅和SOI MOS器件中制造无位错应力沟道的结构和方法专利检索，专利查询，专利分析的服务。并且本 发明 提供了通过利用SiGe和/或Si:C的栅极应 力 在体 硅 和SOI(绝缘体上硅)CMOS(互补金属 氧 化物 半导体 )器件中制造无位错 应力 沟道 的结构和方法。MOS器件包括体硅或SOI的衬底、衬底上的栅极介质层以及SiGe和/或Si:C的叠层栅极结构，该叠层栅极结构具有在叠层栅极结构中的SSi(应变Si)/SiGe或SSi/Si:C的界面处产生的应力。叠层栅极结构具有在栅极介质层上的大晶粒尺寸Si或SiGe的第一应力膜层、第一应力膜层上的应变SiGe或应变Si:C的第二应力膜层以及第二应力膜层上的半导体或导体如p(多晶)-Si。，下面是在体硅和SOI MOS器件中制造无位错应力沟道的结构和方法专利的具体信息内容。
1.一种体硅或绝缘体上硅金属氧化物半导体器件，具有由SiGe和/或Si:C产生的栅极应力，包括： 体硅或绝缘体上硅的衬底，以及在所述衬底上的栅极介质层； SiGe和/或Si:C的叠层栅极结构，其中通过所述叠层栅极结构中的应变Si/SiGe或应变Si/Si:C的结构产生应力，所述叠层栅极结构具有在所述栅极介质层上的大晶粒尺寸Si或SiGe的第一应力膜层、在所述第一应力膜层上的应变SiGe或应变Si:C的第二应力膜层、以及在所述第二应力膜层上的半导体或导体。
2. 根据权利要求l的器件，其中通过不同的半导体材料和/或通过半导 体材料的不同百分比在所述叠层栅极结构中产生应力。
3. 根据权利要求l的器件，在具有nFET器件和pFET器件的芯片上制 造，以及其中所述nFET器件的沟道中具有拉伸应力和pFET器件的沟道中 具有压缩应力。
4. 根据权利要求3的器件，其中所述nFET器件的叠层栅极结构包括单 晶硅的第 一应力膜层上的应变SiGe的第二应力膜层，以及所述pFET器件 的叠层栅极结构包括单晶硅的第一应力膜层上的应变Si:C的笫二应力膜层。
5. 根据权利要求3的器件，其中所述nFET器件的叠层栅极结构包括应 变Si,—xGex的第 一应力膜层上的应变Si，-yGey的第二应力膜层，以及所述 pFET器件的叠层栅极结构包括应变Si^Gex的第一应力膜层上的应变 Si，-zGez的第二应力膜层，其中y〉x和z〈x，以产生不同的应力。
6. 根据权利要求5的器件，其中选择x的值以调整pFET的阔值电压Vt。
7. 根据权利要求5的器件，其中所述SikGex是用于所述S"Gex层上的 部分栅极的籽晶层，以及所述SihGex层在选择性外延生长之后应变。
8. 根据权利要求3的器件，其中所述nFET器件的叠层栅极结构包括应 变Si,_xnGexn的第 一应力膜层上的应变Si,—yGey的笫二应力膜层，以及所述pFET器件的叠层栅极结构包括应变S^,Gexp的笫 一应力膜层上的应变 SiuGez的第二应力膜层，其中y〉xn和z々p，以产生应力。
9. 根据权利要求8的器件，其中所述Si^nGexn是用于所述Sii,G^上的 部分栅极的籽晶层，所述籽晶层在选择性外延生长之后应变，以及所述 Si,-xpGexp是用于所述Si^pGexp上的部分栅极的籽晶层，所述籽晶层在选择 性外延生长之后应变。
10. 根据权利要求3的器件，其中所述nFET器件的叠层栅极结构包括 应变Si,—xGex的第一应力膜层上的应变SipyGey的第二应力膜层，以及所述 pFET器件的叠层栅极结构包括应变Si,—xGe、的第 一应力膜层上的应变Si:C 的第二应力膜层，其中y〉x，以产生不同的应力。
11. 根据权利要求l的器件，在包括具有所述叠层栅极结构的nFET器 件和pFET器件的集成电路中制造。
12. 根据权利要求l的器件，在包括具有所述叠层栅极结构的nFET器 件的集成电路中制造。
13. 根据权利要求l的器件，在包括具有所述叠层栅极结构的pFET器 件的集成电路中制造。
14. 根据权利要求l的器件，其中所述在所述第二应力膜层上的半导体 或导体包括多晶硅。
15. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：在体硅或绝缘体上硅村底上的栅极氧化物上淀积非晶硅或多晶硅，并 进行退火以获得具有大晶粒尺寸的多晶硅;在所述具有大晶粒尺寸的多晶硅上淀积多晶SiGe,以形成叠层栅极； 对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖pFET;对nFET进行以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 nFET的多晶SiGe栅极来形成nFET,除去所述光致抗蚀剂，执行应变单晶 SiGe的选择性外延生长，在nFET中填充多晶硅并进行化学机械抛光，在 所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖 nFET并处理pFET。
16. 根据权利要求15的方法，包括在所述退火步骤之后氧化并蚀刻大 晶粒多晶硅层，以获得选择的厚度。
17. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：在体硅或绝缘体上硅村底上的栅极氧化物上淀积非晶硅或多晶硅，并 进行退火以获得具有大晶粒尺寸的多晶硅；在所述具有大晶粒尺寸的多晶硅上淀积多晶SiGe,以形成叠层栅极； 对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖nFET;对pFET进行以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 pFET的多晶SiGe栅极来形成pFET,除去所述光致抗蚀剂，执行应变单晶 SiGe的选择性外延生长，在pFET中填充多晶硅并进行化学机械抛光，在 所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖 pFET并处理nFET。
18. 根据权利要求17的方法，包括在所述退火步骤之后氧化并蚀刻大 晶粒多晶硅层，以获得选择的厚度。
19. 一种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：在体硅或绝缘体上硅衬底上的栅极氧化物上淀积弛豫的大晶粒多晶Si^Gex,并进行退火以获得具有大晶粒尺寸的多晶Si^Gej在所述具有大晶粒尺寸的多晶Si^Gex上淀积多晶硅，以形成叠层栅极；对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖pFET;对nFET进行以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 nFET的多晶硅栅极来形成nFET,除去所述光致抗蚀剂，执行应变单晶 Sij.yGey的选择性外延生长，其中y〉x，在nFET中填充多晶硅并进行化学机 械抛光，在所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖 nFET并处理pFET,生长Si^Gez，其中z〈x。
20. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：在体硅或绝缘体上硅衬底上的栅极氧化物上淀积弛豫的大晶粒多晶 SiLXGex，并进行退火以获得具有大晶粒尺寸的多晶Si"Gex;在所述具有大晶粒尺寸的多晶Si^Gex上淀积多晶硅，以形成叠层栅极；对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所迷薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖nFET;对pFET进行以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 pFET的多晶硅栅极来形成pFET，除去所述光致抗蚀剂，执行应变单晶Si，-yGey的选择性外延生长，其中ya,在pFET中填充多晶硅并进行化学机 械抛光，在所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖 pFET并处理nFET，生长SinGez，其中z〈x。
21. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该器 件具有由SiGe和/或Si:C产生的栅极应力，该方法包括以下步骤：形成在叠层结构中的应变Si/SiGe或应变Si/Si:C的界面处具有应力的 SiGe和/或Si:C的叠层结构，其中所述叠层结构具有在所述栅极介质层上的 大晶粒尺寸Si或SiGe的笫一应力膜层、在所述第一应力膜层上的应变SiGe 或应变Si:C的第二应力膜层、以及在所述第二应力膜层上的半导体或导体； 以及构图所述叠层结构，以形成构图的叠层4册极结构。
22. 根据权利要求21的器件，其中所述在所述第二应力膜层上的半导 体或导体包括多晶硅。
23. —种制造体硅或绝缘体上硅金属氣化物半导体器件的方法，该方 法包括以下步骤：形成具有两个单晶硅层的键合处理晶片，所述两个单晶硅层具有各自 的氧化物/硅界面；在所述键合处理晶片上淀积多晶SiGe,以形成叠层栅极； 对所述叠层栅4及进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖pFET;对nFET进4亍以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 nFET的多晶SiGe栅极来形成nFET,除去所述光致抗蚀剂，执行应变单晶 SiGe的选择性外延生长，在nFET中填充多晶硅并进行化学机械抛光，在 所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖nFET并处理pFET。
24. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：形成具有两个单晶硅层的键合处理晶片，所述两个单晶硅层具有各自 的氧化物/硅界面；在所述键合处理晶片上淀积多晶SiGe,以形成叠层栅极； 对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖nFET;对pFET进行以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 pFET的多晶SiGe栅极来形成pFET,除去所述光致抗蚀剂，执行应变单晶 SiGe的选择性外延生长，在pFET中填充多晶硅并进行化学机械抛光，在 所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖 pFET并处理nFET。
25. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：在体硅或绝缘体上硅衬底上形成栅极氧化物层，然后淀积非晶硅层； 淀积并构图光致抗蚀剂，蚀刻所述非晶硅，并蚀刻所述栅极氧化物； 除去所述光致抗蚀剂并淀积非晶硅；淀积并构图光致抗蚀剂以覆盖将要形成nFET和pFET的区域，并蚀刻 所述非晶硅直到所述栅极氧化物，以隔离用于晶体重结晶的nFET和pFET 的区域；退火所述结构，以重结晶所述非晶硅层，从而形成单晶硅； 在所述单晶硅上淀积多晶SiGe,以形成叠层栅极；对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖nFET;对pFET进行以下处理：通过蚀刻所述薄氮化物层和有选择地蚀刻用于 pFET的多晶SiGe栅极来形成pFET，除去所述光致抗蚀剂，执行应变单晶 SiGe的选择性外延生长，在pFET中填充多晶硅并进行化学机械抛光，在 所述氧化物上停止；淀积薄氮化物层和光致抗蚀剂并重复先前的方法步骤，但是此时覆盖 pFET并处理nFET。
26. —种制造体硅或绝缘体上硅金属氧化物半导体器件的方法，该方 法包括以下步骤：在体硅或绝缘体上硅衬底上的栅极氧化物上淀积非晶硅或多晶硅，并 进行退火以获得具有大晶粒尺寸的多晶硅；在所述具有大晶粒尺寸的多晶硅上淀积多晶SiGe，以形成叠层栅极； 对所述叠层栅极进行构图；淀积氧化物，接着进行化学机械抛光，在所述栅极顶部上停止，并淀 积薄氮化物层；用光致抗蚀剂覆盖所述薄氮化物层并构图所述光致抗蚀剂和所述薄氮 化物层，以用所述光致抗蚀剂和所述薄氮化物层覆盖nFET;通过将碳注入pFET栅极的多晶SiGe中来形成pFET,并进行退火以在 pFET栅极中的注入区中产生拉伸应力。
在体硅和SOI MOS器件中制造无位错应力沟道的结构和方法 技术领域
本发明总体上涉及通过利用SiGe和/或Si:C的栅极应力在体硅和SOI (绝缘体上硅）MOS (金属氧化物半导体）器件中制造无位错应力沟道的 结构和方法。
背景技术
发明内容
本说明书在此论述应力和应变，应该认识到应力和应变是相关的，应 力与应变成正比，等于应变乘以常数。而且，强应变在晶体结构中常常产 生位错。本说明书在此也涉及拉伸应力和压缩应力，其中拉伸应力指nFET 沟道中施加的应力，压缩应力指pFET沟道中施加的应力。
本发明：避免了在体硅和SOI (绝缘体上硅）MOS (金属氧化物半导体）器件
的沟道中产生的位错；
分别施加不同类型的应力到nFET和pFET器件； 克服了可能引起窄电线断裂的SiGe的蚀刻和清洗方法； 通过用于超薄SOI器件的SiGe施加应力；
克服了在更高的温度下位错产生增加，这是由于SDRTA(源区、漏区、 快速热退火）限制了在较低的温度（例如550t:)下生长的应变Si (SSi) 的厚亚稳定层的使用；
克服了与高Ge。/oSSi/SiGe要求SSi非常薄以减小位错产生的需求相关 的问题。但是，如果应变Si太薄（例如5nm，对应于35。/。Ge的临界厚度）， 那么SSi/SiGe的界面可能降低迁移率。
本发明：
提供了通过利用SiGe和Si:C叠层栅极的应力栅极技术制造.应变体硅和 SOI CMOS器件的结构和方法；
由于栅极中的SSi/SiGe或SSi/Si:C的界面，允许使用大的Ge。/。和SiGe 厚度，以产生大应力；
由于如在高温处理（例如SD RTA )之后i^行的替换部分栅极的工艺（指 栅极中的部分多晶硅的替换，如下面所公开和论述），提供了更稳定的 SSi/SiGe和SSi/Si:C的应力膜；
通过调整SiGe或Si:C中的Ge。/o或C。/。或通过改变薄膜厚度来控制器件 沟道中的应力；
可以直接应用体硅和SOI技术,而不改变前段制程（FEOL)工艺中的常 规扩散工艺。
附图说明
通过结合附图，参考以下几个实施例的详细描述，本领域的技术人员 可以更容易地理解通过利用SiGe和/或Si:C的栅极应力在体硅和S01
CMOS器件中制造无位错应力沟道的结构和方法的本发明的上述目的和优点，其中在整个附图中使用相同的标号表示相同的部分，以及其中： 图l至8示出了本发明的第 一 实施例的制造方法步骤； 图l示出了步骤1和2完成之后的结构，步骤1和2使用常规工艺在硅衬底
上形成栅极氧化物，淀积非晶硅或多晶硅，并进行退火以获得具有大晶粒
尺寸的多晶硅；
图2示出了步骤3之后的结构，步骤3包括氧化和蚀刻大晶粒多晶珪层上 的氧化物，直到达到〜10nm厚度；
图3示出了步骤4之后的结构，步骤4包括淀积p (多晶）-SiGe以形成叠 层栅极；
图4示出了步骤5之后的结构，步骤5包括用于替换栅极以使器件具有栅 极中的p-SiGe和围绕栅极的隔离层的常规方法；
图5示出了步骤6之后的结构，步骤6包括淀积氧化物，接着进行CMP (化学机械抛光），在栅极顶部上停止，以及淀积薄氮化物层；
图6示出了步骤7之后的结构，步骤7包括用光致抗蚀剂覆盖并构图 pFET，蚀刻氮化物，并有选择地蚀刻p-SiGe栅极用于nFET;
图7示出了步骤8之后的结构，步骤8包括除去光致抗蚀剂、选择性epi 应变c-SiGe，在nFETs中再填充多晶硅，以及进行CMP,停止在氧化物上；
图8示出了步骤9之后的结构，步骤9包括淀积薄氮化物层和光致抗蚀 剂，以及通常重复步骤6和7，但是此时覆盖nFET和处理pFET;
图9示出了通过使用SiGe和/或Si:C的栅极应力完成的体硅或SOI CMOS器件；
图10示出了本发明的第二实施例，包括类似于第一实施例的方法步骤， 但是使用弛豫的大晶粒尺寸p-Sh.xGe, lOO代替p-Si作为第一栅极层或籽晶 层，以在栅极中生长应力膜；
图ll示出了本发明的第三实施例，包括类似于第二实施例的方法，但 是其中用于nFETs和pFETs的籽晶层具有不同的Ge含量，例如用于nFET 的p-Sh,GexJ10和用于pFET的p-Sh-xpGe冲in;
图12示出了本发明的第四实施例，使用不同的方法通过在栅极构图之前形成叠层栅极，在槺极中形成应力层，以获得与第一、第二和第三实施
例相同的结构；
图13示出了本发明的第五实施例，4吏用具有两个单晶珪层的^合处理
晶片，两个单晶硅层具有各自的键合氧化物/珪界面和热氧化物/珪界面；
图14示出了本发明的第六实施例，使用另 一方法制造具有如第五实施 例所示的两个单晶层的结构。该方法使用从a-Si层的单晶再生长，开始于 栅极附近的籽晶；
步骤l从单晶硅（c-Si)衬底140上的常规晶片开始，接着进行常规方法， 以在硅衬底上制造栅极氧化物层142，然后淀积a-Si 144的薄层（例如，〜 25nm厚度），如图14所示；
图15示出了步骤2之后的结构，步骤2包括淀积并构图光致抗蚀剂，蚀 刻a-Si,并蚀刻栅极氧化物；
图16示出了步骤3之后的结构，步骤3包括除去光致抗蚀剂和淀积a-Si (~25nm) 5
图17示出了步骤4之后的结构，步骤4包括构图光致抗蚀剂，以使它仍 然覆盖nFET区和pFET区，以及蚀刻a-Si直到栅极氧化物，以便隔离用于 晶体珪再生长的nFET区和pFET区；
图18示出了步骤5之后的结构，步骤5包括退火以再结晶a-Si层，从而形 成单晶Si。
具体实施方式
12图2示出了步骤3之后的结构，步骤3包括氣化和蚀刻大晶粒多晶硅层上 的氧化物，直到达到〜10nm^度。
图3示出了步骤4之后的结构，步骤4包括淀积p (多晶）-SiGe，以形成 叠层栅极40。
图4示出了步骤5之后的结构，步骤5包括用于替换栅极以使器件具有栅 极中的p-SiGe40和围绕朝f极的隔离层42的常规方法。注意所有掺杂剂被注 入和退火，以变为有源区，以及对于掺杂剂激活不需要进一步扩散。
图5示出了步骤6之后的结构，步骤6包括淀积氧化物50,接着进行CMP (化学机械抛光），在栅极顶部上停止，以及淀积薄氮化物层52，以防止 当分开处理nFET和pFET时在栅极顶部上印i (外延晶体生长）。
图6示出了步骤7之后的结构，步骤7包括用光致抗蚀剂64覆盖并构图 pFET,蚀刻氮化物S2，并有选择地蚀刻在66处的p-SiGe40栅极用于nFET 62。覆盖pFET的目的是在nFET器件和pFET器件中分别产生不同级别或类 型的应力。
图7示出了步骤8之后的结构，步骤8包括除去光致抗蚀剂64，选择性印i (外延晶体生长）应变c-SiGe (单晶）70 (<临界厚度并可能需要就地对栅 极进行掺杂），在nFET62中在72处再填充多晶硅，进行CMP，在氧化物 50上停止，并可能在nFET62中稍微回蚀刻。
图8示出了步骤9之后的结构，步骤9包括淀积薄氮化物层80和光致抗蚀 剂82，以及通常重复步骤6和7，但是此时覆盖nFET62并处理pFET64;使 用应变Si:C 84代替SiGe用于pFET，然后在86处再填充多晶硅并进行CMP， 在氧化物50处停止，图8示出了晶粒边界16连续进入应变Si:C。图8示出了 第一实施例完成的叠层栅极结构，在该步驟之后，使用常规方法形成用于 栅极的硅化物并完成后段制程（BEOL)工作。
另 一选择方案包括覆盖nFET区并将碳注入pFET栅极中，以及在700 X: -850 X:下退火，以在pFET栅极中的注入区中产生拉伸应力。
图9示出了通过使用SiGe和/或Si:C的叠层栅极以通过叠层栅极结构中 的SSi/SiGe或SSi/Si:C的界面产生应力的栅极应力，完成的应变体硅或SOIMOS器件。图9示出了可以在体半导体（Si) IO或绝缘体上半导体（SOI) 90的衬底上制造的器件，该器件包括衬底顶部上的栅极介质层，以及叠层 栅极结构和围绕叠层栅极结构的介质隔离层42，叠层^fr极结构具有在栅极 介质层12上的单晶或大晶粒尺寸Si或SiGe的笫一半导体或导体应力膜层 14，在第一应力膜层上的应变c-SiGe或应变Si:C的第二半导体或导体应力 膜层70或84，以及在第二应力膜层上的半导体或导体膜72或86如p-Si。通
的应力/应变。
图10示出了本发明的第二实施例，包括类似于笫一实施例的方法步骤， 但是使用弛豫的大晶粒尺寸p-Si^Gex 100代替p-Si作为第一栅极层，该笫 一栅极层用作籽晶层以在栅极中生长应力膜。在选择性外延生长步骤之后 该层应变。在不同的实施例中可以改变材料的百分比以获得不同的应力。 在第一实施例的步骤4中，用p-Si淀积代替p-SiGe淀积。类似地，在第一实 施例的步骤7和8中，p-SiGe的选择性蚀刻步骤变为p-Si的选择性蚀刻。在 此情况下，在nFET102的栅极中生长Sh-yGey(y〉x)106，以及在pFET 104 的栅极中生长Sh.zGez (z
图ll示出了本发明的第三实施例，包括类似于第二实施例方法，但是 其中用于nFET112和pFET114的籽晶层具有不同的Ge含量，例如用于 nFET112的p-Sh-xnGexnllO和用于pFET114的p-Si^pGexp111。该方法可以 使用分别覆盖pFET和nFET区的常规方法。在此情况下，在nFET的栅极中 生长Si!-yGey (y>xn ) 116，以MpFET的栅极中生长Sh-zGez (z
图12示出了本发明的第四实施例，使用不同的方法通#栅极构图之 前形成叠层栅极120可以更容易地在栅极中形成应力层，如图12所示，以获 得与第一、第二和第三实施例相同的结构，模拟表明尽管他们结构方式是 相同的，但是通过第一、第二和第三实施例方法产生的应力大于由第四实 施例产生的30%。在nFET和pFET区中应变SiGe或应变Si:C层分别可以具 有不同的应力级别、不同的应力类型以及不同的Ge含量。在nFET和pFET 区中作为用于epi SiGe或Si:C层的籽晶的大晶粒尺寸p-Si 14或p-SiGe 100 可以具有不同的应力级别、不同的应力类型和不同的Ge含量。
图13示出了本发明的第五实施例。第一至第四实施例的一个缺点是叠 层栅极中的晶粒中的晶朱取向不同。由于在窄宽度器件的栅极中只有一个 晶粒，因此这可能引起窄宽度器件的性能变化。为了避免该问题，方法可 以使用具有两个单晶硅层132、 134的键合处理晶片130，两个单晶硅层具有 各自的键合氧化物/硅界面133和热氧化物/珪界面135，如图12所示.该结构 可用于代替第一实施例的步骤2所示的结构，然后接着第一至第四实施例的 其余步骤，以制造应变硅器件。为了利用Smart-Cut (在键合之后通过采 用H注入以损坏单晶珪132来切割晶片，然后沿损坏的注入切割/破裂的方 法），该方法可以在键合到处理晶片130之前，在栅极氧化物131上淀积薄 金属或硅化物层.薄金属或硅化物层可用于调整器件的阈值电压Vt，或获 得用于给定厚度的栅极氧化物的更薄的电介质厚度。
图14示出了本发明的第六实施例，使用另 一方法制造具有如第五实施 例所示的两个单晶层的结构。该方法使用从a-Si层的单晶再生长，开始于 栅极附近的籽晶。步骤l从单晶c-Si衬底140上的常规晶片开始，接着进行常规方法，以在 Si衬底上制造栅极氧化物层142，然后淀积a-Si 144的薄层（例如，~25nm 厚度），如图14所示。
图15示出了步骤2之后的结构，步骤2包括淀积并构图光致抗蚀剂150, 在152处蚀刻a-Si，以及在154处蚀刻栅极氧化物。
图16示出了步骤3之后的结构，步骤3包括除去光致抗蚀剂150和淀积 a-Si (~25nm) 160，以及示出了用于单晶再生长的籽晶162。
图17示出了步骤4之后的结构，步骤4包括构图光致抗蚀剂，以使它仍 然覆盖nFET区172和pFET区174，以^U70处蚀刻a-Si直到栅极氧化物， 以^f更在162处隔离用于晶体硅再生长的nFET区172和pFET区174，该162也 是STI(浅沟槽隔离）区，以便栅极氧化物的去除没有问题，
图18示出了步骤5之后的结构，步彩包括在570C下退火10小时，以再 结晶a-Si层，从而形成单晶Si 180 (Brian J.Greene等人）。在此条件下， a-Si可以再生长只要在横向上为〜l/tm，对于高性能器件，器件的总宽度通 常小于0.5pm。在该步骤之后，可以使用第一至第四实施例中描述的方法 制造在它们的栅极中具有相同晶体取向的器件。用于单晶的再生长的籽晶 位置也是STI的位置，以便栅极氧化物的去除是精细的。
尽管在此详细描述了用于通过利用SiGe和/或Si:C的栅极应力在体硅 和SOI MOS器件中制造无位错应力沟道的结构和方法的本发明的几个实 施例和变化，但是对本领域的技术人员来说，本发明的公开和教导所暗示 的许多选择性设计应该是显而易见的。
16
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 三维铁电NOR型存储器 | 2020-05-08 | 159 |
| 双括号形栅控双向开关隧穿晶体管及其制造方法 | 2020-05-08 | 302 |
| 产生射频调制的X射线放射的器件 | 2020-05-08 | 742 |
| 基于MEMS扫描微镜的发射方向可控的蓝光微LED器件及其制备方法 | 2020-05-12 | 262 |
| 用于射频通信系统的静电放电保护电路 | 2020-05-08 | 342 |
| 感测放大器、存储器装置及形成存储器装置的方法 | 2020-05-08 | 56 |
| 电容式电子芯片部件 | 2020-05-08 | 669 |
| 绝缘体上半导体衬底、其形成方法以及集成电路 | 2020-05-08 | 629 |
| 垂直式环绕栅极场效应晶体管的制备方法 | 2020-05-11 | 247 |
| 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法 | 2020-05-08 | 761 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
-
5 浮栅的制备方法
