半导体器件的形成方法专利检索-栅极金属电子零件及设备专利检索查询-专利查询网

半导体器件的形成方法

阅读：411发布：2024-01-13

专利汇可以提供半导体器件的形成方法专利检索，专利查询，专利分析的服务。并且一种半导体器件的形成方法，包括：半导体衬底具有存储区、逻辑区和电阻区，所述存储区的半导体衬底表面具有闪存栅极结构；在闪存栅极结构表面和电阻区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面形成金属硅化物层；在电阻区的第一多晶硅层的两端表面形成贯穿所述金属硅化物层、第二多晶硅层和第二介质层的导电插塞。本发明的半导体器件的形成方法能够简化形成闪存存储电路中的多晶硅电阻器的工艺步骤，节省工艺时间和成本。，下面是半导体器件的形成方法专利的具体信息内容。

权利要求

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电阻区，所述存储区的半导体衬底表面具有闪存栅极结构；
在存储区、逻辑区和电阻区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；
刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电阻区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；
在形成第一多晶硅层之后，在存储区、逻辑区和电阻区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶硅薄膜；
刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；
在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面的形成金属硅化物层；
在电阻区的第一多晶硅层的两端表面形成贯穿所述金属硅化物层、第二多晶硅层和第二介质层的导电插塞。
2.如权利要求1所述半导体器件的形成方法，其特征在于，所述金属硅化物层的形成工艺为：在存储区、逻辑区和电阻区的第二多晶硅层、半导体衬底、闪存栅极结构和侧墙表面形成金属层，所述金属层的材料为镍、钴或钛；采用热退火工艺使金属层中的金属原子进入所述第二多晶硅层内，在所述第二多晶硅层表面形成金属硅化物层；在所述热退火工艺之后，去除剩余的金属层。
3.如权利要求1所述半导体器件的形成方法，其特征在于，所述闪存栅极结构包括：第一绝缘层、第一绝缘层表面的浮栅层、浮栅层表面的第二绝缘层、以及第二绝缘层表面的控制栅层。
4.如权利要求1所述半导体器件的形成方法，其特征在于，所述电阻区的半导体衬底内具有浅沟槽隔离结构，所述电阻区的第一介质层形成于所述浅沟槽隔离结构表面，所述第一多晶硅层形成于第一介质层表面。
5.如权利要求1所述半导体器件的形成方法，其特征在于，形成于所述闪存栅极结构上的第一多晶硅层用于作为字线层。
6.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一介质层和第二介质层的材料为氧化硅和氮化硅中的一种或两种组合。
7.如权利要求1所述半导体器件的形成方法，其特征在于，所述导电插塞的材料为铜、钨或铝。
8.如权利要求1所述半导体器件的形成方法，其特征在于，在形成第一多晶硅层之后，形成第二介质薄膜之前，对逻辑区的半导体衬底进行阱区掺杂。
9.如权利要求1所述半导体器件的形成方法，其特征在于，在形成金属硅化物层之前，在所述逻辑区的第二介质层和第二多晶硅层两侧的半导体衬底表面形成侧墙；在所述侧墙和第二多晶硅层两侧的半导体衬底内形成源区和漏区。

说明书全文

半导体器件的形成方法

技术领域

[0001] 本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

[0002] 多晶硅电阻器是逻辑电路中或闪存存储器电路中的常用器件，在逻辑电路或闪存存储器电路的设计中，常采用掺杂有n型或p型离子的多晶硅层作为电阻器，并通过调整所掺杂离子的浓度以调节所述多晶硅电阻器的阻值。

[0003] 现有技术为了简化工艺步骤，在逻辑电路或闪存存储器电路中所形成多晶硅电阻器通常在形成逻辑晶体管的栅介质层和栅电极层的同时形成，如图1至图3所示。

[0004] 请参考图1，提供半导体衬底100，所述半导体衬底100内具有浅沟槽隔离结构101，所述浅沟槽隔离结构101表面与半导体衬底100齐平。

[0005] 请参考图2，在半导体衬底100和浅沟槽隔离结构101表面形成介质薄膜102和介质薄膜102表面的多晶硅薄膜103，所述多晶硅薄膜103内掺杂有n型离子或p型离子。

[0006] 请参考图3，刻蚀部分所述介质薄膜102和多晶硅薄膜103直至暴露出半导体衬底100位置，在浅沟槽隔离结构101表面介质层102a和多晶硅层103a，在半导体衬底100表面形成介质层102b和多晶硅层103b。

[0007] 其中，位于半导体衬底100表面的介质层102b和多晶硅层103b作为逻辑晶体管的栅介质层和栅电极层。在刻蚀工艺之后，在位于所述半导体衬底100表面的介质层102b和多晶硅层103b两侧的半导体衬底100表面形成侧墙；在所述侧墙和多晶硅层103b两侧的半导体衬底100内形成源区和漏区，最终形成逻辑晶体管。

[0008] 然而，现有逻辑电路或闪存存储器电路中为了得到较大的电阻器，需要多加一层掩模来定义不形成金属硅化物的区域，即利用掩模来阻止大电阻区域形成金属硅化物。但增加这一层掩模会增加相应的成本，本发明提供了一种不增加掩模制造表面无金属硅化物大电阻的过程。

[0009] 更多的多晶硅电阻器的形成方法的相关资料请参考专利号为US 6284599B1的美国专利文件。

发明内容

[0010] 本发明解决的问题是提供一种半导体器件的形成方法，能够简化闪存存储电路中形成电阻器的工艺步骤，从而节省工艺时间，节约工艺成本。

[0011] 为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电阻区，所述存储区的半导体衬底表面具有闪存栅极结构；在存储区、逻辑区和电阻区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电阻区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在形成第一多晶硅层之后，在存储区、逻辑区和电阻区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶硅薄膜；刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面的形成金属硅化物层；在电阻区的第一多晶硅层的两端表面形成贯穿所述金属硅化物层、第二多晶硅层和第二介质层的导电插塞。

[0012] 可选地，所述金属硅化物层的形成工艺为：在存储区、逻辑区和电阻区的第二多晶硅层、半导体衬底、闪存栅极结构和侧墙表面形成金属层，所述金属层的材料为镍、钴或钛；采用热退火工艺使金属层中的金属原子进入所述第二多晶硅层内，在所述第二多晶硅层表面形成金属硅化物层；在所述热退火工艺之后，去除剩余的金属层。

[0013] 可选地，所述闪存栅极结构包括：第一绝缘层、第一绝缘层表面的浮栅层、浮栅层表面的第二绝缘层、以及第二绝缘层表面的控制栅层。

[0014] 可选地，所述电阻区的半导体衬底内具有浅沟槽隔离结构，所述电阻区的第一多晶硅层形成于所述浅沟槽隔离结构表面。

[0015] 可选地，形成于所述闪存栅极结构表面的第一多晶硅层用于作为字线层。

[0016] 可选地，所述第一介质层和第二介质层的材料为氧化硅和氮化硅中的一种或两种组合。

[0017] 可选地，所述导电插塞的材料为铜、钨或铝。

[0018] 可选地，在形成第一多晶硅层之后，形成第二介质薄膜之前，对逻辑区的半导体衬底进行阱区掺杂。

[0019] 可选地，在形成金属硅化物层之前，在所述逻辑区的第二介质层和第二多晶硅层两侧的半导体衬底表面形成侧墙；在所述侧墙和第二多晶硅层两侧的半导体衬底内形成源区和漏区。

[0020] 与现有技术相比，本发明的技术方案具有以下优点：

[0021] 在形成闪存存储器电路的过程中，在闪存栅极结构表面形成用于作为字线层的第一多晶硅层的同时，在电阻区形成用于作为多晶硅电阻器的第一多晶硅层；再于电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层，并在逻辑区的第二介质层和第二多晶硅层两侧的半导体衬底表面形成侧墙；其中，所述逻辑区的半导体衬底表面的第二介质层、第二多晶硅层和侧墙构成晶体管的栅极结构；之后，在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面采用自对准硅化(SAB)工艺形成金属硅化物层；而且，形成所述金属硅化物层时，无需形成额外的掩膜以定义所述金属硅化物层的位置，而形成于所有半导体衬底和第二多晶硅层表面；其中，由于电阻区的第一多晶硅层的表面和侧壁覆盖有第二多晶硅层，因此所述金属硅化物层仅形成于所述第二多晶硅层表面，而作为多晶硅电阻器的第一多晶硅层表面则不会在所述自对准硅化工艺中形成金属硅化物层，从而保证了所述多晶硅电阻器的电阻不会被降低，使电阻值符合设计指标，且性能稳定；而且，形成所述金属硅化物层时，无需额外形成定义所述金属硅化物层的掩膜，从而减少了工艺步骤，能够节省工艺时间，并节约成本。
附图说明

[0022] 图1至图3是现有技术在逻辑电路或闪存存储器电路中形成多晶硅电阻器的过程的剖面结构示意图；

[0023] 图4至图12是本发明实施例所述的半导体器件的形成过程中的剖面结构示意图。

具体实施方式

[0024] 如背景技术所述，现有在逻辑电路或闪存存储器电路中所形成电阻器的工艺依旧较为复杂，不利于降低工艺成本。

[0025] 本发明的发明人经过研究发现，请继续参考图1至图3，由于位于半导体衬底100表面的多晶硅薄膜103后续用于形成逻辑晶体管的栅电极层，因此需要在后续需要形成栅电极层所对应位置的多晶硅薄膜103表面形成金属硅化物层，而所述金属硅化物层作为逻辑晶体管栅电极层的电极，以电连接电路中的其他器件或用于施加工作电压之用。

[0026] 然而，为了阻止某些相应位置的多晶硅薄膜103表面形成金属硅化物层，则需要在所述多晶硅薄膜103表面形成掩膜层，以覆盖所述多晶硅薄膜103的特定区域，保护不需要形成金属硅化物对应位置的表面。在此，所述掩膜层的形成工艺包括沉积工艺，以及所述沉积工艺之后的刻蚀工艺，从而使工艺步骤复杂，不利于降低工艺成本，以及节省工艺时间。但是，若省去所述形成掩膜层的步骤，则所述金属硅化物层会覆盖所有多晶硅薄膜103表面，导致后续形成于浅沟槽隔离结构101表面的多晶硅层103a的电阻率降低，影响所述多晶硅层103a作为多晶硅电阻器时的性能。

[0027] 本发明的发明人经过进一步研究，在闪存存储器电路的形成过程中，在闪存栅极结构表面形成用于作为字线层的第一多晶硅层的同时，在电阻区形成用于作为多晶硅电阻器的第一多晶硅层；再于电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层，并在逻辑区的第二介质层和第二多晶硅层两侧的半导体衬底表面形成侧墙，则逻辑区的半导体衬底表面的第二介质层、第二多晶硅层和侧墙构成晶体管的栅极结构；之后，在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面的形成金属硅化物层；其中，由于电阻区的第一多晶硅层的表面和侧壁覆盖有第二多晶硅层，因此所述金属硅化物层仅形成于所述第二多晶硅层表面，而作为多晶硅电阻器的第一多晶硅层表面不会形成所述金属硅化物层，从而保证了所述多晶硅电阻器的电阻不会被降低，使电阻值符合设计指标，且性能稳定；而且，形成所述金属硅化物层时，无需额外形成定义所述金属硅化物层的掩膜，从而减少了工艺步骤，能够节省工艺时间，并节约成本。

[0028] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0029] 图4至图12是本发明实施例所述的半导体器件的形成过程中的剖面结构示意图。

[0030] 请参考图4，提供半导体衬底200，所述半导体衬底200具有存储区I、逻辑区III和电阻区II，所述存储区II的半导体衬底200表面具有闪存栅极结构201。

[0031] 所述半导体衬底200用于为后续工艺提供工作平台；所述半导体衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅或砷化镓等)。

[0032] 在本实施例中，所述电阻区II的半导体衬底200内具有浅沟槽隔离结构202，所述浅沟槽隔离结构202的表面与半导体衬底200表面齐平；所述浅沟槽隔离结构202的材料为氧化硅，所述浅沟槽隔离结构的形成工艺为本领域技术人员所熟知，在此不再赘述；而后续在所述电阻区II形成的第一多晶硅层位于所述浅沟槽隔离结构202表面，从而形成本实施例的闪存存储器电路中的多晶硅电阻器。

[0033] 所述闪存栅极结构201包括：第一绝缘层210、第一绝缘层210表面的浮栅层211、浮栅层211表面的第二绝缘层212、以及第二绝缘层212表面的控制栅层213；因此，后续形成于所述闪存栅极结构201表面的第一多晶硅层用于作为闪存器件的字线层；而且，所述闪存栅极结构201表面的第一多晶硅层与电阻区II的浅沟槽隔离结构202表面的第一多晶硅层同时形成，而所述电阻区II的第一多晶硅层作为多晶硅电阻器，因此形成本实施例的半导体器件的工艺步骤被简化，能够节约工艺成本且节省工艺时间。

[0034] 所述浮栅层211和控制栅层213的材料为多晶硅，所述第一绝缘层210的材料为氧化硅，所述第二绝缘层212的材料为氧化硅、或氧化硅-氮化硅-氧化硅(ONO，Oxide-Nitride-Oxide)层；所述闪存栅极结构201的形成工艺为沉积工艺、以及沉积工艺之后的刻蚀工艺形成，所述沉积工艺较佳的是化学气相沉积工艺，所述刻蚀工艺较佳的是各向异性的干法刻蚀工艺。

[0035] 请参考图5，在存储区I、逻辑区III和电阻区II形成覆盖半导体衬底200和闪存栅极结构201表面的第一介质薄膜204、以及所述第一介质薄膜204表面的第一多晶硅薄膜203。

[0036] 所述第一介质薄膜204的材料为氧化硅和氮化硅中的一种或两种组合，形成工艺为热氧化工艺或沉积工艺；所述第一介质薄膜204用于隔离第一多晶硅表面与半导体衬底200或闪存栅极结构201。

[0037] 位于电阻区II的所述第一多晶硅薄膜203在后续用于形成多晶硅电阻器，而位于所述闪存栅极结构201表面的第一多晶硅薄膜203在后续用于形成字线层；所述多晶硅电阻器与字线层同时形成，能够简化工艺步骤，节约成本。

[0038] 所述第一多晶硅薄膜203的厚度为1000～2000埃；较佳的，所述第一多晶硅薄膜203的材料为掺杂多晶硅，且所掺杂的离子为N型离子时，所形成的电阻器更稳定，性能更优越；在本实施例中，所述第一多晶硅薄膜203的形成工艺为低压化学气相沉积工艺(LPCVD)，所掺杂的离子为磷，并通过原位掺杂工艺进行掺杂，则所述低压化学气相沉积工艺的反应气体为硅烷和磷烷。在其他实施例中，所述第一多晶硅薄膜203的形成工艺还能够为：首先采用沉积工艺形成非掺杂多晶硅薄膜，再通过离子注入工艺在所述非掺杂多晶硅薄膜中注入N型离子。

[0039] 请参考图6，刻蚀部分第一多晶硅薄膜203和第一介质薄膜204，在所述闪存栅极结构201表面和电阻区II表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层。

[0040] 所述刻蚀第一多晶硅薄膜203和第一介质薄膜204的工艺为各向异性的干法刻蚀，包括：在所述第一多晶硅薄膜203表面形成掩膜层，所述掩膜层覆盖闪存栅极结构201表面需要形成字线层的位置，以及电阻区II需要形成电阻器的位置，所述掩膜层的材料为光刻胶或氮化硅；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一多晶硅薄膜203和第一介质薄膜204，在所述闪存栅极结构201的表面形成第一介质层204b和第一多晶硅层203b，在电阻区II的浅沟槽隔离结构202表面形成第一介质层204a和第一多晶硅层203a。

[0041] 其中，形成于所述闪存栅极结构201表面的第一多晶硅层203b用于作为闪存单元器件的字线层，形成于浅沟槽隔离结构202表面的第一多晶硅层203a用于作为所需形成的多晶硅电阻器；

[0042] 由于所述多晶硅电阻器与闪存单元器件的字线层同时形成，而后续形成于所述多晶硅电阻器表面的第二多晶硅层在形成逻辑晶体管的栅电极层时同时形成；后续形成电阻区II和逻辑区III的第二多晶硅层之后，位于所述多晶硅电阻器表面的第二多晶硅层能够在后续形成金属硅化物层的自对准硅化工艺中，保护所述第一多晶硅层203b的表面不会形成金属硅化物，从而保证了所述多晶硅电阻器的电阻值符合工艺指标；而且，在本实施例中，无需增加额外的多晶硅层的形成步骤即可在所述多晶硅电阻器表面覆盖第二多晶硅层作为保护，能够简化工艺，减少成本，提高产出。

[0043] 需要说明的是，在形成第一多晶硅层之后，对逻辑区III的半导体衬底进行阱区掺杂，以便后续在所述逻辑区III的半导体衬底200表面形成晶体管的栅极结构。

[0044] 请参考图7，在形成第一多晶硅层之后，在存储区I、逻辑区III和电阻区II形成覆盖所述半导体衬底200、闪存栅极结构201和第一多晶硅层表面的第二介质薄膜25、以及第二介质薄膜205表面的第二多晶硅薄膜206。

[0045] 所述第二介质薄膜205和第二多晶硅薄膜206的材料以及形成工艺与第一介质薄膜204(如图5所示)和第一多晶硅薄膜203(如图5所示)相同，在此不作赘述。

[0046] 所述第二多晶硅薄膜206和第二介质薄膜205在后续刻蚀工艺之后，在逻辑区III的半导体衬底表面形成晶体管的栅极结构，同时在电阻区II的第一多晶硅层203a的表面覆盖第二多晶硅层作为后续自对准规划工艺中的保护层；因此，本实施例中的多晶硅电阻器受到第二多晶硅层的保护而不会在表面形成金属硅化物层，从而保证了所述多晶硅电阻器的电阻值符合设计标准；而且，在形成闪存单元器件和逻辑晶体管器件的过程中，同时在电阻区II形成第一多晶硅层203a和第二多晶硅层，而无需增加额外的多晶硅层的形成工艺，能够简化工艺步骤，节约成本。

[0047] 请参考图8，刻蚀部分第二多晶硅薄膜206和第二介质薄膜205，在电阻区II的第一多晶硅层203a表面和侧壁、以及逻辑区III的半导体衬底200表面形成第二介质层、以及第二介质层表面的第二多晶硅层。

[0048] 在本实施例中，在形成位线层之后，去除所述第二多晶硅薄膜206表面的掩膜层，再采用各项异性的干法刻蚀工艺在电阻区II和逻辑区III形成第二介质层表面的第二多晶硅层。所述刻蚀第二多晶硅薄膜206和第二介质薄膜205的工艺与刻蚀第一多晶硅薄膜203(如图5所示)和第一介质薄膜204(如图5所示)相同，在此不作赘述。

[0049] 本实施例中，刻蚀后形成于逻辑区III的半导体衬底200表面的第二介质层205b作为形成于逻辑区III的晶体管的栅介质层，形成于第二介质层205b表面的第二多晶硅层206b作为晶体管的栅电极层；形成于电阻区II的第二多晶硅层206a用于在后续的自对准硅化工艺过程中，保护所述作为多晶硅电阻器表面不会同时形成金属硅化物层，保证了所形成的多晶硅电阻器的性能；而形成于第一多晶硅层203a和第二多晶硅层206a之间的第二介质层205a用于隔离所所述第一多晶硅层203a和第二多晶硅层206a，使所述第二多晶硅层
206a与所形成的多晶硅电阻器隔离，从而避免所述第二多晶硅层206a影响所述多晶硅电阻器的工作；此外，所述电阻区II的第二多晶硅层206a与逻辑区III栅电极层同时形成，无需额外增加工艺步骤，能够简化工艺，节省时间，节约成本。

[0050] 需要说明的是，电阻区II的第二介质层205a表面的第二多晶硅层206a暴露出部分第一多晶硅层203a表面，而所述被暴露出的第一多晶硅层203a表面在后续用于形成导电插塞，因此需要在所述被暴露出的第一多晶硅层203a表面形成金属硅化物层。

[0051] 请参考图9，在逻辑区III的第二介质层205b和第二多晶硅层206b两侧的半导体衬底200表面形成侧墙207。

[0052] 在逻辑区III形成第二介质层205b和第二多晶硅层206b之后，在所述第二介质层205b和第二多晶硅层206b两侧的半导体衬底200表面形成侧墙，并在所述第二多晶硅层
206b和侧墙两侧的半导体衬底200内形成源区和漏区，从而形成晶体管；所述晶体管为PMOS管或NMOS管，也可以是由PMOS管和NMOS管构成的CMOS管。

[0053] 所述侧墙207的材料为氧化硅和氮化硅中的一种或多种组合，所述侧墙207的形成工艺为沉积工艺、以及所述沉积工艺之后的回刻蚀工艺；所述源区和漏区的形成工艺为离子注入工艺；所述侧墙207以及源区和漏区的具体形成工艺由具体的工艺需求决定，且为本领域技术人员所熟知，在此不作赘述。

[0054] 需要说明的是，在逻辑区III形成侧墙207的同时，在所述电阻区II的第二多晶硅层206a的侧壁表面形成侧墙，以覆盖后续无需形成金属硅化物层的第二多晶硅层206a的侧壁。

[0055] 请参考图10，在存储区I、逻辑区III和电阻区II的第二多晶硅层、半导体衬底、闪存栅极结构201和侧墙表面形成金属层208。

[0056] 所述金属层208的材料为镍、钴或钛，形成工艺为沉积工艺，包括化学气相沉积工艺或物理气相沉积工艺；由于所述半导体衬底200、闪存栅极结构201表面的字线层、以及晶体管中作为栅电极层的第二多晶硅层206b的表面均需要形成金属硅化物层；其中，所述半导体衬底200和第二多晶硅层206b的表面的金属硅化物层用于作为电极使器件能够与外部电连接。因此，在本实施例中，当形成所述金属层208以进行自对准硅化工艺时，省去了以光刻工艺定义需要形成金属硅化物层位置的工艺步骤，而是在半导体衬底200以及所有器件表面覆盖金属层208，以形成通过后续的热退火形成金属硅化物层，从而节省工艺步骤，减少工艺，并节约成本；同时，由于位于电阻区II的第一多晶硅层203a表面覆盖有第二介质层205a和第二多晶硅层206a，所述金属层208覆盖于所述第一多晶硅层203a表面，因此后续热退火后所形成的金属硅化物层位于所述第二多晶硅层206a表面，而所述第一多晶硅层203a在所述自对准硅化工艺中得到保护，使所述第一多晶硅层203a的性能得到保证，同时又达到了简化工艺步骤的目的。

[0057] 请参考图11，采用热退火工艺使金属层208(如图10所示)中的金属原子进入所述第二多晶硅层和半导体衬底200内，在所述第二多晶硅层和半导体衬底200表面形成金属硅化物层209，并在所述热退火工艺之后，去除剩余的金属层208。

[0058] 所述热退火的时间为0.1毫秒～120秒，温度为200～900℃，保护气体为氮气或惰性气体；所形成的金属硅化物层209的材料为镍硅、钴硅或钛硅；所述金属硅化物层209的厚度有所述热退火工艺的时间和温度决定，所述热退火工艺的时间越长或温度越高，所形成的金属硅化物层209的厚度越厚，反之则越薄；所述金属硅化物层209的厚度由具体的工艺需求决定。

[0059] 形成于半导体衬底200表面的金属硅化物层209能够作为闪存存储器以及晶体管源区和漏区的电极；形成于逻辑区III第二多晶硅层206b表面的金属硅化物层209作为栅电极层表面的电极；形成于存储区I字线层表面的金属硅化物层209用于提高字线层内的载流子迁移率，以提高器件性能；而位于电阻区II的第二多晶硅层206a表面形成所述金属硅化物层209，则所述第二多晶硅层206a在自对准硅化物工艺中保护了作为多晶硅电阻器的第一多晶硅层203a，避免所述第一多晶硅层203a表面形成金属硅化物层209，保证了所形成的多晶硅电阻器的电阻值符合工艺标准。

[0060] 需要说明的是，电阻区II被暴露出的第一多晶硅层203a表面同时形成所述金属硅化物层209，用于以为后续形成的导电插塞提供电连接层。

[0061] 本实施例中，去除剩余的金属层208的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的选择性好，去除彻底，不易损伤半导体衬底200或器件表面。

[0062] 请参考图12，在电阻区II的第一多晶硅层203a的两端表面形成贯穿所述金属硅化物层209、第二多晶硅层206a和第二介质层205a的导电插塞220。

[0063] 所述导电插塞220的材料为铜、钨或铝，形成工艺为：形成覆盖存储区I、电阻区II和逻辑区III的第一多晶硅层203a、第一多晶硅层203b、第二多晶硅层206a、第二多晶硅层206b和半导体衬底200表面的介质层(未示出)，所述介质层具有暴露出需要形成导电插塞的开口，所述开口与第一多晶硅层203a两端的位置对应；以所述介质层为掩膜，刻蚀所述第二多晶硅层206a和第二介质层205a，直至暴露出第一多晶硅层203a表面为止；在所述开口内填充满金属，并采用化学机械抛光工艺去除高于所述介质层表面的金属，形成导电插塞
220。

[0064] 在一实施例中，在填充金属之前，在所述介质层表面以及开口的侧壁和底部表面形成阻挡层，所述阻挡层的材料为氮化钛或氮化钽，所述阻挡层用于在化学机械抛光工艺中作为抛光停止层。

[0065] 本实施例所述半导体器件的形成过程中，在闪存栅极结构201表面形成字线层的同时形成电阻区II的第一多晶硅层203a，以所述第一多晶硅层203a作为多晶硅电阻器；再于逻辑区III表面形成栅介质层和栅电极层的同时，在所述第一多晶硅层203a表面形成第二介质层205a和第二多晶硅层206a作为保护；所述第二多晶硅层206a能够在自对准工艺中保护所述第一多晶硅层203a表面不会形成金属硅化物层209；从而，形成所述金属硅化物层209时，无需额外形成掩膜以定义所述金属硅化物层209；能够减少工艺步骤、节省工艺时间并节约成本，并同时保证所形成的多晶硅电阻器的性能稳定。

[0066] 综上所述，在形成闪存存储器电路的过程中，在闪存栅极结构表面形成用于作为字线层的第一多晶硅层的同时，在电阻区形成用于作为多晶硅电阻器的第一多晶硅层；再于电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层，并在逻辑区的第二介质层和第二多晶硅层两侧的半导体衬底表面形成侧墙；其中，所述逻辑区的半导体衬底表面的第二介质层、第二多晶硅层和侧墙构成晶体管的栅极结构；之后，在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面采用自对准硅化(SAB)工艺形成金属硅化物层；而且，形成所述金属硅化物层时，无需形成额外的掩膜以定义所述金属硅化物层的位置，而形成于使所有半导体衬底和第二多晶硅层表面；其中，由于电阻区的第一多晶硅层的表面和侧壁覆盖有第二多晶硅层，因此所述金属硅化物层仅形成于所述第二多晶硅层表面，而作为多晶硅电阻器的第一多晶硅层表面则不会在所述自对准硅化工艺中形成金属硅化物层，从而保证了所述多晶硅电阻器的电阻不会被降低，使电阻值符合设计指标，且性能稳定；而且，形成所述金属硅化物层时，无需额外形成定义所述金属硅化物层的掩膜，从而减少了工艺步骤，能够节省工艺时间，并节约成本。

[0067] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

标题	发布/更新时间	阅读量
显示面板及其制备方法	2020-05-08	693
具有抗辐射加固结构的低功耗晶体管器件及其制备方法	2020-05-08	27
一种高透明度柔性薄膜晶体管及制作方法	2020-05-08	906
半导体器件	2020-05-11	50
一种TFT阵列基板和显示面板	2020-05-08	30
阵列基板的制造方法	2020-05-08	434
半导体结构及其形成方法	2020-05-08	897
具有用于热性能的相变材料的半导体器件的封装	2020-05-08	889
一种阵列基板及其制造方法	2020-05-08	930
阵列基板的制备方法及阵列基板	2020-05-08	977

半导体器件的形成方法

半导体器件的形成方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：