一种TFT阵列基板和显示面板专利检索-栅极金属电子零件及设备专利检索查询-专利查询网

一种TFT阵列基板和显示面板

阅读：30发布：2020-05-08

专利汇可以提供一种TFT阵列基板和显示面板专利检索，专利查询，专利分析的服务。并且本申请公开了一种TFT阵列基板和显示面板，TFT阵列基板包括有源层和设置在所述有源层上的源漏电极；所述有源层包括电极覆盖区、沟道区以及围绕所述电极覆盖区和所述沟道区设置的第一外围区；所述源漏电极对应所述电极覆盖区设置；位于所述第一外围区的所述有源层呈多段式分布。本申请可以有效的改善TFT阵列基板中的薄膜晶体管的光生漏电流的问题。，下面是一种TFT阵列基板和显示面板专利的具体信息内容。

权利要求

1.一种TFT阵列基板，其特征在于，包括有源层和设置在所述有源层上的源漏电极；所述有源层包括电极覆盖区、沟道区以及围绕所述电极覆盖区和所述沟道区设置的第一外围区；所述源漏电极对应所述电极覆盖区设置；
位于所述第一外围区的所述有源层呈多段式分布。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括位于所述有源层和所述源漏电极之间的掺杂层；所述掺杂层包括对应所述电极覆盖区设置的第一掺杂区，以及对应所述第一外围区设置的第二掺杂区；
位于所述第二掺杂区的所述掺杂层呈多段式分布。
3.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括与所述源漏电极同层设置的金属走线；对应的，所述有源层还包括被所述金属走线覆盖的金属走线覆盖区，以及围绕所述金属走线覆盖区设置的第二外围区；
位于所述第二外围区的所述有源层呈多段式分布。
4.如权利要求3所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括位于所述有源层和所述源漏电极之间的掺杂层；所述掺杂层包括对应所述电极覆盖区和所述金属走线覆盖区设置的第三掺杂区，以及对应所述第一外围区和所述第二外围区设置的第四掺杂区；
位于所述第四掺杂区的所述掺杂层呈多段式分布。
5.如权利要求3所述的TFT阵列基板，其特征在于，所述金属走线包括与所述源漏电极中的源极电连接的数据线。
6.如权利要求3所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括设置在所述源漏电极和所述金属走线上的钝化层，以及位于所述钝化层上且与所述源漏电极中的漏极电连接的像素电极；
所述金属走线包括与所述源漏电极中的源极电连接且至少部分被所述像素电极覆盖的共享公共电极。
7.如权利要求6所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括对应所述共享公共电极设置的遮光层；所述遮光层位于所述有源层远离所述金属走线的一侧；
所述遮光层在垂直于所述TFT阵列基板方向上的投影完全覆盖位于所述金属走线覆盖区和所述第二外围区的所述有源层在垂直于所述TFT阵列基板方向上的投影。
8.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括衬底基板和依次设置在所述衬底基板上的栅极和栅极绝缘层，所述有源层设置在所述栅极绝缘层上；
所述栅极在所述衬底基板上的正投影完全覆盖位于所述电极覆盖区和所述第一外围区的所述有源层在所述衬底基板上的正投影。
9.如权利要求1所述的TFT阵列基板，其特征在于，所述有源层的材料包括非晶硅和铟镓锌氧化物中的任意一种。
10.一种显示面板，其特征在于，包括如权利要求1至9任意一项所述TFT阵列基板，以及与所述TFT阵列基板相对设置的对置基板。

说明书全文

一种TFT阵列基板和显示面板

技术领域

[0001] 本申请涉及显示面板技术领域，尤其涉及一种TFT阵列基板和显示面板。

背景技术

[0002] 通常，薄膜晶体管(Thin Film Transistor，TFT)被用作显示面板的驱动元件。薄膜晶体管中的有源层受到光照射后会产生光生载流子，导致薄膜晶体管的漏电流增加，从
而影响显示面板的显示画面的质量，例如会产生串扰、残像等现象。

[0003] 含有薄膜晶体管的阵列基板(Array)可以采用4Mask(光罩)工艺或5Mask工艺制作。5Mask工艺中，半导体层(有源层)和源漏电极分别采用不同的光罩制作形成，考虑到源
漏电极与半导体层重叠时的对准良率，一般半导体层的图案较大，在半导体层上形成源漏
电极后，图案较大的半导体层会在源极和漏极的外围形成环路，这部分半导体层受光照后
会成为光生电流的部分通路，将加重漏电流的问题；4Mask工艺制中，半导体层和源漏电极
采用同一道光罩搭配不同的步骤制作形成，与源漏电极同时形成的还有数据线等金属图
案，该金属图案下层也有对应的半导体层，受工艺的影响，源漏电极和包括数据线在内的金
属图案的侧边均存在裸露的半导体层，这些裸露的半导体层受光照后也会成为光生电流的
部分通路。

[0004] 因此，需要对阵列基板的结构做改进，以改善薄膜晶体管中的半导体层光生漏电流的问题。
发明内容

[0005] 本申请实施例提供一种TFT阵列基板和显示面板，可以改善薄膜晶体管中的半导体层光生漏电流的问题。

[0006] 本申请实施例提供一种TFT阵列基板，包括有源层和设置在所述有源层上的源漏电极；所述有源层包括电极覆盖区、沟道区以及围绕所述电极覆盖区和所述沟道区设置的
第一外围区；所述源漏电极对应所述电极覆盖区设置；

[0007] 位于所述第一外围区的所述有源层呈多段式分布。

[0008] 可选的，所述TFT阵列基板还包括位于所述有源层和所述源漏电极之间的掺杂层；所述掺杂层包括对应所述电极覆盖区设置的第一掺杂区，以及对应所述第一外围区设置的
第二掺杂区；

[0009] 位于所述第二掺杂区的所述掺杂层呈多段式分布。

[0010] 可选的，所述TFT阵列基板还包括与所述源漏电极同层设置的金属走线；对应的，所述有源层还包括被所述金属走线覆盖的金属走线覆盖区，以及围绕所述金属走线覆盖区
设置的第二外围区；

[0011] 位于所述第二外围区的所述有源层呈多段式分布。

[0012] 可选的，所述TFT阵列基板还包括位于所述有源层和所述源漏电极之间的掺杂层；所述掺杂层包括对应所述电极覆盖区和所述金属走线覆盖区设置的第三掺杂区，以及对应
所述第一外围区和所述第二外围区设置的第四掺杂区；

[0013] 位于所述第四掺杂区的所述掺杂层呈多段式分布。

[0014] 可选的，所述金属走线包括与所述源漏电极中的源极电连接的数据线。

[0015] 可选的，所述TFT阵列基板还包括设置在所述源漏电极和所述金属走线上的钝化层，以及位于所述钝化层上且与所述源漏电极中的漏极电连接的像素电极；

[0016] 所述金属走线包括与所述源漏电极中的源极电连接且至少部分被所述像素电极覆盖的共享公共电极。

[0017] 可选的，所述TFT阵列基板还包括对应所述共享公共电极设置的遮光层；所述遮光层位于所述有源层远离所述金属走线的一侧；

[0018] 所述遮光层在垂直于所述TFT阵列基板方向上的投影完全覆盖位于所述金属走线覆盖区和所述第二外围区的所述有源层在垂直于所述TFT阵列基板方向上的投影。

[0019] 可选的，所述TFT阵列基板还包括衬底基板和依次设置在所述衬底基板上的栅极和栅极绝缘层，所述有源层设置在所述栅极绝缘层上；

[0020] 所述栅极在所述衬底基板上的正投影完全覆盖位于所述电极覆盖区和所述第一外围区的所述有源层在所述衬底基板上的正投影。

[0021] 可选的，所述有源层的材料包括非晶硅和铟镓锌氧化物中的任意一种。

[0022] 本申请实施例还提供了一种显示面板，包括上述TFT阵列基板，以及与所述TFT阵列基板相对设置的对置基板。

[0023] 本申请实施例提供的TFT阵列基板中，有源层包括电极覆盖区和第一外围区，源漏电极设置在电极覆盖区上，第一外围区围绕电极覆盖区设置，即第一外围区未被源漏电极
覆盖，将位于第一外围区的有源层制作为多段式的不连续结构，一方面，减小了位于第一外
围区的有源层的面积，从而减少了第一外围区的有源层受光照(包括背光源和环境中的自
然光)产生的光生载流子的数量，另一方面，可以避免第一外围区的有源层形成光生漏电流
的连续通路，从而有效的降低位于第一外围区的有源层上光生载流子的传输效率，因此，本
申请提供的TFT阵列基板可以有效的改善薄膜晶体管的光生漏电流的问题。
附图说明

[0024] 下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

[0025] 图1为本申请实施例提供的一种TFT阵列基板的部分结构示意图；

[0026] 图2为图1中薄膜晶体管处的有源层的俯视图；

[0027] 图3为图1中A-A’处的截面结构示意图；

[0028] 图4为图1中薄膜晶体管处的有源层和掺杂层的俯视图；

[0029] 图5为本申请实施例提供的另一种TFT阵列基板的部分结构示意图；

[0030] 图6为图5中B区域的有源层的俯视图；

[0031] 图7为图5中B区域的有源层和掺杂层的俯视图；

[0032] 图8为图5中薄膜晶体管处的有源层和掺杂层的俯视图；

[0033] 图9为本申请实施例提供的另一种TFT阵列基板的部分结构示意图；

[0034] 图10为图9中C区域的放大示意图；

[0035] 图11为图9中D区域的金属走线、有源层和遮光层的结构示意图；

[0036] 图12为图11中E-E’处的截面结构示意图；

[0037] 图13为本申请实施例提供的一种显示面板的部分结构示意图。

具体实施方式

[0038] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例，都属于本申请保护的范围。

[0039] 在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特
定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于
描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在
本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0040] 在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间
接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术
人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

[0041] 在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它
们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特
征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在
第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示
第一特征水平高度小于第二特征。

[0042] 下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并
且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。

[0043] 如图1至图3所示，本申请实施例提供了一种TFT阵列基板1，TFT阵列基板1包括衬底基板2和依次设置在衬底基板2上的栅极3、栅极绝缘层4、有源层5和源漏电极6；其中，有
源层5包括电极覆盖区7、沟道区8以及围绕电极覆盖区7和沟道区8设置的第一外围区9；源
漏电极6对应电极覆盖区7设置；位于第一外围区9的有源层5呈多段式分布。其中，栅极3、栅
极绝缘层4、有源层5和源漏电极6构成了TFT阵列基板1的薄膜晶体管(TFT)。需要说明的是，
本实施例中，第一外围区9可以完全围绕电极覆盖区7和沟道区8设置，也可以仅设置在电极
覆盖区7的外围，也就是说，第一外围区9是指除沟道区8以外未被源漏电极6覆盖的有源层
5。

[0044] 具体的，位于第一外围区9的有源层5沿电极覆盖区7与第一外围区9相邻的边呈多段式分布，且任意相邻的两段间隔设置，每一段的形状可以是矩形，也可以是其他形状，此
处不做限制。

[0045] 具体的，通过在光罩(Mask)上制作间断式的凹陷或对光罩做曲折设计，使得在形成图案化的有源层5时形成位于第一外围区9的不连续的多段式有源层5。

[0046] 具体的，有源层5的材料包括但不限于光敏感性强烈的非晶硅和铟镓锌氧化物(IGZO)中的任意一种。

[0047] 具体的，源漏电极6包括间隔设置的源极10和漏极11，电极覆盖区7包括间隔设置的源极覆盖区12和漏极覆盖区13，源极10对应源极覆盖区12设置，漏极11对应漏极覆盖区
13设置，且源极覆盖区12和漏极覆盖区13通过沟道区8连接。

[0048] 具体的，本实施例中的TFT阵列基板1可以采用5Mask工艺制备得到，其中，有源层5和源漏电极6分别采用两道不同的光罩制备得到。

[0049] 具体的，本实施例中的TFT阵列基板1适用于4畴(1TFT)像素结构或8畴(3TFT)像素结构，当然，TFT阵列基板1适用的像素结构类型不限于此。

[0050] 本实施例中，有源层5包括电极覆盖区7和第一外围区9，源漏电极6设置在电极覆盖区7上，第一外围区9围绕电极覆盖区7设置，即第一外围区9未被源漏电极6覆盖，将位于
第一外围区9的有源层5制作为多段式的不连续结构，一方面，减小了位于第一外围区9的有
源层5的面积，从而减少了第一外围区9的有源层5受光照(包括背光源和环境中的自然光)
产生的光生载流子的数量，另一方面，可以避免位于第一外围区9的有源层5形成光生漏电
流的连续通路，从而有效的降低第一外围区9的有源层5上光生载流子的传输效率，因此，本
申请提供的TFT阵列基板1可以有效的改善薄膜晶体管的光生漏电流的问题。

[0051] 在一实施例中，栅极3在衬底基板2上的正投影完全覆盖位于电极覆盖区7和第一外围区9的有源层5在衬底基板2上的正投影。本实施例中，栅极3可以遮挡有源层5下方的光
源，避免有源层5的下表面受到光照而产生光生电流。

[0052] 在一实施例中，TFT阵列基板1还包括位于有源层5和源漏电极6之间的掺杂层14，掺杂层14包括P型掺杂半导体或N型掺杂半导体；如图4所示，掺杂层14包括对应电极覆盖区
7设置的第一掺杂区15，以及对应第一外围区9设置的第二掺杂区16；位于第二掺杂区16的
掺杂层14呈多段式分布。

[0053] 具体的，第二掺杂区16的面积小于或等于第一外围区9的面积；多段式分布的掺杂层14与多段式分布的有源层5在同一制程中形成，即采用同一光罩形成，也就是说，多段式
分布的掺杂层14与多段式分布的有源层5一一对应设置。

[0054] 本实施例中，掺杂层14的材料包括半导体材料和掺杂在半导体材料中的掺杂材料，其中，半导体材料与有源层5的材料相同，因此，未被源漏电极6覆盖的掺杂层14(位于第
二掺杂区16的掺杂层14)受到光照也会产生光生电流，将位于第二掺杂区16的掺杂层14制
作成多段式结构也可以减小光生载流子的数量以及降低光生载流子的传输效率，从而有效
的改善薄膜晶体管的光生漏电流的问题。

[0055] 如图5和图6所示，本申请实施例还提供了一种TFT阵列基板1，与上述实施例不同的在于，TFT阵列基板1还包括与源漏电极6同层设置的金属走线17；对应的，如图6所示，有
源层5还包括被金属走线17覆盖的金属走线覆盖区18，以及围绕金属走线覆盖区18设置的
第二外围区19；位于第二外围区19的有源层5呈多段式分布。

[0056] 具体的，本实施例中的TFT阵列基板1可以采用4Mask工艺制备得到，其中，有源层5、源漏电极6以及金属走线17采用同一道光罩制备得到，且金属走线17与源漏电极6同层设
置且材料相同，可以理解的是，与源漏电极6同制程形成的所有金属走线17下方均存在如图
6所示的有源层5，其中，有源层5的第一外围区9和第二外围区19是受图案化工艺影响而产
生的有源层5的拖尾。

[0057] 具体的，金属走线17包括与源漏电极6中的源极10电连接的数据线20，数据线20与源漏电极6的源极电连接，以提供源极电信号。

[0058] 本实施例中，有源层5包括未被源漏电极6覆盖的第一外围区9以及未被金属走线17覆盖的第二外围区19，将位于第一外围区9和第二外围区19的有源层5制作为多段式的不
连续结构，一方面，减小了位于第一外围和第二外围区19的有源层5的面积，从而减少了第
一外围区9和第二外围区19的有源层5受光照(包括背光源和环境中的自然光)产生的光生
载流子的数量，另一方面，可以避免第一外围区9和第二外围区19的有源层5形成光生漏电
流的连续通路，从而有效的降低第一外围区9和第二外围区19的有源层5上光生载流子的传
输效率，因此，本申请提供的TFT阵列基板1可以有效的改善薄膜晶体管以及金属走线17位
置的光生漏电流的问题。

[0059] 在一实施例中，TFT阵列基板1还包括位于有源层5和源漏电极6之间的掺杂层14；如图7和图8所示，掺杂层14包括对应电极覆盖区7和金属走线覆盖区18设置的第三掺杂区
22，以及对应第一外围区9和第二外围区19设置的第四掺杂区23；位于第四掺杂区23的掺杂
层14呈多段式分布。

[0060] 具体的，多段式分布的掺杂层14与多段式分布的有源层5在同一制程中形成，即采用同一光罩形成，也就是说，多段式分布的掺杂层14与多段式分布的有源层5一一对应设
置。

[0061] 本实施例中，掺杂层14的材料包括半导体材料和掺杂在半导体材料中的掺杂材料，其中，半导体材料与有源层5的材料相同，因此，位于第四掺杂区23的掺杂层14(未被源
漏电极6和金属走线17覆盖的掺杂层14)受到光照也会产生光生电流，将位于第四掺杂区23
的掺杂层14制作成多段式结构也可以减小光生载流子的数量以及降低光生载流子的传输
效率，从而有效的改善薄膜晶体管和金属走线17位置的光生漏电流的问题。

[0062] 如图9和图10所示，本申请实施例还提供了一种具有8畴3薄膜晶体管像素结构的TFT阵列基板1，与上述实施例不同的在于，TFT阵列基板1形成有多个呈阵列分布的子像素
27，每个子像素27包括主(main)区和次(sub)区；TFT阵列基板1对应每一行子像素27分别设
置一条扫描线30，该扫描线30介于主区28和次区29之间，且对应每一列子像素27分别设置
一条数据线20(与源漏极11同层形成的金属走线17)；TFT阵列基板1还包括对应每个子像素
27设置的主区薄膜晶体管(TFT)31、次区薄膜晶体管32和共享薄膜晶体管33，每个薄膜晶体
管均由栅极3、栅极绝缘层4、有源层5和源漏电极6构成，且每个薄膜晶体管的有源层5中未
被源漏电极6覆盖的第一外围区9均呈多段式分布。

[0063] 具体的，TFT阵列基板1还包括设置在源漏电极6和数据线20(金属走线17)上的钝化层(由于钝化层一般为透明状，图9中未示出，可参考图12中的钝化层24)，以及位于钝化
层上且与源漏电极6中的漏极11电连接(通过在钝化层上设置过孔实现电连接)的像素电极
25；TFT阵列基板1还包括与源漏电极6中的源极10电连接的且至少部分被像素电极25覆盖
的共享公共电极(share bar)26，且共享公共电极26与数据线20以及源漏电极6同制程形成
且材料相同，故共享公共电极26与数据线20同属于金属走线17。

[0064] 具体的，像素电极25包括对应主区28设置的主区像素电极34和对应次区设置的次区像素电极35；主区薄膜晶体管31的栅极、次区薄膜晶体管32的栅极和共享薄膜晶体管33
的栅极连接同一扫描线30，主区薄膜晶体管31的源极和次区薄膜晶体管32的源极连接同一
数据线20，主区薄膜晶体管31的漏极连接(通过钝化层上的过孔连接)主区像素电极34，次
区薄膜晶体管32的漏极和共享薄膜晶体管33的漏极连接(通过钝化层上的过孔连接)次区
像素电极35，共享薄膜晶体管33的源极连接共享公共电极26。

[0065] 具体的，主区像素电极34包括主区水平像素主干部、主区竖直像素主干部以及主区像素分支部，次区像素电极35包括次区水平像素主干部、次区竖直像素主干部以及次区
像素分支部；主区像素电极34的主区水平像素主干部和主区竖直像素主干部垂直相交，且
由主区水平像素主干部和主区竖直像素主干部垂直相交均分形成4个主区像素显示区域，
每个主区像素显示区域内包括多个相互间隔且平行设置的主区像素分支部，每个主区像素
分支部的两端分别与主区水平像素主干部和主区竖直像素主干部连接，且多个主区像素分
支部与主区水平像素主干部和主区竖直像素主干部之间的夹角为锐角(例如45°)；同样的，
次区像素电极35的次区水平像素主干部和次区竖直像素主干部垂直相交，且由次区水平像
素主干部和次区竖直像素主干部垂直相交均分形成4个次区像素显示区域，每个次区像素
显示区域内包括多个相互间隔且平行设置的次区像素分支部，每个次区像素分支部的两端
分别与次区水平像素主干部和次区竖直像素主干部连接，且多个次区像素分支部与次区水
平像素主干部和次区竖直像素主干部之间的夹角为锐角；主区竖直像素主干部包括靠近数
据线20的主区竖直边框主干部和位于主区像素电极34中心十字的主区竖直中心主干部36；
次区竖直像素主干部包括靠近数据线20的次区竖直边框主干部和位于次区像素电极中心
十字的次区竖直中心主干部37。

[0066] 具体的，共享公共电极26至少部分被主区竖直中心主干部36和次区竖直中心主干部37覆盖。

[0067] 具体的，TFT阵列基板1还包括与像素电极25同层设置且与数据线20对应的DBS(Data BM Saving，数据线上无黑色矩阵)公共电极38，DBS公共电极38通过电场实现对数据
线20遮光；DBS公共电极38与像素电极25的材料均包括ITO(氧化铟锡)。

[0068] 在一实施例中，如图11和图12所示，数据线20和共享公共电极26的下方均设有有源层5，且这部分有源层5包括金属走线覆盖区18和第二外围区19，数据线20和共享公共电
极26设置在金属走线覆盖区18，位于第二外围区19的有源层5也呈多段式分布。

[0069] 需要说明的是，图10中仅示出源漏电极6对应的有源层5的外围(具体为第一外围区9)呈多段式分布，但不排除包括数据线20和共享公共电极26在内的金属走线17下方也存
在有源层5的情况，若金属走线17下方也存在有源层5，即有源层5还包括金属走线覆盖区18
和第二外围区19，则位于第二外围区19的有源层5也呈多段式分布；图11和图12针对的是共
享公共电极26对应的有源层5的外围(具体为第二外围区19)多段式分布的结构示意图；可
以理解的是，本实施例中共享公共电极26对应的有源层5的外围(具体为第二外围区19)多
段式分布时，数据线20对应的有源层5的外围(具体为第二外围区19)也呈多段式分布(未在
图中示出)。

[0070] 在一实施例中，TFT阵列基板1还包括对应共享公共电极26设置的遮光层21；遮光层21位于有源层5远离共享公共电极26的一侧；遮光层21在垂直于TFT阵列基板1方向上的
投影(在衬底基板2上的正投影)完全覆盖位于金属走线覆盖区18和第二外围区19的有源层
5在垂直于TFT阵列基板1方向上的投影。其中，遮光层21与栅极3同制程形成，且材料相同。
遮光层21可以遮挡位于金属走线覆盖区18和第二外围区19的有源层5下方的光源，避免位
于金属走线覆盖区18和第二外围区19的有源层5的下表面受到光照而产生光生电流。

[0071] 本实施例中，采用特定电位的共享公共电极26与共享薄膜晶体管33的源极10连接，可以调控次区像素电极35与上板公共电极之间的压差，使次区像素电极35与上板公共
电极之间的压差相对于主区像素电极34与上板公共电极之间的压差差异较小；由于共享公
共电极26、数据线20和源漏电极6与有源层5采用同一光罩形成，有源层5包括未被源漏电极
6覆盖的第一外围区9以及未被金属走线17和共享公共电极26覆盖的第二外围区19，将位于
第一外围区9和第二外围区19的有源层5制作为多段式的不连续结构，一方面，减小了位于
第一外围和第二外围区19的有源层5的面积，从而减少了第一外围区9和第二外围区19的有
源层5受光照(包括背光源和环境中的自然光)产生的光生载流子的数量，另一方面，可以避
免第一外围区9和第二外围区19的有源层5形成光生漏电流的连续通路，从而有效的降低第
一外围区9和第二外围区19的有源层5上光生载流子的传输效率，因此，本申请提供的TFT阵
列基板1可以有效的改善薄膜晶体管以及数据线20和共享公共电极26等位置的光生漏电流
的问题。

[0072] 如图13所示，本申请实施例还提供了一种显示面板39，显示面板39包括上述实施例中的TFT阵列基板1，与TFT阵列基板1相对设置的对置基板40，以及位于TFT阵列基板1和
对置基板40之间的液晶层41。

[0073] 具体的，显示面板39还包括彩色滤光片42，彩色滤光片42可以设置在TFT阵列基板1靠近液晶层41的一侧，还可以设置在对置基板40靠近液晶层41的一侧，此处不做限制。

[0074] 当然，显示面板39还可以是OLED显示面板，即TFT阵列基板1和对置基板40之间设置有有机发光功能层。

[0075] 本实施例中，显示面板39的TFT阵列基板1可以采用5Mask或4Mask工艺制备得到：若采用5Mask工艺制备，得到的TFT阵列基板1的有源层5包括未被源漏电极6覆盖的第一外
围区9，将位于第一外围区9的有源层5制作为多段式的不连续结构，一方面，减小了位于第
一外围的有源层5的面积，从而减少了第一外围区9的有源层5受光照(包括背光源和环境中
的自然光)产生的光生载流子的数量，另一方面，可以避免第一外围区9的有源层5形成光生
漏电流的连续通路，从而有效的降低第一外围区9的有源层5上光生载流子的传输效率；若
采用4Mask工艺制备，可以节省一道光罩，但是得到的TFT阵列基板1的有源层5包括未被源
漏电极6覆盖的第一外围区9以及未被金属走线17覆盖的第二外围区19，将位于第一外围区
9和第二外围区19的有源层5制作为多段式的不连续结构，一方面，减小了位于第一外围和
第二外围区19的有源层5的面积，从而减少了第一外围区9和第二外围区19的有源层5受光
照(包括背光源和环境中的自然光)产生的光生载流子的数量，另一方面，可以避免第一外
围区9和第二外围区19的有源层5形成光生漏电流的连续通路，从而有效的降低第一外围区
9和第二外围区19的有源层5上光生载流子的传输效率；因此，本申请提供的TFT阵列基板1
无论是采用5Mask工艺还是采用4Mask工艺制备均可以有效的改善薄膜晶体管以及金属走
线17位置的光生漏电流的问题。

[0076] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

[0077] 以上对本申请实施例所提供的一种TFT阵列基板和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于
帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以
对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而
这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

标题	发布/更新时间	阅读量
薄膜晶体管及其制备方法、显示装置	2020-05-08	10
薄膜晶体管元件基板及其制造方法、和有机EL显示装置	2020-05-08	986
一种检测多晶硅是否出现短路的检测方法	2020-05-11	988
显示面板及其制备方法	2020-05-08	693
柔性基板、阵列基板、显示面板及制备方法和显示装置	2020-05-11	307
背沟道蚀刻型氧化物半导体TFT基板及其制作方法	2020-05-11	969
完全硅化栅控装置及其形成方法	2020-05-08	39
一种短路棒结构、阵列基板及显示装置	2020-05-11	294
一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用	2020-05-08	392
一种增强型碳化硅MOSFET器件及其制造方法	2020-05-08	900

一种TFT阵列基板和显示面板

一种TFT阵列基板和显示面板

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：