具有抗辐射加固结构的低功耗晶体管器件及其制备方法
技术领域
[0001] 本
发明涉及
电子器件技术，属于空间环境效应、核科学与低功耗
电路应用技术领域，更具体地，涉及一种具有抗辐射加固结构的低功耗晶体管器件及其制备方法。
背景技术
[0002] 空间带电辐射粒子主要包括重离子、电子、质子及
X射线等。这些带电粒子与晶体管器件发生相互作用，产生
电离辐射效应、单粒子效应和位移辐射效应等。传统的对于器件的抗辐照加固方式通常是采用抗辐照涂层或者采用SOI技术，其中，SOI分为全耗尽型SOI和部分耗尽型SOI(PDSOI)，对于部分耗尽型SOI，其存在浮体效应，从而导致寄生
二极管放大效应，增加敏感存储
节点收集辐射电荷的能
力。采用Body Ties结构可以减小寄生二极管效应，但会增加芯片面积。对于全耗尽型SOI，其可以减小敏感存储节点收集辐射电荷的能力，但其对于顶层
硅层厚度有较高的要求，工艺上实现难度成本大。
[0003] 同时，随着集成电路集成度的提高，功耗以及抗辐射性能成为限制其发展的主要问题，因此急需开发具有低功耗的抗辐射晶体管器件。
发明内容
[0004] 本发明的目的在于，针对背景技术存在的
缺陷，提出一种具有抗辐射加固结构的低功耗晶体管器件及其制备方法。
[0005] 为实现上述目的，本发明采用的技术方案如下：
[0006] 一种具有抗辐射加固结构的低功耗晶体管器件，包括衬底101，位于衬底101之上的埋
氧层102，位于所述埋氧层102之上的体硅层103，位于所述体硅层103之中、两侧的源区108a和漏区108b，位于体硅层103之上的栅氧化层104，位于所述栅氧化层104之上的栅极叠层结构，所述栅极叠层结构
自下而上依次为下极板金属层109/
铁电层110/上极板金属层
111，或者自下而上依次为铁电层110/上极板金属层111；其中，所述下极板金属层109的材料为TiN，厚度为2～5nm；所述铁电层110的材料为掺杂HfO2，厚度为10～30nm；所述上极板金属层111的材料为TiN，厚度为2～5nm。
[0007] 进一步地，所述掺杂HfO2可以为掺杂Si的HfO2，具体为Hf0.5Si0.5O2，其中Hf:Si＝1:1，在该组分下，掺杂HfO2具有良好的铁电性；所述掺杂HfO2还可以为掺杂Zr的HfO2，具体为Hf0.7Zr0.3O2，其中Hf:Zr＝7:3，在该组分下，掺杂HfO2具有良好的铁电性。
[0008] 进一步地，所述铁电层厚度和栅氧层厚度之比小于4。
[0009] 优选地，所述铁电层厚度和栅氧层厚度之比等于2。
[0010] 其中，所述衬底101为Si；埋氧层102为SiO2；体硅层103为Si；栅氧层104为低K介质SiO2、抗辐照的SiO2/Al2O3或者高K栅介质HfO2，厚度为1～10nm。
[0011] 进一步地，所述源区108a和漏区108b是通过对体硅层103进行多次
离子注入形成的，所述源区108a和漏区108b的厚度与体硅层103的厚度相同，即与埋氧层102
接触。
[0012] 进一步地，所述具有抗辐射加固结构的低功耗晶体管器件采用SOI衬底，通过对体硅层103进行多次离子注入形成晶体管深结源区108a和漏区108b，使源区108a、漏区108b均与埋氧层102接触。其中，体硅层103的厚度为50～200nm，虽然不是超薄的硅层(5～10nm)，但是通过本发明中的源漏区多次离子注入，形成和SOI衬底的埋氧层102相接触的深结源区108a和漏区108b，使得其可等效全耗尽SOI，减小了浮体效应，抑制寄生二极管放大效应，进一步减小敏感存储节点收集辐射电荷的能力。
[0013] 一种具有抗辐射加固结构的低功耗晶体管器件的制备方法，其特征在于，具体包括以下步骤：
[0014] 步骤1、准备SOI衬底，SOI衬底包括衬底101、埋氧层102以及体硅层103；
[0015] 步骤2、清洗衬底，在衬底上生长栅氧层104；
[0016] 步骤3、采用
光刻刻蚀工艺，将源区和漏区
位置处的栅氧层刻蚀掉，露出体硅层；
[0017] 步骤4、进行源漏区的第一次浅结离子注入，形成浅结源区105a和浅结漏区105b；
[0019] 步骤6、形成侧墙106a和106b，以侧墙106a、106b和
光刻胶PR1为掩
模版进行第二次离子注入；
[0020] 步骤7、退火修复离子损伤；
[0021] 步骤8、在步骤7的侧墙
基础上再次形成侧墙，多次重复以上“形成侧墙-离子注入”步骤，直到形成与埋氧层102接触的深结源区108a和深结漏区108b，去除光刻胶PR1；
[0022] 步骤9、在栅氧化层104上依次淀积下极板金属层109/铁电层110/上极板金属层111，或者依次淀积铁电层110/上极板金属层111；
[0023] 步骤10、利用光刻胶进行构图，进行刻蚀，刻蚀停止在SOI衬底表面，即可得到所述具有抗辐射加固结构的低功耗晶体管器件。
[0024] 与
现有技术相比，本发明的有益效果为：
[0025] 1、本发明提供的一种具有抗辐射加固结构的低功耗晶体管器件，通过对SOI衬底的体硅层进行多次离子注入，形成和SOI衬底的埋氧层102相接触的深结源区108a和漏区108b，使得其可等效全耗尽SOI，减小了浮体效应，抑制寄生二极管放大效应，进一步减小敏感存储节点收集辐射电荷的能力。
[0026] 2、本发明提供的一种具有抗辐射加固结构的低功耗晶体管器件，通过在栅氧化层上制作下极板金属层109/铁电层110/上极板金属层111，或者铁电层110/上极板金属层111的栅极叠层结构，实现
沟道电势大于外部栅极
电压，突破
热力学限制下的60mV/dec的亚
阈值摆幅，降低工作电压从而降低器件的功耗，同时也提高了器件的抗辐照能力。
[0027] 3、本发明提供的一种具有抗辐射加固结构的低功耗晶体管器件，为了实现栅极叠层结构的电容和栅氧层电容的匹配，铁电层采用Hf0.7Zr0.3O2或者Hf0.5Si0.5O2，栅氧层采用HfO2时，铁电层厚度和栅氧层厚度之比需小于4。
实施例中，采用10nm的Hf0.7Zr0.3O2作为铁电层，为了实现最佳匹配，栅氧层厚度设置为5nm，可实现器件抗辐照性能提升以及亚阈值摆幅从60.412mV/dec降低到40.285mV/dec的效果。
附图说明
[0028] 图1(a)、(b)为本发明具有抗辐射加固结构的低功耗晶体管器件的两种实施方式；其中，(a)栅极叠层结构为下极板金属层109/铁电层110/上极板金属层111，(b)栅极叠层结构为铁电层110/上极板金属层111；
[0029] 图2(a)～(h)为本发明实施例提供的一种基于MFMIS结构的具有抗辐射加固结构的低功耗晶体管器件的制备
流程图；
[0030] 图3为实施例提供的低功耗晶体管器件的仿真结果图；
[0031] 图4为PDSOI的器件(部分耗尽型SOI器件)和实施例晶体管器件在单粒子辐射的情况下，敏感节点漏极的瞬态
电流值对比图。
具体实施方式
[0032] 以下，将参照附图和实施例来描述本发明。但是，这些描述只是示范性的，而非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免和本发明的概念混淆。
[0033] 在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0034] 图1(a)-(b)为本发明具有抗辐射加固结构的低功耗晶体管器件的结构示意图；具体为基于SOI衬底的MFMIS(金属/铁电/金属/介质/
半导体)或者MFIS(金属/铁电/介质/半导体)结构，对SOI衬底的体硅层103进行多次离子注入，形成深结源区108a和深结漏区108b，源漏区与埋氧层102相接触，使得没有超薄体硅层的SOI结构可以等效成全耗尽SOI结构，从而减小了浮体效应，抑制寄生二极管放大效应，进一步减小敏感存储节点收集辐射电荷的能力。在体硅层103表面上生长栅氧化层104，在栅氧化层104表面上形成下极板金属层
109/铁电层110/上极板金属层111、或者铁电层110/上极板金属层111的栅极叠层结构，两者的区别在于前者有下极板金属层109提供等势面，两者均可与高K栅介质CMOS工艺相兼容。
[0035] 实施例
[0036] 图2(a)～(h)为实施例提供的一种基于MFMIS结构的具有抗辐射加固结构的低功耗晶体管器件的制备流程图。
[0037] 如图2(a)所示，准备SOI衬底，其中SOI衬底包括衬底101、埋氧层102以及体硅层103。其中，衬底101为掺杂浓度为1～5*1017cm-3的P型硅，优选地，掺杂浓度为1*1017cm-3；埋氧层102为SiO2；体硅层103为掺杂浓度为1～5*1015cm-3的P型硅，厚度为50～200nm，实施例中，掺杂浓度为1*1015cm-3，厚度为200nm。
[0038] 如图2(b)所示，清洗SOI衬底后，在体硅层103表面生长栅氧化层104。具体地，栅氧层材料为低K介质SiO2、抗辐照的SiO2/Al2O3或者高K栅介质HfO2，厚度为1～5nm；可以通
过热氧化生长的方式热生长SiO2，也可以在热生长
质量好的1～2nm的SiO2后，通过ALD淀积一层Al2O3，位于SiO2表面的
单层Al-O键会引入受主态捕获电子，从而在界面处产生负的固定电荷，降低SiO2的表面态Dit，形成抗辐照的栅氧化层，也可以通过ALD淀积高K栅介质HfO2，本实施例中，选择5nm高K栅介质HfO2。
[0039] 如图2(c)所示，利用光刻胶PR1进行构图，确定栅极和源漏区的位置。
[0040] 如图2(d)所示，以光刻胶PR1为掩模版，进行源漏区的第一次浅结注入，形成初始的浅结源漏区105a和105b，具体地，离子注入杂质源为PH3或AsH3，剂量为1.5～4.5*1015cm-2，
能量为15～30KeV；本实施例中，选择剂量为3*1015cm-2，能量为20KeV的AsH3进行源漏区离子注入。
[0041] 如图2(e)所示，形成侧墙106a和106b，具体地，通过大致共形的方式淀积一层氮化物层，然后以大致垂直于衬底表面的方向进行RIE刻蚀，以去除其横向延伸部分，留下其竖直延伸部分形成。
[0042] 如图2(f)所示，以侧墙106a、106b和光刻胶PR1为掩模版，进行源漏区的第二次离子注入，形成源漏区107a和107b，具体地，离子注入杂质源为PH3或AsH3，剂量为1.5～5.5*1015cm-2，能量为15～45KeV。本实施例中，选择剂量为4*1015cm-2，能量为30KeV的AsH3进行源漏区离子注入。
[0043] 如图2(g)所示，在侧墙106a和106b基础上再形成侧墙，以侧墙和光刻胶为掩模版进行源漏区的第三次注入，重复上述“形成侧墙-注入”的过程，直到形成与SOI衬底的埋氧层102接触的深结源漏区108a和108b，去除光刻胶。
[0044] 进一步地，在每一次的源漏区离子注入后，都要进行退火处理来修复离子注入引起的晶格损伤。
[0045] 然后，在栅氧化层之上淀积下极板金属层109，材料为TiN，优选地，通过溅射的方式形成厚度为3nm的TiN；接着在下极板金属层109上淀积铁电层110，材料为掺杂HfO2，优选地，通过ALD的方式淀积厚度为10nm的掺Zr的HfO2；具体的，掺Zr的HfO2材料组分为Hf0.7Zr0.3O2，其中Hf:Zr＝7:3；最后，在铁电层110上淀积上极板金属层111，材料为TiN，优选地，通过溅射的方式形成厚度为3nm的TiN。
[0046] 如图2(h)所示，利用光刻胶进行构图，确定栅极叠层的位置，利用
各向异性刻蚀对“下极板金属层109/铁电层110/上极板金属层111”进行刻蚀，刻蚀停止在SOI衬底表面。
[0047] 为了使铁电层110材料Hf0.7Zr0.3O2具有铁电性，需要进行退火处理，通过合适
温度的退火，使铁电材料形成铁电相，退火温度为400℃～700℃，退火时间为30s～60s。本实施例中，退火温度为500℃，退火时间为50s。
[0048] 图3为实施例提供的低功耗晶体管器件的仿真结果图；该结构中源漏采用多次离子注入，实现深结结构，源漏结与底部
二氧化硅层接触。图4为PDSOI的器件(传统的部分耗尽的SOI结构器件)和实施例晶体管器件在相同能量的单粒子辐射情况下，器件敏感节点漏极的瞬态电流值对比图；由图4可知，采用本发明的器件结构，单粒子在器件中产生的瞬态干扰脉冲幅度可以降低2～8倍，同时仿真结果也表明采用本发明晶体管器件所搭建的6管结构的SRAM存储单元，抗单粒子翻转的能力有明显的提高，甚至可以提高1～2个数量级，同时器件的亚阈值摆幅从60.412mV/dec降低到40.285mV/dec。
[0049] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或
修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
