通孔阵列的形成方法及半导体器件的形成方法专利检索-倍增极电子零件及设备专利检索查询-专利查询网

通孔阵列的形成方法及 半导体器件的形成方法

阅读：632发布：2020-05-08

专利汇可以提供通孔阵列的形成方法及半导体器件的形成方法专利检索，专利查询，专利分析的服务。并且本发明提供了一种通孔阵列的形成方法及半导体器件的形成方法。通过第二掩膜层优化第一分格阵列的图形，以将第一分格阵列中位于边缘位置的第一分格和第二分格相互连通，相当于消除了不希望形成的第一分格，或者也可以认为，当第一分格存在开口尺寸较小的问题时，通过与第二分格的合并，克服了最终所形成的第二分格阵列中存在开口尺寸较小的分格的缺陷，确保后续在将第二分格阵列复制至衬底中以形成通孔阵列时，可使通孔阵列中的各个通孔均能够延伸至衬底的预定深度位置中。，下面是通孔阵列的形成方法及半导体器件的形成方法专利的具体信息内容。

权利要求

1.一种通孔阵列的形成方法，其特征在于，包括：
提供一衬底，所述衬底上具有阵列区和非阵列区，且所述衬底上还形成有第一掩膜层；
形成图形定义层在所述衬底上，所述图形定义层在所述阵列区中形成有第一分格阵列，所述第一分格阵列中位于所述阵列区的边缘位置的分格构成第一分格，以及位于所述阵列区的被所述边缘位置包围的内部位置的分格构成第二分格；
形成第二掩膜层在所述图形定义层上，所述第二掩膜层中形成有掩膜开口，所述掩膜开口暴露出所述第一分格阵列中的所述第一分格以及与所述第一分格相邻的部分所述第二分格；以及，
以所述第二掩膜层为掩膜，刻蚀所述图形定义层中位于所述第一分格和所述相邻的部分所述第二分格之间的间隔墙，以使所述第一分格和所述相邻的部分所述第二分格相互连通，并构成第二分格阵列在刻蚀后的图形定义层中；以及，
以刻蚀后的图形定义层为掩膜，依次刻蚀所述第一掩膜层和所述衬底，以形成对应所述第二分格阵列的通孔阵列在所述衬底中。
2.如权利要求1所述的通孔阵列的形成方法，其特征在于，利用一组合掩膜版界定出所述第一分格阵列的图形，所述组合掩膜版包括：
第一掩膜版，形成有多条平行的第一线条，所述第一线条对应贯穿所述阵列区；
第二掩膜版，形成有多条平行的第二线条，所述第二线条对应贯穿所述阵列区，所述第二掩膜版的所述第二线条用于和所述第一掩膜版的所述第一线条相交，以界定多个分格图形；以及，
第三掩膜版，形成有掩蔽图形，所述掩蔽图形用于掩蔽所述非阵列区，并使位于所述阵列区中的分格图形构成所述第一分格阵列的图形。
3.如权利要求2所述的通孔阵列的形成方法，其特征在于，利用所述组合掩膜版形成所述第一分格阵列在所述图形转移层中的步骤包括：
形成第一图形转移层在所述图形定义层上；
利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺，将所述第一掩膜版的第一线条的图形复制到所述第一图形转移层中，以形成多个第一沟槽在所述第一图形转移层中并界定出多条第一线条图形；
形成第二图形转移层在所述第一图形转移层上，所述第二图形转移层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形；
利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺，将所述第二掩膜版的第二线条的图形复制到所述第二图形转移层上，以形成多个第二沟槽在所述第二图形转移层中并界定出多条第二线条图形；
利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺，并形成掩蔽膜层在所述第二图形转移层的上方，所述掩蔽膜层的图形对应所述第三掩膜版的掩蔽图形，用于覆盖所述第二图形转移层位于所述非阵列区中的部分，并暴露出所述第二图形转移层位于所述阵列区中的部分；以及，
以所述第三掩膜层和所述第二图形转移层为掩膜执行刻蚀工艺，以将所述第二图形转移层中的所述第二线条图形复制至所述第一图形转移层中，使所述第二线条图形和所述第一线条图形相互叠加，以界定出所述第一分格阵列的图形，并进一步地转移至所述图形定义层中，以构成所述第一分格阵列。
4.如权利要求3所述的通孔阵列的形成方法，其特征在于，所述第一图形转移层包括由下至上依次形成在所述图形定义层上的第一转移底层和第一转移媒介层，所述第一沟槽的底部停止在所述第一转移媒介层中；所述第二图形转移层包括由下至上依次形成在所述第一转移媒介层上的第二转移底层、第二转移媒介层和第二转移顶层，所述第二转移底层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形，所述第二沟槽形成在所述第二转移顶层中。
5.如权利要求4所述的通孔阵列的形成方法，其特征在于，在形成所述掩蔽膜层之后，以所述掩蔽膜层和所述第二转移顶层为掩膜，依次刻蚀所述第二转移媒介层和所述第二转移底层，直至暴露出所述第一转移媒介层，以使所述第二图形转移层中的第二线条图形叠加到所述第一转移媒介层中的第一线条图形上；并以相互叠加的所述第二线条图形和所述第一线条图形为掩膜刻蚀所述第一转移底层，以形成所述第一分格阵列在所述第一转移底层中。
6.如权利要求5所述的通孔阵列的形成方法，其特征在于，在执行所述第一次光刻工艺形成所述第一线条图形或在执行所述第二次光刻工艺形成所述第二线条图形的过程中，采用间距倍增工艺。
7.如权利要求1所述的通孔阵列的形成方法，其特征在于，所述衬底包括基底和形成在所述基底上的绝缘介质层，所述通孔阵列形成在所述衬底的所述绝缘介质层中。
8.如权利要求1所述的通孔阵列的形成方法，其特征在于，在形成所述图形定义层之前，还包括形成一图形调整层在所述第一掩膜层上；
其中，在形成所述第二分格阵列于所述图形定义层中之后，还包括；
以形成有所述第二分格阵列的所述图形定义层为掩膜，刻蚀所述图形调整层，以形成对应所述第二分格阵列的类圆形开口阵列，所述类圆形开口阵列中多个类圆形开口的开口形状包括圆形或椭圆形；以及，
以形成有所述类圆形开口阵列的图形调整层为掩膜，刻蚀所述第一掩膜层，以形成圆形开口阵列在所述第一掩膜层中，所述圆形开口阵列中多个开口的开口形状包括圆形或椭圆形。
9.如权利要求1～8任一项所述的通孔阵列的形成方法，其特征在于，所述第二掩膜层中的掩膜开口为环状结构，并围绕在所述第一分格阵列的边缘位置上；在形成所述第二分格阵列时，所述第二分格阵列包括对应所述掩膜开口的环形分格和被所述环形分格环绕在内的内围分格；以及，所述衬底的所述通孔阵列包括对应所述环形分格的环形槽和被所述环形槽环绕在内的内围通孔。
10.一种半导体器件的形成方法，其特征在于，包括：
提供一基底，所述基底上定义有一阵列区和位于所述阵列区外围的周边区，以及在所述基底上形成有绝缘介质层；以及，
采用如权利要求1所述的通孔阵列的形成方法形成通孔阵列在所述绝缘介质层中，并且所述通孔阵列形成在所述阵列区中。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，所述通孔阵列包括围绕在所述阵列区的边缘位置上的环形槽和被所述环形槽围绕在内的内围通孔。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述半导体器件包括电容器阵列；其中，在形成所述通孔阵列之后，还包括：
形成下电极板在所述通孔阵列的通孔中，以构成筒状结构的下电极板，并去除所述绝缘介质层，以及还去除形成在所述环形槽中且靠近所述周边区的部分下电极板；以及，依次形成电容介质层和上电极板在所述下电极板上，以构成电容器阵列。
13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述绝缘介质层中沿着所述基底表面的方向还穿插有多个支撑层，所述通孔阵列中的通孔相应的贯穿所述支撑层。

说明书全文

通孔阵列的形成方法及半导体器件的形成方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种通孔阵列的形成方法以及一种半导体器件的形成方法。

背景技术

[0002] 随着半导体技术的不断进步，半导体器件的工艺节点正不断减小，这也相应的使光刻工艺的窗口越来越小。基于此，双重图形的光刻技术被提出。例如，可利用双重图形的光刻技术制备出更为密集且尺寸更小的孔(Hole)阵列。

[0003] 具体的，用于界定出孔阵列的光刻工艺中，通常需要采用两个掩膜版，两个掩膜版上分别形成有两种沿着不同方向延伸的线条，从而在将两个掩膜版叠加以定义出的孔阵列时，两个掩膜版上的两种线条相交以界定出多个分格，一个分格即可对应一个孔。其中，在界定分格时，为确保所界定出的分格数量和位置能够与需形成的孔阵列对应，通常是使界定出的分格数量大于孔阵列中的孔数量，即界定出的多个分格中部分分格构成分格阵列，以对应所述孔阵列，以及多于分格阵列的分格排布在所述分格阵列的外围。为此，两个掩膜版上的两种线条均是从分格阵列的阵列区延伸至非阵列区中，从而可确保在阵列区中能够界定出分格阵列。

[0004] 此时，还需利用一个掩蔽掩膜版遮盖非阵列区中多余的分格，从而确保仅在阵列区中界定出分格阵列，而不会界定出非分格阵列的分格。然而，由两种线条相交所界定出的分格阵列，其边界形状不一定为直线型边界，当分格阵列的边界形状为波浪型边界时，即意味着有不需要的分格嵌入到分格阵列中，因此所述掩蔽掩膜版在靠近分格阵列的边界形状也相应的为波浪型边界，以掩蔽不希望界定出的分格。

[0005] 然而，在结合掩蔽掩膜版执行光刻工艺时，由于光刻工艺的对准精度的限制，极易发生三个掩膜版之间存在位置偏差，从而将导致掩蔽掩膜版在遮盖分格阵列的边界时也产生位置偏差，进而无法完全遮盖不希望界定出的分格，该不希望界定出的分格被暴露出后，将进一步导致后续会形成不希望形成的孔。

发明内容

[0006] 本发明的目的在于提供一种通孔阵列的形成方法，包括：

[0007] 提供一衬底，所述衬底上具有阵列区和非阵列区，且所述衬底上还形成有第一掩膜层；

[0008] 形成图形定义层在所述衬底上，所述图形定义层在所述阵列区中形成有第一分格阵列，所述第一分格阵列中位于所述阵列区的边缘位置的分格构成第一分格，以及位于所述阵列区的被所述边缘位置包围的内部位置的分格构成第二分格；

[0009] 形成第二掩膜层在所述图形定义层上，所述第二掩膜层中形成有掩膜开口，所述掩膜开口暴露出所述第一分格阵列中的所述第一分格以及与所述第一分格相邻的部分所述第二分格；以及，

[0010] 以所述第二掩膜层为掩膜，刻蚀所述图形定义层中位于所述第一分格和所述第二分格之间的间隔墙，以使所述第一分格和所述相邻的部分所述第二分格相互连通，并构成第二分格阵列在刻蚀后的图形定义层中；以及，

[0011] 以刻蚀后的图形定义层为掩膜，依次刻蚀所述第一掩膜层和所述衬底，以形成对应所述第二分格阵列的通孔阵列在所述衬底中。

[0012] 可选的，利用一组合掩膜版界定出所述第一分格阵列的图形，所述组合掩膜版包括：

[0013] 第一掩膜版，形成有多条平行的第一线条，所述第一线条对应贯穿阵列区并延伸至非阵列区中；

[0014] 第二掩膜版，形成有多条平行的第二线条，所述第二线条对应贯穿所述阵列区并延伸至非阵列区中，所述第二掩膜版的所述第二线条用于和所述第一掩膜版的所述第一线条相交，以界定多个分格图形；以及，

[0015] 第三掩膜版，形成有掩蔽图形，所述掩蔽图形用于掩蔽非阵列区，并使位于所述阵列区中的分格图形构成所述第一分格阵列的图形。

[0016] 可选的，利用所述组合掩膜版形成所述第一分格阵列在所述图形定义层中的步骤包括：

[0017] 形成第一图形转移层在所述图形定义层上；

[0018] 利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺，将所述第一掩膜版的第一线条的图形复制到所述第一图形转移层中，以形成多个第一沟槽在所述第一图形转移层中并界定出多条第一线条图形；

[0019] 形成第二图形转移层在所述第一图形转移层上，所述第二图形转移层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形；

[0020] 利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺，将所述第二掩膜版的第二线条的图形复制到所述第二图形转移层上，以形成多个第二沟槽在所述第二图形转移层中并界定出多条第二线条图形；

[0021] 利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺，并形成掩蔽膜层在所述第二图形转移层的上方，所述掩蔽膜层的图形对应所述第三掩膜版的掩蔽图形，用于覆盖所述第二图形转移层位于非阵列区中的部分，并暴露出所述第二图形转移层位于阵列区中的部分；以及，

[0022] 以所述第三掩膜层和所述第二图形转移层为掩膜执行刻蚀工艺，以将所述第二图形转移层中的所述第二线条图形复制至所述第一图形转移层中，使所述第二线条图形和所述第一线条图形相互叠加，以界定出所述第一分格阵列的图形，并进一步地转移至所述图形定义层中，以构成所述第一分格阵列。

[0023] 可选的，所述第一图形转移层包括由下至上依次形成在所述图形定义层上的第一转移底层和第一转移媒介层，所述第一沟槽的底部停止在所述第一转移媒介层中；所述第二图形转移层包括由下至上依次形成在所述第一转移媒介层上的第二转移底层、第二转移媒介层和第二转移顶层，所述第二转移底层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形，所述第二沟槽形成在所述第二转移顶层中。

[0024] 可选的，在形成所述掩蔽膜层之后，以所述掩蔽膜层和所述第二转移顶层为掩膜，依次刻蚀所述第二转移媒介层和所述第二转移底层，直至暴露出所述第一转移媒介层，以使所述第二图形转移层中的第二线条图形叠加到所述第一转移媒介层中的第一线条图形上；并以相互叠加的所述第二线条图形和所述第一线条图形为掩膜刻蚀所述第一转移底层，以形成所述第一分格阵列在所述第一转移底层中。

[0025] 可选的，在执行所述第一次光刻工艺形成所述第一线条图形或在执行所述第二次光刻工艺形成所述第二线条图形的过程中，采用间距倍增工艺。

[0026] 可选的，所述衬底包括基底和形成在所述基底上的绝缘介质层，所述通孔阵列形成在所述衬底的所述绝缘介质层中。

[0027] 可选的，在形成所述图形定义层之前，还包括形成一图形调整层在所述第一掩膜层上；其中，在形成所述第二分格阵列于所述图形定义层中之后，还包括；

[0028] 以形成有所述第二分格阵列的所述图形定义层为掩膜，刻蚀所述图形调整层，以形成对应所述第二分格阵列的类圆形开口阵列，所述类圆形开口阵列中多个类圆形开口的开口形状包括圆形或椭圆形；以及，

[0029] 以形成有所述类圆形开口阵列的图形调整层为掩膜，刻蚀所述第一掩膜层，以形成圆形开口阵列在所述第一掩膜层中，所述圆形开口阵列中多个开口的开口形状包括圆形或椭圆形。

[0030] 可选的，所述第二掩膜层中的掩膜开口为环状结构，并围绕在所述第一分格阵列的边缘位置上；在形成所述第二分格阵列时，所述第二分格阵列包括对应所述掩膜开口的环形分格和被所述环形分格环绕在内的内围分格；以及，所述衬底的所述通孔阵列包括对应所述环形分格的环形槽和被所述环形槽环绕在内的内围通孔。

[0031] 本发明的又一目的在于提供一种半导体器件的形成方法，包括：

[0032] 提供一基底，所述基底上定义有一阵列区和位于所述阵列区外围的周边区，以及在所述基底上形成有绝缘介质层；以及，

[0033] 采用如权利要求1所述的通孔阵列的形成方法形成通孔阵列在所述绝缘介质层中，并且所述通孔阵列形成在所述阵列区中。

[0034] 可选的，所述通孔阵列包括围绕在所述阵列区的边缘位置上的环形槽和被所述环形槽围绕在内的内围通孔。

[0035] 可选的，所述半导体器件包括电容器阵列；其中，在形成所述通孔阵列之后，还包括：

[0036] 形成下电极板在所述通孔阵列的通孔中，以构成筒状结构的下电极板，并去除所述绝缘介质层，以及还去除形成在所述环形槽中且靠近所述周边区的部分下电极板；以及，[0037] 依次形成电容介质层和上电极板在所述下电极板上，以构成电容器阵列。

[0038] 可选的，所述绝缘介质层中沿着所述基底表面的方向还穿插有多个支撑层，所述通孔阵列中的通孔相应的贯穿所述支撑层。

[0039] 在本发明提供的通孔阵列的形成方法中，通过形成第二掩膜层，以将边缘位置的第一分格和第二分格相互连通，相当于消除了不希望形成的第一分格，或者也可以认为，当第一分格存在开口尺寸较小的问题时，通过与第二分格的合并，克服了最终所形成的第二分格阵列中存在开口尺寸较小的分格的缺陷，确保后续在将第二分格阵列复制至衬底中以形成通孔阵列时，可使通孔阵列中的各个通孔均能够延伸至衬底的预定深度位置中。附图说明

[0040] 图1a为一种通孔阵列的形成方法其所采用的组合掩膜版的结构示意图，用于在一阵列区中界定出分格阵列；

[0041] 图1b为图1a所述的一种组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形；

[0042] 图2a为利用图1a所示的组合掩膜版形成通孔阵列的结构示意图；

[0043] 图2b为图2a所示的通孔阵列沿着aa’方向的剖面示意图；

[0044] 图3为本发明实施例一中的通孔阵列的形成方法的流程示意图；

[0045] 图4为本发明一实施例中的半导体器件的形成方法其所采用的组合掩膜版的结构示意图；

[0046] 图5a～图13a和图5b～图13b为本发明实施一中的通孔阵列的形成方法在其制备过程中的结构示意图；

[0047] 图14a～图14c为本发明实施二中的半导体器件的形成方法在其制备过程中的结构示意图。

[0048] 图15为现有的一种存储器的结构示意图。

[0049] 其中，附图标记如下：

[0050] 10-第一掩膜版； 11-第一线条；

[0051] 20-第二掩膜版； 21-第二线条；

[0052] 30-第三掩膜版； 31-掩蔽图形；

[0053] H-对应分格阵列的分格； H’-非对应分格阵列的分格；

[0054] G-冗余分格； 40-衬底；

[0055] 41-对应通孔阵列的通孔； 42-冗余孔；

[0056] 110-第一掩膜版； 111-第一线条；

[0057] 120-第二掩膜版； 121-第二线条；

[0058] 130-第三掩膜版； 131-掩蔽图形；

[0059] 200-衬底； 210-基底；

[0060] 211-接触部； 220-绝缘介质层；

[0061] 221-支撑层；

[0062] 200a-内围通孔； 200b-环形槽；

[0063] 300-第一掩膜层；

[0064] 410-图形调整层； 420-图形定义层；

[0065] 500-第一图形转移层；

[0066] 510-第一转移底层； 520-第一转移媒介层；

[0067] 500a-第一沟槽； 500b-第一线条图形；

[0068] 600-第二图形转移层；

[0069] 610-第二转移底层； 620-第二转移媒介层；

[0070] 630-第二转移顶层；

[0071] 600a-第二沟槽； 600b-第二线条图形；

[0072] 700-光刻胶层；

[0073] 800-掩蔽膜层；

[0074] 900-第二掩膜层； 900a-掩膜开口；

[0075] A-阵列区； P-周边区；

[0076] D-间隔介质层； P1-导电插塞；

[0077] H1-第一分格； H2-第二分格。

具体实施方式

[0078] 如背景技术所述，目前在利用组合掩膜版定义出孔图形时，通常是利用双重图形界定出多个分格，从而可通过界定出的分格进一步形成孔。此外，为确保仅在阵列区中界定出分格，而不会形成非对应分格阵列的分格，通常还需要再采用一另外的掩膜版以遮蔽非对应分格阵列的分格，如此即可最终界定出分格阵列。

[0079] 图1a为一种通孔阵列的形成方法其所采用的组合掩膜版的结构示意图，用于在一阵列区中界定出分格阵列。图1b为图1a所述的一种组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形。结合图1a和图1b所示，组合掩膜版包括：

[0080] 第一掩膜版10，形成有多条第一线条11，所述第一线条11对应在所述阵列区A中并延伸至非阵列区中；

[0081] 第二掩膜版20，形成有多条第二线条21，所述第二线条21对应在所述阵列区A中并延伸至非阵列区中；

[0082] 第三掩膜版30，形成有掩蔽图形31，所述掩蔽图形31用于掩蔽非阵列区；以及，所述掩蔽图形31界定出一暴露区，用于暴露出阵列区A中的分格阵列。

[0083] 继续参考图1a和图1b所示，所述第一掩膜版10的第一线条11和所述第二掩膜版20的第二线条21相互叠加之后能够界定出多个呈平行四边形的分格。其中，多个分格包括：对应分格阵列的分格H和非对应分格阵列的分格H’，对应分格阵列的分格H相应的位于阵列区A中。即，利用第一线条11和第二线条21所界定出的多个分格中也包括非对应分格阵列的分格H’。为此，需利用第三掩膜版30的掩蔽图形31掩蔽非对应分格阵列的分格H’，并暴露出阵列区A中的分格阵列。

[0084] 重点参考图1b所示，由第一掩膜版10的第一线条11和第二掩膜版20的第二线条21相交所界定出的分格阵列中，其部分或全部边界的形状为波浪型结构(即，所述分格阵列具有非直线型边界)。相应的，非对应分格阵列的分格H’即从所述非阵列区延伸至阵列区A中，并嵌入到相邻的两个对应分格阵列的分格H之间。

[0085] 基于此，需利用所述第三掩膜版30遮盖嵌入到阵列区A中的非对应分格阵列的分格H’。此时，所述第三掩膜版30的掩蔽图形31的边界形状需根据所述分格阵列的边界形状设计，即，所述第三掩膜版30的掩蔽图形31的边界对应于分格阵列的波浪型边界而相应的呈波浪型结构。

[0086] 如图1b所示，在利用所述组合掩膜版定义出分格阵列时，由于光刻工艺的对准精度的限制，很难保证三个掩膜版之间的精确对准，从而极易导致三个掩膜版之间存在位置偏差，此时将导致第三掩膜版30的掩蔽图形31无法完全遮盖非对应分格阵列的分格H’，即非对应分格阵列的分格H’会部分暴露出，进而将导致不希望形成的冗余分格G被界定出。

[0087] 图2a为利用图1a所示的组合掩膜版形成通孔阵列的结构示意图，图2b为图2a所示的通孔阵列沿着aa’方向的剖面示意图。结合图2a和图2b所示，在利用图1a所示的组合掩膜版形成通孔阵列在一衬底40中时，所述衬底40中不仅形成有对应通孔阵列的通孔41(对应组合掩膜版中对应分格阵列的分格H)，同时所述衬底40中还形成有非对应通孔阵列的冗余孔42(对应组合掩膜版中非对应分格阵列的分格H’暴露出的冗余分格G)。即，在衬底40中还会形成不希望形成的孔。

[0088] 并且，当所述冗余分格G的开口尺寸较小时，则在所述衬底40中所形成的冗余孔42即无法延伸至衬底的预定位置中，使得所述冗余孔42无法达到规格要求。

[0089] 为此，本发明提供了一种通孔阵列的形成方法，也解决在界定分格阵列时，容易界定出不需要的分格，进而导致在衬底中容易形成不希望形成的通孔；或者，针对位于边缘位置上的分格其尺寸过小从而导致形成在衬底中的通孔无法延伸至预定深度位置中的这一现象而言，能够有效的改善边缘位置的分格尺寸过小。

[0090] 以下结合附图和具体实施例对本发明提出的组合掩膜版、半导体器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0091] 实施例一

[0092] 图3为本发明实施例一中的通孔阵列的形成方法的流程示意图，图5a～图13a和图5b～图13b为本发明实施一中的通孔阵列的形成方法在其制备过程中的结构示意图。以下结合附图对本实施例中的形成方法的各个步骤进行详细说明。

[0093] 在步骤S100中，具体参考图5a和图5b所述，提供一衬底200，所述衬底上形成有第一掩膜层300。

[0094] 其中，所述衬底200上定义有一阵列区A，在后续所形成的通孔阵列即形成在所述阵列区A中。以及，通过在所述衬底200上形成第一掩膜层300，从而可在第一掩膜层300上定义出开口阵列的图形，并通过所述第一掩膜层300进一步复制至所述衬底200中。

[0095] 优选的方案中，在所述第一掩膜层300上还形成有一图形调整层410，在后续工艺中，所定义出的图形可优先复制到所述图形调整层410上，并且在复制图形到所述图形调整层410中时，可进一步调整形成在所述图形调整层410中的图形，以将图形的尖端边界修饰为圆弧形边界。如此一来，在将所述图形调整层410中的图形进一步复制到第一掩膜层300中时，即可使形成在所述第一掩膜层300中的开口阵列图形其开口的边界更为圆滑(例如，通孔的边界呈圆弧状边界)。其中，所述图形调整层410的材质例如包括单晶硅。

[0096] 继续参考图5a和图5b所示，所述衬底200包括一基底210和一绝缘介质层220，所述绝缘介质层220形成在所述基底210上，在后续的工艺中，可在所述衬底的所述绝缘介质层220中形成所述通孔阵列，并进一步形成电容器阵列。可选的，在所述基底210中，并且在所述基底210中还形成有多个接触部211，所述接触部211用于与后续形成的电容器电性连接，相应的，多个所述接触部211设置在所述阵列区A中。

[0097] 进一步的，所述绝缘介质层220的材质例如包括氧化硅(SiO)。以及，所述第一掩膜层300形成在所述绝缘介质层220上，所述第一掩膜层300可以为单层结构也可以为叠层结构，所述第一掩膜层300的材质包括氮化硅(SiN)。

[0098] 步骤S200，具体参考图6a～9a和6b～9b所示，形成图形定义层420在所述衬底200上，所述图形定义层420中形成有第一分格阵列，所述第一分格阵列中位于边缘位置的分格构成第一分格H1，及位于所述阵列区的被所述边缘位置包围的内部位置的分格构成第二分格H2。

[0099] 进一步的，所述图形定义层420中的所述第一分格阵列是利用一组合掩膜版界定出的分格阵列定义出的。

[0100] 图4为本发明一实施例中的半导体器件的形成方法其所采用的组合掩膜版的结构示意图，如图4所示，其中所述组合掩膜版包括：

[0101] 第一掩膜版110，形成有多条平行的第一线条111，所述第一线条111对应贯穿所述阵列区A并延伸至非阵列区中；

[0102] 第二掩膜版120，形成有多条平行的第二线条121，所述第二线条121对应贯穿所述阵列区A并延伸至非阵列区中，所述第二掩膜版120的所述第二线条121用于和所述第一掩膜版110的所述第一线条111相交，以界定多个分格图形；以及，

[0103] 第三掩膜版130，形成有掩蔽图形131，所述掩蔽图形用于定义出所述阵列区A，并用于掩蔽非阵列区，以遮蔽位于所述非阵列区中的分格图形，并使位于所述阵列区中的分格图形构成第一分格阵列的图形。

[0104] 即，利用如上所述的组合掩膜版执行光刻工艺，以使第一掩膜版110、第二掩膜版120和第三掩膜版130相互叠加而界定出所述第一分格阵列的图形，并将所述第一分格阵列的图形复制至所述图形定义层420中，以形成第一分格阵列在所述图形定义层420中。

[0105] 本实施例中，利用所述组合掩膜版形成所述第一分格阵列在所述图形定义层420中的方法包括如下步骤。

[0106] 第一步骤，具体参考图6a和图6b所示，形成第一图形转移层500在所述图形定义层420上。

[0107] 其中，所述第一图形转移层500可以为单层结构也可以为叠层结构，本实施例中，第一图形转移层500包括由下至上依次形成在所述图形定义层420上的第一转移底层510和第一转移媒介层520。具体的，所述第一转移底层510可以为硬度较大的材质(例如，硬度范围为1HV～10HV)。由于第一转移底层510的硬度较大，从而在将第一转移底层510中的图形复制到图形定义层420中时，可确保第一转移底层510在刻蚀过程中形貌完整，避免第一转移底层510的掩膜图形发生变形的问题。本实施例中，所述第一转移底层510的材质包括碳化硅或碳。

[0108] 以及，所述第一转移媒介层520可以采用与第一转移底层510的刻蚀选择比大于等于5的材质形成。例如，本实施例中，所述第一转移媒介层520的材质包括氮化硅和氮氧化硅中的一种或其组合。

[0109] 第二步骤，继续参考图6a和图6b所示，利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺，将所述第一掩膜版的第一线条的图形复制到所述第一图形转移层500中，以形成多个第一沟槽500a在所述第一图形转移层500中并界定出多条第一线条图形500b。

[0110] 具体的，在执行第一次光刻工艺之后，即可在所述第一图形转移层500的第一转移媒介层520上形成光刻胶层700，所述光刻胶层700界定出对应第一线条的光刻线条。接着，可利用光刻胶层700刻蚀暴露出的第一转移媒介层520，以形成第一沟槽500a在第一转移媒介层520中，所述第一沟槽500a的底部停止在第一转移媒介层520中，并形成对应所述光刻线条的第一线条图形500b。接着，可去除所述光刻胶层700。

[0111] 优选的方案中，部分刻蚀暴露出的第一转移媒介层520，以使所形成的第一沟槽500a的底部未贯穿所述第一转移媒介层520，如此即可在界定出第一线条图形500b的基础上，确保第一转移底层510的完整，以利于后续的掩膜版中的掩膜图形可同时复制到第一转移底层510中。此外，本实施例中，第一转移底层510的材质包括碳化硅或碳，从而在形成光刻胶层700时，由于第一转移媒介层520的隔离作用下，有效避免了光刻胶层700与第一转移底层510之间发生反应而在第一转移底层510上附着一有机膜的问题，进一步确保了第一转移底层510的品质。

[0112] 第三步骤，具体参考图7a和图7b所示，形成第二图形转移层600在所述第一图形转移层500上，所述第二图形转移层600填充所述第一图形转移层500的所述第一沟槽500a并覆盖所述第一线条图形500b。

[0113] 其中，所述第二图形转移层600也可以为叠层结构。本实施例中，所述第二图形转移层600包括由下至上依次堆叠在所述第一图形转移层500上的第二转移底层610、第二转移媒介层620和第二转移顶层630。并且，第二转移底层610填充所述第一转移媒介层520中的第一沟槽500a并覆盖所述第一线条图形500b，并且所述第二转移底层610相对于形成有第一沟槽500a的第一转移媒介层520而言，具有更为平坦的顶表面。如此一来，可使后续执行光刻工艺时，所形成的光刻胶层形成在较为平坦的表面上，从而可界定出更为精确的光刻图形。

[0114] 类似的，所述第二图形转移层600中的第二转移底层610的材质，可以与第一图形转移层500的第一转移底层510的材质相同；以及，第二图形转移层520中的第二转移媒介层620的材质，也可以与第一图形转移层500中的第一转移媒介层520的材质相同。此处不再赘述。所述第二转移顶层630的材质例如包括氧化硅。

[0115] 第四步骤，继续参考图7a和图7b所示，利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺，将所述第二掩膜版的第二线条的图形复制到所述第二图形转移层600中，以形成多个第二沟槽600a在所述第二图形转移层600中并界定出多条第二线条图形600b。

[0116] 本实施例中，执行第二次光刻工艺，以在所述第二图形转移层600的第二转移顶层630上形成图形化的光刻胶层，从而可利用光刻胶层刻蚀暴露出的第二图形转移层600，以形成第二沟槽600a并界定出第二线条图形600b。本实施例中，所述第二沟槽600a形成在第二转移顶层630中。

[0117] 需要说明的是，在执行所述第一次光刻工艺形成所述第一线条图形和/或在执行所述第二次光刻工艺形成所述第二线条图形的过程中，可采用间距倍增工艺(pitch doubling)形成。

[0118] 具体的，在定义第一线条图形时，可利用第一掩膜版执行第一次光刻工艺，以形成第一辅助线，接着在第一辅助线的侧壁上形成的第一侧墙图形，并以所述第一侧墙图形构成第一线条图形。同样的，在定义第二线条图形时，利用第二掩膜版执行第二次光刻工艺，以形成第二辅助线，接着在第二辅助线的侧壁上形成的第二侧墙图形，并以所述第二侧墙图形构成第二线条图形。此时，即可所定义出的第一线条图形和第二线条图形的尺寸更小，以及线条排布更为密集，以适应半导体器件趋于小型化的趋势。

[0119] 第五步骤，具体参考图8a和图8b所示，利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺，并形成掩蔽膜层800在所述第二图形转移层600的上方，所述掩蔽膜层800的图形对应所述第三掩膜版的掩蔽图形，用于覆盖所述第二图形转移层600中非对应阵列区的部分，并暴露出所述第二图形转移层600中对应阵列区A的部分。

[0120] 其中，所述第二图形转移层600中的所述第二线条图形600b、所述第一图形转移层500中的所述第一线条图形500b和所述掩蔽膜层800的图形相互叠加，能够界定出第一分格阵列的图形在所述阵列区A中。具体的说，第一线条图形500b和第二线条图形600b相交而界定出多个分格，并利用所述掩蔽膜层800遮盖位于非阵列区中的分格，进而界定出最终所需要的位于阵列区A中的第一分格阵列。进一步的，在执行第三次光刻工艺形成的掩蔽膜层
800的材质可以为光刻胶。

[0121] 需说明的是，本实施例中，第二沟槽600a未贯穿第二图形转移层600，以及第一沟槽500a未贯穿第一图形转移层500，因此第二线条图形600b和第一线条图形500b没有形成实质性的交叉，而是在高度方向上的空间交叉。

[0122] 第六步骤，结合图9a和图9b所示，以所述掩蔽膜层800和所述第二转移顶层630为掩膜，依次刻蚀第二转移媒介层620和第二转移底层610，直至暴露出所述第一转移媒介层520，此时即可实现第二线条图形600b叠加到所述第一转移媒介层520的第一线条图形500b上，而界定出第一分格阵列的图形；并以相互叠加的第二线条图形600b和第一线条图形
500b为掩膜，继续刻蚀所述第一转移媒介层520和第一转移底层510，以将相互叠加的第一线条图形和第二线条图形复制到第一转移底层510中，以形成所述第一分格阵列的图形在所述第一转移底层510中。

[0123] 至此，即实现了将所述组合掩膜版中的3个掩膜版相互叠加之后的掩膜图形界定在第一图形转移层中，并可进一步地将第一分格阵列的图形转移至所述图形定义层420中，以构成所述第一分格阵列。

[0124] 本实施例中，在利用组合掩膜版界定出的第一分格阵列的图形中，分格图形通常为平行四边形，在将第一分格阵列的图形复制至图形定义层420中时，可进一步使分格图形圆滑化，例如可使平行四边形的分格图形圆滑化为类圆形的分格，所述类圆形分格的分格形状例如包括圆形或椭圆形。

[0125] 在步骤S300中，具体参考图10a和图10b所示，形成第二掩膜层900在所述图形定义层420上，所述第二掩膜层900中形成有掩膜开口900a，所述掩膜开口900a暴露出所述第一分格阵列中的所述第一分格H1，并且从所述第一分格阵列的边缘位置指向中心位置的方向，所述掩膜开口延伸暴露出与所述第一分格H1接近的第二分格H2。

[0126] 可以理解为，利用第二掩膜层900的掩膜开口900a，能够消除边缘位置中不希望形成的第一分格H1；或者也可以认为，即使边缘位置的第一分格H1存在有缺陷(例如，开口尺寸过小)，然而由于第一分格H1能够与其他分格合并而形成一具备较大开口的组合分格，从而可以消除如上所述的开口尺寸过小的问题。

[0127] 本实施例中，从所述第一分格阵列的边缘位置指向中心位置的方向，所述掩膜开口900a延伸暴露出与所述第一分格H1接近的第二分格H2。然而，在其他实施例中，从所述第一分格阵列的边缘位置指向中心位置的方向，所述掩膜开口900a还可以进一步延伸暴露出邻近第二分格H2的第三分格等，只要可以实现边缘位置的第一分格H1能够与其他分格合并即可。

[0128] 继续参考图10a所示，本实施例中，所述掩膜开口900a为环状结构，并围绕在所述阵列区A的边缘位置上(或者可以认为，所述掩膜开口900a围绕所述第一分格阵列的边缘位置上)。

[0129] 步骤S400中，具体参考图11a和图11b所示，以所述第二掩膜层900为掩膜，刻蚀所述图形定义层420中位于所述第一分格和所述第二分格之间的间隔墙，以使所述第一分格和所述第二分格相互连通，并构成第二分格阵列在刻蚀后的图形定义层420中。本实施例中，即在所述第一转移底层510中形成所述第二分格阵列。

[0130] 如上所述，基于第二掩膜层900的掩膜作用下，能够实现边缘位置的第一分格与第二分格合并，以构成组合分格。此时，即相当于能够消除不希望形成的第一分格；或者可以认为，消除了开口尺寸较小的分格，以形成具备较大开口尺寸的组合分格，从而在将分格图形复制至衬底中以形成通孔阵列时，对应组合分格的通孔能够延伸至衬底的预定位置中，避免边缘位置的通孔出现深度过低的问题。

[0131] 也可以理解为，基于本实施例中可利用第二掩膜层900合并边缘位置的第一分格，因此在利用组合掩膜版界定出第一分格阵列时，则组合掩膜版中的第三掩膜版其靠近阵列区A的边界可以为直线型边界，此时即使会导致所界定出的第一分格阵列中位于边缘位置的第一分格为不希望形成的分格，或者使所界定出的第一分格的开口尺寸过小，然而通过所述第二掩膜层900，即可以消除所述第一分格。并且，基于第三掩膜版靠近阵列区A的边界为直线型边界，因此还能够有效增加对应第三掩膜版的光刻工艺窗口。

[0132] 本实施例中，所述掩膜开口900a为环状结构，并围绕在所述阵列区A的边缘位置上，相应的在刻蚀所述图形定义层420时，不仅可刻蚀位于第一分格和第二分格之间的间隔墙，并且还能够刻蚀相邻的第一分格之间的间隔墙以及第二分格之间的间隔墙，从而使围绕在阵列区A的边缘位置上的所有第一分格H1和第二分格H2均相互连通，以形成对应所述掩膜开口的环形分格在所述阵列区A的边缘位置上。即本实施例中，所述第二分格阵列包括所述环形分格和被所述环形分格围绕在内的多个内围分格。

[0133] 继续参考图10a和图11a所示，所述第二分格阵列中，被环形分格围绕的多个内围分格所构成的组合其部分或全部边界的形状为波浪型结构(即，由多个内围分格所构成的组合具有非直线型边界)。本实施例中，由多个内围分格所构成的组合其相交的第一边界和第二边界中，第一边界为直线型边界，第二边界为波浪型边界。则所述第二掩膜层900中掩膜开口900a靠近内围分格的边界可相应的具有直线型边界和波浪型边界。

[0134] 步骤S500，具体参考图12a～13a和图12b～13b所示，以刻蚀后的图形定义层420为掩膜，依次刻蚀所述第一掩膜层300和所述衬底200，以形成对应所述第二分格阵列的通孔阵列在所述衬底200中。

[0135] 本实施例中，在所述第一掩膜层300上形成有图形调整层410，因此在将所述第二分格阵列的图形复制至所述第一掩膜层300中之前，还包括将所述第二分格阵列的图形复制至所述图形调整层410中。

[0136] 如上所述，所述图形调整层410用于实现图形的调整，以将图形的尖端边界修饰为圆弧形边界，使图形更为圆滑。例如，由组合掩膜版界定出的第二分格阵列中其内围分格的形状为平行四边形或者为类圆形时，则利用所述图形调整层410时，可进一步将平行四边形/类圆形的内围分格的图形修饰为圆形。即，在以形成有所述第二分格阵列的图形定义层420为掩膜，刻蚀所述图形调整层410时，可形成对应所述第二分格阵列的圆形开口阵列在所述图形调整层410中，所述圆形开口阵列中的开口形状例如包括圆形或椭圆形。

[0137] 具体的，可采用等离子体刻蚀工艺刻蚀所述图形调整层410。进一步的，在刻蚀过程中可利用刻蚀负载效应(loading effect)，使对应各个分格所形成的开口其开口侧壁圆弧化。因此，即使形成在所述图形定义层420中的分格的形状为平行四边形或类圆形的分格，此时在刻蚀负载效应下，能够有效修饰最终形成在所述图形调整层410中的开口形貌，使所形成的开口包括圆形开口，或者使所形成的开口形状相对于图形定义层420中的分格形状更圆滑。

[0138] 接着，再以形成有类圆形开口阵列的图形调整层410为掩膜，刻蚀第一掩膜层300，以形成圆形开口阵列在所述第一掩膜层300中。具体而言，在以所述图形调整层410为掩膜刻蚀所述第一掩膜层300时，可采用等离子体刻蚀工艺，此时在刻蚀过程中等离子体可垂向和侧向刻蚀所述第一掩膜层300，以进一步修饰最终形成在所述第一掩膜层300中的开口形貌。

[0139] 继续参考图13a所示，在以第一掩膜层300为掩膜刻蚀衬底200时，能够在衬底200中形成通孔阵列。本实施例中，形成在所述衬底200中的通孔阵列即包括环绕在所述阵列区A的边缘位置上的环形槽和被所述环形槽环绕在内的内围通孔。

[0140] 本实施例中，所述衬底200包括基底210和绝缘介质层220，所述基底210中形成有多个接触部211。此时，形成在所述衬底200中的内围通孔和环形槽贯穿所述绝缘介质层220而到达所述接触部211，以使一个所述接触部211暴露在一个所述内围通孔中。

[0141] 实施例二

[0142] 本实施例中提供了一种半导体器件的形成方法，其即利用如上所述的形成方法形成通孔阵列，比基于所形成的通孔阵列进一步制备出半导体器件。

[0143] 例如，所述半导体器件为存储器，以及所述存储器包括存储单元阵列和电容器阵列。相应的，所述存储器的所述存储单元阵列可形成在衬底中，并在通过形成在衬底中的通孔阵列，进一步形成电容器阵列，所述电容器阵列与所述存储单元阵列对应连接。

[0144] 图14a～图14c为本发明实施例二中的半导体器件的形成方法其制备过程中的结构示意图。下面结合附图并以形成存储器为例，对本实施例中的半导体器件的形成方法进行详细说明。

[0145] 首先，参考图14a所示，提供一基底210，所述基底210上形成有绝缘介质层220，并利用如上所述的形成方法形成一通孔阵列在绝缘介质层220中。其中，所述基底210上定义有一阵列区A和位于所述阵列区A外围的周边区P，以及所述通孔阵列即形成在所述阵列区A中。

[0146] 基于如上所述的形成方法所形成的通孔阵列中，包括围绕在所述阵列区A的边缘位置上的环形槽200b，以及被所述环形槽200b围绕在内的内围通孔200a。所述环形槽200b即包括靠近内围通孔的侧壁和包括靠近周边区P的侧壁。在后续工艺中，所述内围通孔200a用于形成完整的存储电容器。

[0147] 进一步的，在所述绝缘介质层220中沿着所述基底表面的方向还穿插有多个支撑层221，所述通孔阵列中的通孔相应的贯穿所述支撑层221。

[0148] 接着，参考图14b所示，形成下电极板在所述通孔阵列的通孔中，以构成筒状结构的下电极板，并去除所述绝缘介质层。需要说明的是，在去除所述绝缘介质层之后，即可利用所述支撑层221在所述下电极板的筒外侧壁上对筒状结构的下电极板进行支撑，以避免下电极板出现倾斜或倒塌等现象。

[0149] 需要说明的是，本实施例中，对应于边缘位置上的环形槽200b，其在后续工艺中并不用于构成完整的电容器，因此可进一步去除形成在所述环形槽200b中且靠近周边区P的部分下电极板，此时即可使形成在所述环形槽200b中的下电极其靠近内围通孔的侧壁暴露出，并且暴露出的下电极靠近内围通孔200a的侧壁为平滑的侧壁。或者也可以认为，阵列区A中的多个下电极板从边缘位置暴露出的侧壁均为平滑的侧壁。

[0150] 接着，参考图14b所示，依次形成电容介质层和上电极板在所述下电极板上，以构成电容器阵列。如图14b所示，所述上电极板中覆盖在所述环形槽侧壁上的部分，相应的具备平滑的侧表面。

[0151] 接着，参考图14c所示，形成间隔介质层D在所述基底210上，所述间隔介质层D覆盖所述阵列区A和所述周边区P，以覆盖所述电容器阵列；并形成导电插塞P1在所述间隔介质层D中，所述导电插塞P1位于所述周边区P中并贯穿所述间隔介质层D。

[0152] 需要说明的是，由于所述上电极板中覆盖在所述环形槽侧壁的部分具备平滑的侧表面，因此在填充所述间隔介质层D时，可以有效避免填充的间隔介质层D中容易出现裂缝的问题。基于此，在形成导电插塞P1时，即能够防止导电插塞P1中的导电材料通过裂缝延伸至上电极板的现象。

[0153] 具体可参考图15所示，图15为现有的一种半导体器件的结构示意图，如图15所示，在阵列区A中形成有通孔阵列，并在通孔阵列上形成电容器阵列，并且位于边缘位置上的电容器中，其下电极板的外侧壁上相应的形成有支撑层以支撑所述下电极，此时会导致所形成的上电极板靠近周边区P的外表面对应的呈现为凹凸不平的形貌，即上电极板靠近周边区P的外表面具有尖端结构。

[0154] 如此一来，在填充间隔介质层时，基于间隔介质层的应力作用下极易导致间隔介质层中对应尖端结构的位置上容易产生裂纹，那么在后续进一步形成周边区中的导电插塞时，所述裂纹会连通导电插塞和上电极板的尖端结构，从而会导致使导电插塞中的导电材料进一步延伸至上电极板，进而使得周边区中的导电插塞会与上电极板发生桥接的现象，如此将会对存储器的性能造成不利影响。

[0155] 由此可见，本实施例中，通过将形成在环形槽中且靠近周边区的部分下电极去除，此时相应的使边缘位置上的下电极板靠近周边区的侧壁呈现为平滑的侧壁，从而在形成上电极板以构成电容器阵列时，即可使电容器阵列其边缘位置的外表面呈现为平滑的表面。如此一来，即可避免在填充间隔介质层时，会在间隔介质层中出现裂缝的问题。

[0156] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0157] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

标题	发布/更新时间	阅读量
一种基于量子点的闭式双极电化学发光检测平台的建立方法及其应用	2020-05-08	211
一种可插入式气相团簇软沉积装置和方法	2020-05-11	593
一种波形采样正电子寿命谱的装置及方法	2020-05-08	922
一种电压倍增电路	2020-05-11	572
一种应用于锁相环路滤波器的电容倍增电路	2020-05-12	343
基于荧光辐射的利用液态水探测太赫兹波的系统和方法	2020-05-08	778
脉冲泵浦主动调Q输出双脉宽脉冲的激光器	2020-05-11	577
基于SDA的电化学发光适配体传感器及其三价砷离子的检测方法	2020-05-08	456
基于AuNPs增强Na2S2O8/O2的ECL效应的蛋白激酶检测方法	2020-05-11	923
一种整合磁流动力分离和信号处理的细菌检测系统及方法	2020-05-08	117

通孔阵列的形成方法及半导体器件的形成方法

通孔阵列的形成方法及半导体器件的形成方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：