一种应用于锁相环路滤波器的电容倍增电路专利检索-倍增极电子零件及设备专利检索查询-专利查询网

一种应用于锁相环路滤波器的电容倍增电路

阅读：343发布：2020-05-12

专利汇可以提供一种应用于锁相环路滤波器的电容倍增电路专利检索，专利查询，专利分析的服务。并且本发明提供一种应用于锁相环路滤波器的电容倍增电路，包括电容C1、N型场效应管电流镜像电路、P型场效应管电流镜像电路以及偏置电路；该电路只需要很小的片上电容，配合一定的电路结构，即可得到比小电容出大好几倍的等效电容特性，该电容倍增技术采用电流镜像等比放大的技术实现等效电容的容抗特性曲线，虽然在低频和高频端与理想大电容有一些偏差，但这并不影响其应用在锁相环路滤波器设计中，锁相环环路所关注的频率范围，其容抗特性与理想电容完全一致。应用了该电容倍增技术的锁相环电路在功能上和性能上与采用理想电容的锁相环电路基本无差别，却带来环路滤波器芯片面积的大范围缩小，极限情况下面积可以缩小80％以上，大大降低了芯片成本。，下面是一种应用于锁相环路滤波器的电容倍增电路专利的具体信息内容。

权利要求

1.一种应用于锁相环路滤波器的电容倍增电路，其特征在于：所述电容倍增电路包括电容C1、N型场效应管电流镜像电路、P型场效应管电流镜像电路以及偏置电路，其中所述N型场效应管电流镜像电路包括NMOS管M1、M2、M3以及M4，所述M2管的漏极与电容C1一端相连并形成连接节点VB，所述M2管的源极与所述M1管的漏极相连，所述M2管的栅极与所述M4管的栅极相连，所述M1管的栅极与所述电容C1的一端相连，所述M1管的源极与所述M3管的源极相连，M3管的漏极与M4管的源极相连，M4管的漏极与电容C1的另一端相连并形成连接节点VA；所述P型场效应管电流镜像电路包括PMOS管P1、P2、P3以及P4，所述P1管的漏极与连接节点VB相连，P1管的源极与P2管的漏极相连，P2管的源极与P4管的源极相连，P4管的漏极与P3管的源极相连，P3管的漏极与连接节点VA相连，P1管、P2管、P3管以及P4管的栅极与所述偏置电路相连，以获取所述偏置电路提供的电流源。
2.根据权利要求1所述的一种应用于锁相环路滤波器的电容倍增电路，其特征在于：所述偏置电路包括PMOS管P5管、P6管、电阻R1以及电流源I 1构成，其中P6管的源极与P4管的源极相连，P6管的漏极与P5管的源极相连，P6管的栅极与电阻R1一端相连，P5管的一端与电阻R1一端相连，P1管、P3管以及P5管的栅极与电阻R1的另一端相连，电阻R1与所述电流源I
1串联相连。
3.根据权利要求1或2所述的一种应用于锁相环路滤波器的电容倍增电路，其特征在于：所述电容倍增电路还包括电容CP1和CP2，其中电容CP1一端与连接节点VB相连，其另一端接地；所述电容CP2其一端与连接节点VA相连，其另一端接地。
4.根据权利要求1所述的一种应用于锁相环路滤波器的电容倍增电路，其特征在于：所述电容C1其为芯片上集成的金属叠层MOM电容结构或者MOS电容结构。
5.根据权利要求1或2所述的一种应用于锁相环路滤波器的电容倍增电路，其特征在于：所述M2管的栅极与外部提供偏置电压VBN相连。

说明书全文

一种应用于锁相环路滤波器的电容倍增电路

技术领域

[0001] 本发明涉及集成电路技术领域，具体涉及一种应用于锁相环路滤波器的电容倍增电路。

背景技术

[0002] 锁相环路(Phase Lock Loop，PLL)为一种自动相位控制系统，是现代电子系统中应用极为广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定，实现了无频率误差的信号跟踪。锁相环路应用非常广泛，可以用于频率跟踪，相位跟踪，也可以产生各种高频时钟信号驱动系统工作。

[0003] 锁相环通常由鉴相器(PD)、滤波器(LPF)、压控振荡器(VCO)和反馈分频器(Divider)4部分组成，如图1所示，随着集成电路制造工艺和设计技术的不断发展，越来越多的系统应用选择在芯片上集成锁相环路，用于取代板级分立器件构建的锁相系统，这不仅大大的节省系统的板级空间，也降低了生产成本。片上集成锁相环虽然为板级系统节省了空间，但芯片面积无疑会增大不少，尤其是锁相环系统的环路滤波器，传统的二阶环路滤波器如图2所示，其积分电容C1一般为几百pF，或者更大，占用的面积是相当大的，这增加了芯片的制造成本。

发明内容

[0004] 针对现有技术中存在的缺陷，本发明的目的在于提供一种应用于锁相环路滤波器的电容倍增电路，该该电容倍增电路其能够在保证具备较大电容特性的基础上，又能够有效的缩小环路滤波器的芯片面积。

[0005] 为实现上述目的，本发明采用的技术方案如下：

[0006] 一种应用于锁相环路滤波器的电容倍增电路，所述电容倍增电路包括电容C1、N型场效应管电流镜像电路、P型场效应管电流镜像电路以及偏置电路，其中所述N型场效应管电流镜像电路包括NMOS管M1、M2、M3以及M4，所述M2管的漏极与电容C1一端相连并形成连接节点VB，所述M2管的源极与所述M1管的漏极相连，所述M2管的栅极与所述M4管的栅极相连，所述M1管的栅极与所述电容C1的一端相连，所述M1管的源极与所述M3管的源极相连，M3管的漏极与M4管的源极相连，M4管的漏极与电容C1的另一端相连并形成连接节点VA；所述P型场效应管电流镜像电路包括PMOS管P1、P2、P3以及P4，所述P1管的漏极与连接节点VB相连，P1管的源极与P2管的漏极相连，P2管的源极与P4管的源极相连，P4管的漏极与P3管的源极相连，P3管的漏极与连接节点VA相连，P1管、P2管、P3管以及P4管的栅极与所述偏置电路相连，以获取所述偏置电路提供的电流源。

[0007] 进一步，所述偏置电路包括PMOS管P5管、P6管、电阻R1以及电流源I1构成，其中P6管的源极与P4管的源极相连，P6管的漏极与P5管的源极相连，P6管的栅极与电阻R1一端相连，P5管的一端与电阻R1一端相连，P1管、P3管以及P5管的栅极与电阻R1的另一端相连，电阻R1与所述电流源I1串联相连。

[0008] 进一步，所述电容倍增电路还包括电容CP1和CP2，其中电容CP1一端与连接节点VB相连，其另一端接地；所述电容CP2其一端与连接节点VA相连，其另一端接地。

[0009] 进一步，所述电容C1其为芯片上集成的金属叠层MOM电容结构或者MOS电容结构。

[0010] 进一步，所述M2管的栅极与外部提供偏置电压VBN相连。

[0011] 与传统的技术方案相比，本方案具有的有益技术效果为：本方案通过提供一种应用于锁相环路滤波器的电容倍增电路，该电路只需要很小的片上电容，配合一定的电路结构，即可得到比小电容出大好几倍的等效电容特性，该电容倍增技术采用电流镜像等比放大的技术实现等效电容的容抗特性曲线，虽然在低频和高频端与理想大电容有一些偏差，但这并不影响其应用在锁相环路滤波器设计中，锁相环环路所关注的频率范围，其容抗特性与理想电容完全一致；应用了该电容倍增技术的锁相环电路在功能上和性能上与采用理想电容的锁相环电路基本无差别，却带来环路滤波器芯片面积的大范围缩小，极限情况下面积可以缩小80％以上，大大降低了芯片成本。附图说明

[0012] 图1为传统的锁相环电路的结构原理示意图。

[0013] 图2为传统的锁相环路滤波器电路结构示意图。

[0014] 图3为本发明中的应用在环路滤波器的电容倍增电路结构示意图。

[0015] 图4为本发明中的电容倍增电路的工作原理示意图。

[0016] 图5为本发明中的电容倍增电路中的电容与理想电容的特性曲线对比示意图。

具体实施方式

[0017] 下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

[0018] 本发明是针对传统的锁相环系统的环路滤波器其上的电容所占用的面积是相当大的，增加了芯片的制造成本的问题，进而提出的一种应用于锁相环路滤波器的电容倍增电路，该该电容倍增电路其能够在保证具备较大电容特性的基础上，又能够有效的缩小环路滤波器的芯片面积。

[0019] 参见附图3至4所示，本实施例提供一种应用于锁相环路滤波器的电容倍增电路，该电容倍增电路包括电容C1、N型场效应管电流镜像电路、P型场效应管电流镜像电路以及偏置电路，其中N型场效应管电流镜像电路包括NMOS管M1、M2、M3以及M4，M2管的漏极与电容C1一端相连并形成连接节点VB，M2管的源极与M1管的漏极相连，M2管的栅极与M4管的栅极相连，M1管的栅极与电容C1的一端相连，M1管的源极与M3管的源极相连，M3管的漏极与M4管的源极相连，M4管的漏极与电容C1的另一端相连并形成连接节点VA；P型场效应管电流镜像电路包括PMOS管P1、P2、P3以及P4，P1管的漏极与连接节点VB相连，P1管的源极与P2管的漏极相连，P2管的源极与P4管的源极相连，P4管的漏极与P3管的源极相连，P3管的漏极与连接节点VA相连，P1管、P2管、P3管以及P4管的栅极与偏置电路相连，以获取偏置电路提供的电流源。

[0020] 上述偏置电路包括PMOS管P5管、P6管、电阻R1以及电流源I1构成，其中P6管的源极与P4管的源极相连，P6管的漏极与P5管的源极相连，P6管的栅极与电阻R1一端相连，P5管的一端与电阻R1一端相连，P1管、P3管以及P5管的栅极与电阻R1的另一端相连，电阻R1与电流源I1串联相连。

[0021] 电容倍增电路还包括电容CP1和CP2，其中电容CP1一端与连接节点VB相连，其另一端接地；电容CP2其一端与连接节点VA相连，其另一端接地。

[0022] 电容CI可以是片上集成的金属叠层MOM电容，或者MOS电容，电容值一般较小，一般几十pF左右，不会占用太多的芯片面积，该电容一端连接VA，另外一端连接N型场效应管电流镜像电路的输入VB。N型场效应管M1的栅极连接至VB，与M2管形成共源共栅的电流镜像主级，M2的栅极需要外部偏置提供偏置电压VBN，M3，M4为M1，M2的镜像电流源，其电流镜像比例为1：N，其中N为大于1的整数。

[0023] 由P5，P6，R1，I1组成的偏置电路为整个电容配置电路提供偏置，P5，P6，R1组成自偏置的共源共栅电流镜，为电容倍增电路的两个支路提供精准的电流源，分别为P2，P1支路和P4，P3支路，两个支路的电流比例与M1，M2，M3，M4组成的电流比例相同。采用共源共栅的电流镜像电路除了可以提供高精度的电流匹配之外，还可以在VA，VB节点提供高阻抗点，降低电流镜非理想效应对电容倍增的不利影响。

[0024] 电容CP1，CP2为电容倍增电路在VA，VB上引入的寄生电容，理论上CP2要远小于CP1，CP1要远小于CI。如图4所示，可以在电容输入节点VA等效一个理想电压源，通过小信号模型进行运算推理，可以得到该节点对应的导纳计算表达式，通过一定的简化之后，基本上由VA点导纳，N+1倍CI的导纳，CP2的导纳三部分组成，其中N+1倍CI的导纳与理想放大N+1倍的电容导纳是一致的，实现了电容放大的效果。

[0025] 其容抗响应特性曲线如图5所示，在中间频率范围内其特性曲线与理想电容的特性曲线完全重合，在低频范围内由电流源的输出阻抗引入低频阻抗，而由CP2及CP1非理想寄生电容会在高频处形成零极点对，使特性曲线会有一定的偏移，但并不影响该电容倍增电路在锁相环路滤波器的应用。比如在CI＝10pF，N＝11的条件下，其等效电容为120pF，将该倍增电容代入锁相环路进行环路分析，可以得到与理想电容120pF几乎一样的环路特性参数，也不会影响锁相环路的稳定性。

[0026] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

标题	发布/更新时间	阅读量
一种粮食中铅镉元素同测的原子吸收光谱仪及检测方法	2020-05-08	833
通用型重金属单元素检测仪及其应用方法	2020-05-08	126
一种用于四极杆质谱仪的检测器校正方法	2020-05-11	706
一种新型结构的APD四象限探测器及其制备方法	2020-05-08	769
电容检测电路、触摸检测电路和具备该电路的半导体集成电路	2020-05-12	728
脉冲泵浦主动调Q输出双脉宽脉冲的激光器	2020-05-11	577
一种激光回波信号调理电路	2020-05-11	402
一种针对PCR仪的荧光扫描系统	2020-05-11	490
一种径流含沙量测量装置	2020-05-08	852
一种应用于原子荧光的背景光过滤装置	2020-05-11	777

一种应用于锁相环路滤波器的电容倍增电路

一种应用于锁相环路滤波器的电容倍增电路

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：