技术领域
[0001] 本
发明涉及一种电路，特别是涉及一种电压倍增电路。
背景技术
[0002] 电压倍增电路在电荷
泵电路中广泛使用。
现有技术电压倍增电路如图1所示，其包括充电控制电路10、充电电路20、电压提升电路30、倍增电压传输电路40和滤波电容C0。充电控制电路10由高压NMOS管M1组成，用于在输入
信号A的高电平控制下开启充电电路20；充电电路20由PMOS管M2和MOS电容PM1组成，用于在充电控制电路10的输出即
输出信号B的控制下将MOS电容PM1充电至
电源电压VDD；电压提升电路30由奇数个
反相器组成，图示为一个反相器I34，用于在
输入信号A为低电平时输出高电平从而将MOS电容PM1的另一端的电压即
节点VDDx2的电压提升1倍VDD；倍增电压传输电路40由高压PMOS管M3组成，用于在在输入信号A为低电平时将MOS电容PM1的另一端的电压即节点VDDx2的电压传输至滤波电容C0的热端即输出信号B。
[0003] 输入信号A连接至反相器I34的输入端、高压NMOS管M1的栅极、高压PMOS管M3的栅极，反相器I34的输出端CCS连接至MOS电容PM1的一端(MOS管PM1的栅极)，MOS电容PM1的另一端(MOS管PM1的源极、漏极和体端)与高压PMOS管M3的源极和体端、PMOS管M2的漏极和体端相连组成节点VDDx2，高压PMOS管M3的与高压NMOS管M1的漏极、PMOS管M2的栅极以及滤波电容C0的热端相连组成
输出电压B节点，PMOS管M2的源极和反相器I34的电源正端相连为节点vdd！即电源电压VDD，高压NMOS管M1的源极和体端与反相器I34的电源负端、滤波电容C0的冷端相连为节点gnd！，即电源负端地。
[0004] 然而，现有技术的电压倍增电路的倍增电压传输电路采用高压PMOS管，充电控制电路采用高压NMOS管，而高压PMOS管和高压NMOS管的面积都很大，导致整个电路的面积很大，浪费电路面积。
发明内容
[0005] 为克服上述现有技术存在的不足，本发明之目的在于提供一种电压倍增电路，以避免使用面积大的高压MOS管，可以节省面积。
[0006] 为达上述及其它目的，本发明提出一种电压倍增电路，包括：
[0007] 充电控制电路，用于在输入信号A的高电平控制下开启充电电路；
[0008] 充电电路，用于在所述充电控制电路的输出的控制下将所述充电电路的MOS电容充电至电源电压；
[0009] 电压提升电路，用于在所述输入信号A为低电平时输出高电平从而将所述充电电路的MOS电容的另一端的电压即节点VDDx21的电压提升1倍；
[0010] 倍增电压传输电路，用于在所述输入信号A为低电平时将所述充电电路的MOS电容的另一端的电压输出，
[0011] 所述充电控制电路与所述倍增电压传输电路中采用的MOS管均为低压MOS管。
[0012] 进一步地，所述电压倍增电路还包括滤波电容，所述倍增电压传输电路在所述输入信号A为低电平时将所述充电电路的MOS电容的另一端的电压传输至所述滤波电容的热端输出。
[0013] 进一步地，所述电压提升电路包括奇数个
串联的反相器，所述输入信号A连接至首个反相器的输入端，并连接所述充电控制电路，末反相器的输出端连接至所述充电电路。
[0014] 进一步地，所述充电电路包括MOS电容和第五PMOS管，所述电压提升电路的末反相器的输出端连接至所述MOS电容的一端，所述MOS电容PM2的另一端(MOS管PM2的源极、漏极和体端)与所述倍增电压传输电路、第五PMOS管的漏极和体端相连组成所述节点VDDx21。
[0015] 进一步地，所述MOS电容采用PMOS管，所述电压提升电路的末反相器的输出端连接至所述MOS电容的栅极，所述MOS电容的源极、漏极和体端与所述倍增电压传输电路、第五PMOS管的漏极和体端相连组成所述节点VDDx21。
[0016] 进一步地，所述倍增电压传输电路包括第六PMOS管，所述第六PMOS管的漏极与所述充电控制电路、第五PMOS管栅极以及滤波电容的热端组成输出电压B1节点，所述第六PMOS管的源极和体端、第五PMOS管M5的漏极和体端以及所述MOS电容相连组成所述节点VDDx21。
[0017] 进一步地，所述充电控制电路包括第一NMOS管和第二NMOS管，所述输入信号A连接至所述第二NMOS管的栅极，所述第二NMOS管的漏极连接至所述第一NMOS管的源极，所述第一NMOS管漏极与所述第六PMOS管漏极、第五PMOS管的栅极以及滤波电容的热端相连组成所述输出电压B1节点。
[0018] 进一步地，所述第五PMOS管的源极和所述反相器的电源正端、第一NMOS管的栅极、所述第六PMOS管的栅极相连为节点vdd！，即电源电压。
[0019] 进一步地，所述第二NMOS管的源极和体端与所述反相器的电源负端、所述滤波电容的冷端相连为节点gnd！即电源负端地。
[0020] 进一步地，上述所有MOS管均采用低压管。
[0021] 与现有技术相比，本发明一种电压倍增电路通过其充电控制电路和倍增电压传输电路均使用低压MOS管，并在倍增电压传输电路的低压PMOS管和充电控制电路的低压NMOS管的栅极(gate端)接成电源正端节点vdd！，以避免使用面积大的高压MOS管，可以有效地节省电路的面积。
附图说明
[0022] 图1为现有技术的电压倍增电路的电路示意图；
[0023] 图2为本发明一种电压倍增电路的结构示意图；
[0024] 图3为本发明具体
实施例与现有技术的仿真对比示意图。
具体实施方式
[0025] 以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本
说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0026] 图2为本发明一种电压倍增电路的结构示意图。如图2所示，本发明一种电压倍增电路，包括：充电控制电路10、充电电路20、电压提升电路30、倍增电压传输电路40和滤波电容C1。
[0027] 其中，充电控制电路10由低压NMOS管NM1和NM2组成，用于在输入信号A的高电平控制下开启充电电路20；充电电路20由PMOS管M5和MOS电容PM2组成，用于在充电控制电路10的输出即输出信号B1的控制下将MOS电容PM2充电至电源电压VDD；电压提升电路30由奇数个反相器组成，图示为一个反相器I40，用于在输入信号A为低电平时输出高电平从而将MOS电容PM2的另一端的电压即节点VDDx21的电压提升1倍VDD；倍增电压传输电路40由低压PMOS管M6组成，用于在在输入信号A为低电平时将MOS电容PM2的另一端的电压即节点VDDx21的电压传输至滤波电容C1的热端即输出信号B1。
[0028] 输入信号A连接至反相器I40的输入端、低压NMOS管NM2的栅极，低压NMOS管NM2的漏极连接至低压NMOS管NM1的源极，反相器I40的输出端CCS1连接至MOS电容PM2的一端(MOS管PM2的栅极)，MOS电容PM2的另一端(MOS管PM2的源极、漏极和体端)与低压PMOS管M6的源极和体端、PMOS管M5的漏极和体端相连组成节点VDDx21，低压PMOS管M6的漏极与低压NMOS管NM1的漏极、PMOS管M5的栅极以及滤波电容C1的热端相连组成输出电压B1节点，PMOS管M5的源极和反相器I40的电源正端、低压NMOS管NM1的栅极、低压PMOS管M6的栅极相连为节点vdd！即电源电压VDD，低压NMOS管NM2的源极和体端与反相器I40的电源负端、滤波电容C1的冷端相连为节点gnd！即电源负端地。
[0029] 本发明充电控制电路10和倍增电压传输电路40均使用低压MOS管，并在PMOS管M6和NMOS管NM1的栅极(gate端)接成电源正端节点vdd！避免使用面积大的高压MOS管，可以节省面积。
[0030] 图3为本发明具体实施例与现有技术的仿真对比示意图。在三种条件(corner)(ff：fast NMOS fast PMOS，ss：slow NMOS slow PMOS，tt：typical NMOS typ1cal PMOS)下，本发明实现了现有技术的电压倍增：ff时，输入高电平输出v(a)ff.tr0为1.7V，本发明高电平输出v(b1)ff.tr0为2.79V，而现有技术高电平输出v(b)ff.tr0为2.75V；ss时，输入高电平输出v(a)ss.tr0为1.3V，本发明高电平输出v(b1)ss.tr0为2.03V，而现有技术高电平输出v(b)ss.tr0为2.04V；tt时，输入高电平输出v(a)tt.tr0为1.5V，本发明高电平输出v(b1)tt.tr0为2.41V，而现有技术高电平输出v(b)tt.tr0为2.39V。
[0031] 综上所述，本发明一种电压倍增电路通过其充电控制电路和倍增电压传输电路均使用低压MOS管，并在倍增电压传输电路的低压PMOS管和充电控制电路的低压NMOS管的栅极(gate端)接成电源正端节点vdd！，以避免使用面积大的高压MOS管，可以有效地节省电路的面积。。
[0032] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如
权利要求书所列。
