首页 / 专利库 / 电子零件及设备 / 空穴-电子对 / 波导集成雪崩光电二极管

波导集成崩光电二极管

阅读:910发布:2020-05-08

专利汇可以提供波导集成崩光电二极管专利检索,专利查询,专利分析的服务。并且本 发明 公开了单片 雪 崩光电 二极管 (APD)的各种 实施例 ,其可以被制造在绝缘体上 硅 衬底上。单片APD包括将入射光引导到APD的有源区域的光 波导 。光 耦合器 与光波导一体形成以捕获入射光。单片APD还包括光 反射器 ,以将不容易被光耦合器捕获的入射光的一部分反射到光耦合器以进一步捕获。有源区域包括用于将入射光转换成 电子 -空穴对的吸收层、用于通过雪崩倍增将电子-空穴对放大成光 电流 的 外延 结构、以及用于传导光电流的一对电导体。,下面是波导集成崩光电二极管专利的具体信息内容。

1.一种单片崩光电二极管(APD),被配置为接收入射光,包括:
耦合器,其能够接收所述入射光;
反射器,其设置在所述光耦合器下方,所述光反射器能够将所述入射光的至少一部分反射到所述光耦合器;
有源区域,包括:
吸收层;
外延结构;和
一对电导体;和
波导,其能够将由所述光耦合器接收的所述入射光引导至所述有源区域;
其中:
所述吸收层能够将所述入射光转换成多个电子-空穴对,所述多个空穴电子对在电场作用下向电极移动,形成光电流;所述外延结构能够通过雪崩倍增将所述光电流进一步放大;和
所述一对电导体能够传导所述光电流。
2.根据权利要求1所述的单片雪崩光电二极管,其中,所述光反射器包括(Al)、(Cu)、铝铜(AlCu)合金或与互补金属化物半导体(CMOS)制造工艺兼容的其他反射材料。
3.根据权利要求1所述的单片雪崩光电二极管,其中,所述吸收层包括本征锗(Ge)、锗(SiGe)合金或硅锗(SiGeC)合金。
4.根据权利要求1所述的单片雪崩光电二极管,其中:
所述光波导具有上表面和下表面,所述上表面面向所述入射光,所述下表面与所述上表面相对,
所述光耦合器整体形成在所述光波导的上表面,
光反射器设置在所述光波导的下表面下方,
所述入射光基本上沿垂直方向到达所述光耦合器,并且
所述有源区域沿着基本上垂直于所述垂直方向的平方向设置在所述光波导的侧面。
5.根据权利要求4所述的单片雪崩光电二极管,其中:
所述吸收层设置成在所述垂直方向上与所述外延结构相邻,
所述外延结构包括p型场控制层、n型场控制层和夹在所述p型场控制层和所述n型场控制层之间的本征倍增层,所述本征倍增层、所述p-型场控制层和所述n型场控制层设置成在所述垂直方向上彼此相邻,并且
所述一对电导体包括分别在所述水平方向上延伸的p+接触层和n+接触层,所述吸收层和夹在所述p+接触层和所述n+接触层之间的所述外延结构。
6.根据权利要求5所述的单片雪崩光电二极管,其中,所述吸收层在所述垂直方向上的厚度在100-700纳米的范围内,并且包括本征锗(Ge)、本征锗的载流子浓度在每立方厘米
5e14-5e16的范围内。
7.根据权利要求5所述的单片雪崩光电二极管,其中,所述单片雪崩光电二极管被制造在绝缘体上硅(SOI)衬底上,所述SOI衬底包括体硅衬底、设置在所述体硅衬底顶部的埋氧化(BOX)层和设置在所述BOX层顶部的顶部硅层。
8.根据权利要求7所述的单片雪崩光电二极管,其中,所述光反射器通过所述BOX层与所述光波导的下表面隔开。
9.根据权利要求7所述的单片雪崩光电二极管,其中:
所述n+接触层形成在所述顶部硅层中的被n型掺杂剂掺杂的区域中,并且设置成与所述n型场控制层相邻;
所述p+接触层包括掺杂有p型掺杂剂的非晶硅,并且设置成与所述吸收层相邻;以及所述吸收层设置成与所述p型场控制层相邻。
10.根据权利要求9所述的单片雪崩光电二极管,其中:
所述n+接触层的厚度在150-400纳米的范围内,并包含被n型掺杂剂掺杂的硅,其掺杂浓度范围为每立方厘米5e18-5e19;
所述p+接触层的厚度在50-200纳米范围内,并包含p型掺杂剂掺杂的硅,其掺杂浓度在每立方厘米5e18-5e19的范围内;
所述n型掺杂剂包括砷(As)或磷(P),以及
所述p型掺杂剂包括(B)。
11.根据权利要求7所述的单片雪崩光电二极管,其中:
所述p+接触层形成在所述顶部硅层中的由p型掺杂剂掺杂的区域中,并设置成与所述p型场控制层相邻;
所述n+接触层包括掺杂由n型掺杂剂掺杂的非晶硅,并设置成与所述吸收层相邻;以及所述吸收层设置成与所述n型场控制层相邻。
12.根据权利要求11所述的单片雪崩光电二极管,其中:
所述n+接触层的厚度在150-400纳米的范围内,并包含被n型掺杂剂掺杂的硅(Si),其掺杂浓度范围为每立方厘米5e18-5e19;
所述p+接触层的厚度在50-200纳米范围内,并包含由p型掺杂剂掺杂的硅,其掺杂浓度在每立方厘米5e18-5e19范围内;
所述n型掺杂剂包括砷(As)或磷(P);以及
所述p型掺杂剂包括硼(B)。
13.根据权利要求7所述的单片雪崩光电二极管,其中,所述BOX层的厚度在1000-4000纳米的范围内。
14.根据权利要求7所述的单片雪崩光电二极管,其中,所述光波导形成在所述顶部硅层中,并且其中,所述光耦合器包括光栅,其节距在50-500纳米范围内且深度在20-200纳米范围内。
15.根据权利要求14所述的单片雪崩光电二极管,所述外延结构具有在所述垂直方向上延伸的侧壁,所述单片雪崩光电二极管还包括:
钝化层,其至少覆盖所述光波导的上表面和所述外延结构的侧壁,
其中所述钝化层包括二氧化硅
16.根据权利要求7所述的单片雪崩光电二极管,其中,所述光波导的厚度基本上等于所述顶部硅层的厚度和所述外延结构的厚度之和;并且其中,所述光耦合器包括光栅,其节距在200-1000纳米范围内,深度在50-500纳米范围内。
17.根据权利要求16所述的单片雪崩光电二极管,所述吸收层具有在所述垂直方向上延伸的侧壁,所述单片雪崩光电二极管还包括:
钝化层,其至少覆盖所述光波导的上表面和所述吸收层的侧壁,
其中所述钝化层包括二氧化硅。
18.根据权利要求7所述的单片雪崩光电二极管,其中,所述光波导的厚度在第一厚度和第二厚度之间;其中,所述第一厚度是所述顶部硅层的厚度;并且其中,所述第二厚度等于所述第一硅层的厚度和所述外延结构的厚度之和。
19.根据权利要求5所述的单片雪崩光电二极管,其中,所述p型场控制层和所述n型场控制层中的每一个均包括更靠近所述光波导的边缘区域和更远离所述光波导的中心区域。
其中:
所述n型场控制层的厚度在100-400纳米的范围内,并包含被n型掺杂剂掺杂的硅,其边缘区域的掺杂浓度范围为每立方厘米1e17-3e18,其中心区域的掺杂浓度范围为每立方厘米2e17–5e18;
所述p型场控制层的厚度在30-300纳米范围内,并包含由p型掺杂剂掺杂的硅,其边缘区域的掺杂浓度范围为每立方厘米5e14-5e16,其中心区域掺杂浓度范围为每立方厘米
2e17–5e18;
所述本征倍增层的厚度在50–400纳米之间,并且包含本征硅,其载流子浓度在每立方厘米5e14–5e16范围内;
所述n型掺杂剂包括砷(As)或磷(P),以及
所述p型掺杂剂包括硼(B)。
20.根据权利要求5所述的单片雪崩光电二极管,所述有源区域还包括设置在所述吸收层与所述外延结构之间的补偿层,所述补偿层能够减小在所述吸收层与所述外延结构之间的界面处的缺陷态浓度。

说明书全文

波导集成崩光电二极管

[0001] 相关专利申请的交叉引用
[0002] 本公开要求于2018年12月6日提交的美国专利申请号62/917,395的优先权。上述申请的全部内容通过引用合并于此。

技术领域

[0003] 本公开涉及光电二极管的技术领域。更具体地,本公开涉及一种在其上集成有光波导的单片雪崩光电二极管

背景技术

[0004] 诸如雪崩光电二极管(APD)的光电二极管是各种现代数字通信系统中的关键组件。APD是一种半导体光电器件,可将光转换为电流,称为“光电流”。通常将APD单片制造在衬底上。衬底通常是半导体衬底,例如(Si)或绝缘体上硅(SOI)衬底,其上的单片APD使用类似于制造半导体集成电路(IC)的制造技术制造。单片APD适合与各种其他小型化光学组件集成在一起,例如波导、光耦合器、分光器和/或相移器,以形成单片光子系统。
[0005] APD的关键性能指标(KPI)是其响应性,即,所产生的光电流与入射光的功率之比。高响应性是优选的,因为具有高响应性的APD能够从入射光中的一定量的光功率产生更多的光电流。APD的响应性受到两个因素的影响:耦合损耗和内部泄漏电流。内部泄漏电流也称为APD的“暗电流”。较高的耦合损耗意味着较小百分比的入射光功率实际上到达APD的有效区域,因此是不希望的。较高的暗电流也是不希望的,因为暗电流表示“信号”(即,光电流)的噪声源,从系统的度考虑,通常希望较高的信噪比(SNR)。因此,低耦合损耗和低泄漏电流是获得具有高响应性的APD的关键。
附图说明
[0006] 包括附图以提供对本公开的进一步理解,并且附图被并入本说明书中并构成本说明书的一部分。附图示出了本公开的实施例,并且与描述一起用于解释本公开的原理。附图不一定按比例绘制,以便更好地呈现所示出的主题的某些特征。附图标记的最左边的数字标识该附图标记首次出现的图。在不同附图中使用相同的附图标记表示相似或相同的项目。
[0007] 图1示出了根据本公开实施例的单片雪崩光电二极管(APD)的剖视图。
[0008] 图2示出了图1的单片APD的示例俯视图。
[0009] 图3示出了根据本公开的实施例的单片APD的一半的剖视图。
[0010] 图4示出了根据本公开的另一实施例的单片APD的一半的剖视图。
[0011] 图5示出了根据本公开的又一个实施例的单片APD的一半的剖视图。
[0012] 图6示出了根据本公开实施例的单片APD的二极管掺杂分布。
[0013] 图7示出了根据本公开的又一个实施例的单片APD的剖视图和俯视图。

具体实施方式

[0014] 在下面的详细描述中,通过示例的方式阐述了许多具体细节,以提供对相关教导的透彻理解。基于本文描述的教导的任何变化,派生和/或扩展都在本公开的保护范围内。在一些情况下,与本文公开的一个或多个示例实现有关的公知的方法、过程、组件和/或电路可以在没有详细描述的情况下以相对较高的平进行描述,以避免不必要地混淆本公开的教导的各个方面。
[0015] 如上所述,单片雪崩光电二极管(APD)要求低耦合损耗和低泄漏电流。本文所述的单片APD的各种实施例能够减少入射光的耦合损耗,以及减少装置内部的暗电流。
[0016] 图1示出了示例性APD 100的剖视图,以及在其上单片构建APD 100的SOI衬底180的剖视图。图1中所示的横截面与笛卡尔坐标系的z轴平行。APD 100可在垂直于z轴的平面上具有圆形或矩形的横截面。图2示出了APD 100的两个示例俯视图210和220,其中俯视图210和220是沿z轴观察的。即,俯视图210和220平行于笛卡尔坐标系的x-y平面。如图1中所示的APD 100的剖视图可以显示沿图2的线A-A,B-B或C-C的横截面。APD 100被配置为接收基本上沿z轴入射的入射光。以下将z轴可互换地称为APD 100的“垂直方向”。APD100相对于沿竖直方向延伸的中心线106在几何上对称。由于对称性,在图1的剖视图中,APD 100可以分为两个镜像的半部101和102。APD 100的半部101和102彼此相同,并且关于中心线106对称。中心线106位于俯视图210和220中的每一个的几何中心。
[0017] 可使用类似于或与互补金属化物半导体(CMOS)制造工艺兼容的工艺在绝缘体上硅(SOI)衬底上制造APD 100。图1包括在其上制造如APD 100的APD之前的SOI衬底180的剖视图。如图1所示,SOI衬底180包括三层不同的材料:体硅衬底181、顶部硅层183和埋氧化(BOX)层182,其中BOX层182设置在体硅衬底181和顶部硅层183之间。即,顶部硅层183和体硅衬底181分别设置在BOX层182的两个相对侧上。BOX层182具有两个相对的表面:上表面184和下表面185。顶部硅层183在上表面184处与BOX层182相接,而体硅衬底181在下表面
185处与BOX层182相接。如上所述,顶部硅层183通常在z方向上的厚度显著小于体硅衬底
181的厚度。体硅衬底181和顶部硅层183均由硅(Si)制成,而BOX层182由二氧化硅(SiO2)制成。为了给制造在顶部硅层183中的器件提供固体绝缘,BOX层182通常比顶部硅层183厚得多。在一些实施例中,顶部硅层183的厚度在150-400nm的范围内,而BOX层的厚度在1000–
4000nm范围内。
[0018] 如图1和图2所示,APD 100包括两个区域:光学区域110和光电区域120。光学区域110包括一些组件,通过这些组件,入射光至少部分地被收集并输送到光电区域120。光电区域120包括一些组件,通过这些组件,由光学区域110捕获并从光学区域110传递的入射光的光功率被转换成电流(以下称为“光电流”)。光电区域120在下文中可互换地称为APD 100的“有源区域”,因为在此处光功率被转换成光电流。
[0019] 具体地,光学区域110包括光耦合器111、光反射器112和光波导113。光耦合器111能够接收入射光,并且光反射器112能够反射至少入射光的一部分到光耦合器111。光波导113能够将由光耦合器111接收的入射光引导到光电区域120。
[0020] 光电区域120包括吸收层130、外延结构(epitaxial structure)150和一对电导体140。吸收层130能够将入射光转换成多个电子-空穴对,这些空穴-电子对电场作用下流向电极从而形成光电流。外延结构150能够通过雪崩倍增的过程将由吸收层130光电流进一步放大。一对电导体140包括能够传导光电流的导体141和导体142。光电流可以通过顶部金属层143流出APD100。APD100还包括钝化层160,钝化层160覆盖了暴露于入射光的APD 100顶侧上的光学区域110和光电区域120。钝化层160由对入射光基本透明的材料制成。
[0021] 图3示出了APD 100的实施例300。图3示出了根据实施例300的APD 100的半部101的剖视图。如图3所示,APD 100被配置为接收沿z方向照射在APD 100上的入射光303。入射光303可以来自自由空间,或者来自诸如光波导或光纤的光导管。入射光303行进通过钝化层160到达光耦合器111,在该处,入射光303的至少一部分被光耦合器111捕获。光耦合器111可以整体形成在光波导113上,该光波导113能够将由光耦合器111接收的入射光303引导到APD 100的有源区域120。光波导113具有上表面315,以及与上表面315相对的下表面
317。上表面315面对入射光303,并且光耦合器111一体地形成在光波导113的上表面315上。
[0022] 光耦合器111能够接收入射光303,该入射光沿着z轴到达光耦合器111。具体地,光耦合器111能够将入射光303的一部分捕获或以其他方式耦合到光波导113中。入射光303随后在光波导113内传播到有源区域120。在一些实施例中,光耦合器111可以是光栅,其具有由一些几何参数(例如,光栅间距311和光栅深度313)定义的周期性结构。可以对几何参数进行各种设计,以捕获各种波长的入射光303。
[0023] 在第一次通过时不容易被光耦合器111捕获的入射光303的一部分将在垂直方向上经过光波导113,并到达设置在光耦合器下方的光反射器112。光反射器112能够将穿过光波导113传播的入射光303的至少一部分反射回光耦合器111,从而更多的入射光303可以通过光耦合器111耦合到光波导113。如果没有光反射器112,则第一次通过时会行进通过光波导113的入射光303的一部分会在硅衬底181中丢失,因为硅衬底181对于入射光303的反射率较低,特别是对于其入射光具有商用光通信使用的波长(即1260–1600nm范围内)的入射光303。
[0024] 如图3所示,光反射器112设置在光波导113的下表面317的下方。具体地,光反射器112通过BOX层182与下表面317分离。可以首先在硅衬底181的背面上形成孔或阱312来设置光反射器112。可以使用选择性蚀刻技术形成阱312,使得硅衬底181的蚀刻终止于BOX层182的下表面185处,从而形成阱312。高反射材料可以随后沉积到阱312中以形成光学反射器
112。形成光学反射器112的高反射材料可以是(Al)、(Cu)、铝铜(AlCu)合金或其他与用于实现APD 100的CMOS制造工艺兼容的反射性材料。
[0025] 在实施例300中,光波导113形成在SOI衬底180的顶部硅层183中。因此,光波导113的厚度与顶部硅层183的厚度相同。制成光波导113的顶部硅层183的一部分可以是未掺杂的硅。光耦合器111的光栅深度313小于顶部硅层183的厚度。在实施例300中,顶部硅层183的厚度可以在150-400nm的范围内,并且光栅深度313可以在20-200nm的范围内,而光栅间距311可以在50-500nm的范围内。
[0026] 有源区域120沿水平方向设置在光波导113的侧面。如图1和图3所示,水平方向基本正交于z轴。或者,如图2的俯视图所示,水平方向基本上平行于x-y平面。即,水平方向与垂直方向基本正交。
[0027] 如图3所示,有源区域120包括含有各种材料并且具有各种厚度的多个层,其包括吸收层130。各层的厚度由该层沿z轴的尺寸限定。每个层在x-y平面中延伸。如本文其他地方所述,吸收层130能够将由光耦合器111接收并由光波导113引导至有源区域120的入射光303转换成多个电子-空穴对。在各种实施例中,吸收层130可以由本征锗(Ge)、硅锗(SiGe)合金或硅锗(SiGeC)合金制成。例如,吸收层130可以是本征锗层,其在垂直方向上的厚度在100-700nm的范围内。本征锗的载流子浓度范围为每立方厘米(cm-3)5e14–5e16。如图3所示,吸收层130在垂直方向上与外延结构150相邻。
[0028] 外延结构150具有在x-y平面上延伸的三层:p型场控制层351、n型场控制层353和本征倍增层352。这三层在x-y平面上彼此相邻。本征倍增层352设置在p型场控制层351和n型场控制层353之间。如本文其他地方所述,外延结构150能够将在吸收层130产生的光电流进一步放大。
[0029] 外延结构150可以由通过化学汽相沉积工艺或其他沉积工艺在SOI衬底180的顶部硅层183的顶部上沉积的硅制成。本征倍增层352包括未掺杂的本征硅,其载流子浓度在5e14–5e16cm-3。n型场控制层353包括掺杂有诸如砷(As)或磷(P)的n型掺杂剂的硅,而p型场控制层351包括掺杂有诸如(B)的p型掺杂剂的硅。n型场控制层353的掺杂浓度可以在
2e17-5e18cm-3的范围内,而p型场控制层351的掺杂浓度可以在8e16-2e18cm-3的范围内。在实施例300中,本征倍增层352的厚度可以在50-400nm的范围内,n型场控制层353的厚度可以在100-400nm的范围内,而p型场控制层353的厚度可以在30-300nm的范围内。
[0030] 有源区域120还包括体现导体142的p+接触层和体现导体143的n+接触层。吸收层130和外延结构150设置在n+接触层141和p+接触层142之间。n+接触层141和p+接触层142都是重掺杂的硅,其中较高的掺杂浓度提供了足够的导电性,以传导由外延结构150产生的光电流。例如,n+接触层141可以具有在5e18-5e19cm-3范围内的掺杂浓度,并且p+接触层142可以具有在5e18-5e19cm-3范围内的掺杂浓度。使用分别掺杂p型场控制层351和n型场控制层
353的相同的掺杂剂来掺杂p+接触层142和n+接触层141。
[0031] 在实施例300中,n+接触层141形成在SOI衬底180的顶部硅层183中,因此n+接触层141的厚度与顶部硅层183的厚度相同。也与光波导113的厚度相同,即在150-400nm范围内。
n+接触层141与n型场控制层353相邻设置。尽管以不同的掺杂水平掺杂,但是n+接触层141和n型场控制层353均由晶体硅制成,因此享有相同的晶格常数。因此,可以在n+接触层141上生长相对较厚的硅晶体,以提供用于制造外延结构150的材料。另一方面,p+接触层142设置成邻近由Ge,SiGe或SiGeC制成的吸收层130,因此具有与结晶硅不同的晶格常数。例如,锗和硅的晶格失配率为4.2%。因此,p+接触层142包括非晶硅(a-Si)而不是晶体硅,并且与n+接触层141相比相对更薄。例如,p+接触层142可以包括厚度范围为50–200nm的非晶硅。
[0032] 在实施例300中,吸收层130设置为与外延结构150的p型场控制层351相邻。在图3中示出了界面377。图3表示吸收层130与p型场控制层351之间的界面。由于吸收层130与p型场控制层351之间的晶格失配,在界面377处存在较高浓度的缺陷态,其不利地影响了APD 100的各种性能指标,例如光谱响应性和/或量子效率。在一些实施例中,有源区域120包括在界面377周围的补偿层370。补偿层370包含在界面377略上方和略下方的区域。该区域通过反掺杂水平处理,这降低了在界面377处缺陷态的有效浓度。也就是说,补偿层370在与吸收层130相邻的场控制层中另外接收与掺杂剂类型相反的掺杂剂。假定在在实施例300中与吸收层130相邻的场控制层是p型场控制层351的情况下,补偿层370接收n型掺杂剂的附加掺杂以补偿缺陷态,从而减小界面377处的缺陷态的浓度。
[0033] 实施例300中还包括钝化层160。如图3所示,钝化层160覆盖光波导113的上表面315。此外,钝化层160覆盖外延结构150的侧壁355以及吸收层130的侧壁366。假设钝化层
160包括SiO2,其在CMOS工艺中几乎没有缺陷,因此侧壁355和366被钝化层160覆盖,从而降低了侧壁355和366处的不饱和键的密度。在侧壁355和366处的高密度不饱和键会导致APD 
100中额外的泄漏电流,从而对APD 100的性能产生了不利影响。
[0034] 图4示出了APD 100的另一实施例400。与图3类似,图4示出了根据实施例400的APD 100的半部101的剖视图。实施例300与实施例400之间的差异在于,实施例400的光波导113较厚。具体地,在实施例400中,光波导133的厚度基本上等于顶部硅层183的厚度411和外延结构150的厚度421之和。参照图4,光耦合器133由两部分形成:形成在SOI衬底180的顶部硅层183中的第一部分410,以及可以与外延结构150一起在顶部硅层183的顶部上沉积的第二部分420。由于光波导113的厚度较大,所以与实施例300相比,允许光耦合器111具有更大的深度313。例如,对于实施例400,光栅深度313可以在50-500nm的范围内,而光栅间距311可以在200-1000nm的范围内。简而言之,光波导113的较高厚度使得在选择光耦合器111的几何参数方面具有更大的灵活性,因此可以针对各种光栅性能更好地优化光耦合器111。
[0035] 值得注意的是,侧壁355在实施例400中不再存在,因为光波导113和外延结构150同时在SOI衬底180的顶部硅层183的顶部上生长。即,实施例400基本上消除了在实施例300的侧壁355处存在的不饱和键,从而在很大程度上消除了侧壁355处的泄漏电流。在实施例400中,侧壁366仍然被钝化层160覆盖。
[0036] 在另一些实施例中,光波导113的厚度可以在实施例300的厚度与实施例400的厚度之间。即,光波导113的厚度可以大于厚度411,但是小于厚度411和厚度421之和。这为设计光波导113和/或光耦合器111的尺寸提供了更大的灵活性。侧壁355的不与波导113相邻的任何部分都被二氧化硅钝化层160覆盖。
[0037] 图5示出了APD 100的另一实施例500。与图3和图4类似,图5示出了根据实施例500的APD 100的半部101的剖视图。实施例500与实施例300之间的差异在于,p型场控制层351和n型场控制层353的位置被互换,以及n+接触层141和p+接触层142的位置被互换。即,p+接触层142形成在SOI衬底180的顶部硅层183中,并且n+接触层141与吸收层130相邻。此外,p型场控制层351与p+接触层142相邻,而n型场控制层353与吸收层130相邻。因此,p+接触层142和n+接触层141的厚度和结晶条件与实施例300中的不同。形成在顶部硅层183中的p+接触层142包括晶体硅,并且厚度在150–400nm的范围内。与吸收层130相邻形成的n+接触层
142包含非晶硅,其厚度在50-200nm范围内。另外,实施例500的补偿层370的掺杂不同于实施例300的掺杂。实施例500的补偿层370接收n型掺杂剂以补偿界面377处的有效缺陷态。
[0038] 在一些实施例中,p型场控制层351和n型场控制层353中的一个或两个可以不具有均匀的掺杂分布。图6示出了p型场控制层351和n型场控制层353的示例掺杂分布617和637。实施例300、400和500中的任何一个可以具有掺杂分布617和637中的一个或两个。具体地,p型场控制层351和n型场控制层353中的每一个都被划分成边缘区域和中心区域,该边缘区域位于更靠近光波导113并且更远离中心线106的位置,该中心区域位于远离光波导113且更靠近中心线106的位置。参照图6,p型场控制层351具有边缘区域615和中心区域616。而且,n型场控制层353具有边缘区域635和中心区域636。边缘区域615的掺杂可以不同于中心区域616,边缘区域635的掺杂可以不同于中心区域636。边缘区域615和中心区域616根据掺杂分布617被掺杂,而边缘区域635和中心区域636根据掺杂分布637被掺杂。例如,边缘区域
615以高于中心区域616的掺杂浓度的掺杂浓度被掺杂。从边缘区域615到中心区域616的掺杂浓度逐渐过渡。另一方面,边缘区域635以低于中心区域636的掺杂浓度的掺杂浓度被掺杂,而掺杂浓度从边缘区域635到中心区域636的掺杂浓度逐渐过渡。例如,掺杂分布617可以从边缘区域615中的1e17–3e18cm-3过渡到中心区域616中的8e16-2e18cm-3。类似地,掺杂浓度637可以从边缘区域635中的5e14–5e16cm-3过渡到中心区域636中的2e17–5e18cm-3。在一些实施例中,边缘区域635可以是未掺杂的。即,边缘区域635可以包括本征硅。
[0039] 在一些实施例中,APD相对于平行于垂直方向的中心线(诸如中心线106)可以不具有对称的几何形状。即,与APD 100不同,APD在垂直于垂直方向的平面上的所有方向上可以不具有光耦合器111和波导113。图7示出了APD 700的剖视图710和俯视图720。剖视图710揭示了沿俯视图720中的线D-D截取的APD 700的截面。俯视图720与x-y平面平行,而剖视图710与x-z平面平行。与APD 100相同,APD 700的垂直方向也沿z轴,因为APD 700配置为接收沿z轴入射的入射光。
[0040] APD 700和APD 100之间的区别在于,光耦合器111和波导113设置成仅在有源区域120的一侧横向于有源区域120。如图7所示,APD 700在x-z平面中至少沿着线D-D不对称。例如,在剖视图710中,光学区域110位于光电区域120的一侧,但不在光电区域120的另一侧。
与APD 100相比,APD 700至少在x-y平面上具有较小的占位面积,这适合于具有小外形尺寸的器件封装。
[0041] 本文描述的各种实施例提供了使APD具有低耦合损耗和低泄漏电流的技术优势,特别是在SOI衬底上制造的APD。具体地,采用诸如光学反射器112的光学反射器有助于减少耦合损耗。此外,采用二氧化硅作为钝化层(例如钝化层160)覆盖外延结构150的侧壁有助于减少泄漏电流。较低的耦合损耗和较低的泄漏电流导致APD的响应性更高,这是现代高速光通信系统中的关键组件。
[0042] 补充说明
[0043] 本文描述的主题有时示出了包含在不同的其他组件中或与不同的其他组件连接的不同组件。应当理解,这样描绘的架构仅仅是示例,并且实际上可以实施实现相同功能的许多其他架构。从概念上讲,有效实现“关联”组件以实现相同功能的任何方式,从而实现所需功能。因此,本文中组合以实现特定功能的任何两个组件可以被视为彼此“关联”,从而实现期望的功能,而与架构或中间组件无关。同样地,如此关联的任何两个组件也可以被视为彼此“可操作地连接”或“可操作地耦合”以实现期望的功能,并且能够如此关联的任何两个组件也可以被视为彼此“可操作地可耦合”以实现所需的功能。可操作地可耦合的具体示例包括但不限于物理上可配合和/或物理上相互作用的组件和/或无线上可相互作用和/或无线相互作用的组件和/或逻辑上可相互作用的和/或逻辑上可相互作用的组件。
[0044] 此外,关于本文中基本上使用任何复数和/或单数术语,本领域技术人员可以根据情况和或/应用适当地将复数转换为单数和/或将单数转换为复数。为了清楚起见,本文可以明确地阐述各种单数/复数置换。
[0045] 此外,本领域技术人员将理解,通常,本文中,尤其是在所附权利要求中使用的术语,例如,所附权利要求的主体部分,通常旨在作为“开放”术语,例如,术语“包括”应解释为“包括但不限于”,术语“具有”应解释为“至少具有”,术语“包含”应解释为“包含但不限于”,本领域技术人员将进一步理解,如果旨在引入特定数量的权利要求引述,则将在权利要求中明确地陈述这种意图,并且在没有这种陈述的情况下,不存在这种意图。例如,为了帮助理解,下面的所附权利要求可以包含介绍性短语“至少一个”和“一个或多个”的使用以引入权利要求的引述。但是,此类短语的使用不应解释为暗示由不定冠词“一”或“一个”引入的权利要求引述将任何包含此类引入的权利要求引述的特定权利要求限制为仅包含一个此类引述,即使当同一权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词,例如“一”或“一个”,例如,“一”和/或“一个”应解释为“至少一个”或“一个或多个”;对于用于引入权利要求引述的定冠词的使用也是如此。另外,即使明确叙述了具体数量的引入的权利要求引述,本领域技术人员将认识到,这样的引述应被解释为至少意味着所引述的数目,例如,“两个引述”的直接引述,而没有其他修饰语,是指至少两次引述,或两次或更多次引述。此外,在那些使用类似于“A,B和C等中的至少一个”的约定的情况下,通常这样的构造旨在以本领域技术人员会理解该约定的意义,例如,“具有A,B和C中至少一个的系统”将包括但不限于单独具有A,单独具有B,仅具有C,具有A和B,具有A和C以及具有B和C,和/或具有A,B和C的系统。在使用类似于“A,B或C等中的至少一个”的约定的那些情况下,通常,这种构造在某种意义上是指本领域技术人员将理解该约定,例如,“具有A,B或C中的至少一个的系统”将包括但不限于单独具有A,单独具有B,仅具有C,具有A和B,具有A和C,具有B和C和/或具有A,B和C,等等。本领域技术人员将进一步理解,实际上任何析构词和/或短语不论是在说明书,权利要求书还是附图中,呈现两个或多个替代术语都应理解为考虑了包括术语之一,术语中任何一个或两个术语的可能性。例如,短语“A或B”将被理解为包括“A”或“B”或“A和B”的可能性。
[0046] 尽管已经用特定于结构特征和/或方法论条款的语言描述了主题,但是应该理解,所附权利要求书中定义的主题不必限于上述特定特征或条款。相反,上述特定特征和条款被公开为实施权利要求的示例形式。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈