显示面板及显示装置专利检索-薄膜晶体管有源矩阵显示技术专利检索查询-专利查询网

显示面板及显示装置

阅读：652发布：2020-05-08

专利汇可以提供显示面板及显示装置专利检索，专利查询，专利分析的服务。并且本发明涉及显示技术领域，公开一种显示面板及显示装置，在显示面板中：每一个第一像素单元行组包括至少两行像素单元，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；每一个第二像素单元行组包括至少两行像素单元，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；显示屏本体与避让槽对应的部位形成有与第一像素单元行组一一对应的中间走线，中间走线的一端与第一像素单元行组内的每一行像素单元的像素驱动栅线之间设有一薄膜晶体管开关，中间走线的另一端与第二像素单元行组内的每一行像素单元的像素驱动栅线之间设有一薄膜晶体管开关。上述显示面板，可以用于减少器件避让槽边缘非显示区的宽度。，下面是显示面板及显示装置专利的具体信息内容。

权利要求

1.一种显示面板，包括显示屏本体，所述显示屏本体的一个侧边形成有两个凸起部，两个所述凸起部之间的部位与所述显示屏本体配合形成器件避让槽，其特征在于，沿两个所述凸起部的排列方向，所述显示屏本体的两侧均设有栅驱动单元；其中：
每一个所述凸起部上分布有多个阵列分布的像素单元，一个所述凸起部具有的像素单元形成多个第一像素单元行组，另一个所述凸起部具有的像素单元形成与所述第一像素单元行组一一对应的第二像素单元行组；每一个所述第一像素单元行组包括至少两行像素单元，沿每行所述像素单元设有用于控制该行像素单元的像素驱动栅线，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；每一个所述第二像素单元行组包括至少两行像素单元，沿每行所述像素单元设有用于控制该行像素单元的像素驱动栅线，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；
所述显示屏本体与所述避让槽对应的部位形成有与所述第一像素单元行组一一对应的中间走线，每一组相互对应的第一像素单元行组、第二像素单元行组以及中间走线中，中间走线的一端与第一像素单元行组内的每一行像素单元的像素驱动栅线之间设有一控制两者连接通断的薄膜晶体管开关，中间走线的另一端与第二像素单元行组内的每一行像素单元的像素驱动栅线之间设有一个控制两者通断的薄膜晶体管开关。
2.根据权利要求1所述的显示面板，其特征在于，每一个所述第一像素单元行组中，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，栅极和源极均与该行所述像素单元的像素驱动栅线连接，漏极与所述中间走线连接；
每一个所述第二像素单元行组中，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，栅极和源极均与该行所述像素单元的像素驱动栅线连接，漏极与所述中间走线连接。
3.根据权利要求1所述的显示面板，其特征在于，每一个所述第一像素单元行组中，沿每一行所述像素单元设有开关栅线，每一行所述像素单元的像素驱动栅线与所述中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，源极与该行所述像素单元的像素驱动栅线连接，栅极通过所述开关栅线与对应侧的栅驱动单元连接，漏极与所述中间走线连接；
每一个所述第二像素单元行组中，沿每一行所述像素单元设有开关栅线，每一行所述像素单元的像素驱动栅线与所述中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，源极与该行所述像素单元的像素驱动栅线连接，栅极通过所述开关栅线与对应侧的栅驱动单元连接，漏极与所述中间走线连接。
4.根据权利要求1所述的显示面板，其特征在于，各第一像素单元行组包含的像素单元的行数相等；
各第二像素单元行组包含的像素单元的行数相等。
5.根据权利要求4所述的显示面板，其特征在于，每个第一像素单元行组包括两行像素单元；
每个所述第二像素单元行组包括两行像素单元。
6.根据权利要求1所述的显示面板，其特征在于，第一像素单元行组所在的凸起部中，自远离所述显示屏本体至靠近所述显示屏本体的方向，每个所述第一像素单元行组所包含的像素单元的行数逐渐增加；
第二像素单元行组所在的凸起部中，自远离所述显示屏本体至靠近所述显示屏本体的方向，每个所述第二像素单元行组所包含的像素单元的行数逐渐增加。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的显示面板。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置还包括图像采集结构、接近传感器、虹膜识别传感器、光线传感器以及指纹识别传感器其中之一或组合；
所述显示装置包括的所述图像采集结构、接近传感器、虹膜识别传感器、光线传感器以及指纹识别传感器其中之一或组合分别向所述显示面板上的正投影均位于所述显示面板的器件避让槽中。

说明书全文

显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，特别涉及一种显示面板及显示装置。

背景技术

[0002] 近几年，为了获得更好的使用体验，全面屏成为智能手机等显示装置的发展趋势，各大厂商均重点研发可行技术。但是，100％覆盖率的全面屏会与上述电子设备的听筒等部件冲突，目前，较为通用的方法是在显示屏的上侧中部设置器件避让槽(即notch区)，为了使notch区左右两侧显示屏分区上的像素单元均能够获得尽可能均匀的驱动，采用中间走线将左右两侧对应行的像素单元的栅线连接起来，以便于对notch区左右两侧的显示屏分区的像素单元进行双边驱动。

[0003] 但是，notch区左右两侧的显示屏分区的像素单元对应的中间走线过多，导致notch区边缘(即border区)存在较宽的非显示区域，降低了屏占比。特别地，为了使中间走线和对应的栅线上的负载具有均一性，需要通过设置平行板电容等的方式对中间走线进行RC补偿，会使得border区的非显示区域更加宽，进一步降低屏占比。

发明内容

[0004] 本发明公开了一种显示面板，用于减少显示屏器件避让槽边缘非显示区的宽度，以提高显示装置的屏占比。

[0005] 为达到上述目的，本发明提供以下技术方案：

[0006] 一种显示面板，包括显示屏本体，所述显示屏本体的一个侧边形成有两个凸起部，两个所述凸起部之间的部位与所述显示屏本体配合形成器件避让槽，沿两个所述凸起部的排列方向，所述显示屏本体的两侧均设有栅驱动单元；其中：

[0007] 每一个所述凸起部上分布有多个阵列分布的像素单元，一个所述凸起部具有的像素单元形成多个第一像素单元行组，另一个所述凸起部具有的像素单元形成与所述第一像素单元行组一一对应的第二像素单元行组；每一个所述第一像素单元行组包括至少两行像素单元，沿每行所述像素单元设有用于控制该行像素单元的像素驱动栅线，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；每一个所述第二像素单元行组包括至少两行像素单元，沿每行所述像素单元设有用于控制该行像素单元的像素驱动栅线，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；

[0008] 所述显示屏本体与所述避让槽对应的部位形成有与所述第一像素单元行组一一对应的中间走线，每一组相互对应的第一像素单元行组、第二像素单元行组以及中间走线中，中间走线的一端与第一像素单元行组内的每一行像素单元的像素驱动栅线之间设有一控制两者连接通断的薄膜晶体管开关，中间走线的另一端与第二像素单元行组内的每一行像素单元的像素驱动栅线之间设有一个控制两者通断的薄膜晶体管开关。

[0009] 上述显示面板，在每组一一对应的第一单元像素单元行组和第二像素单元行组中：第一像素单元行组侧的栅驱动单元对第一像素单元行组中的各行像素驱动栅线逐行扫描，当栅驱动单元扫描到第一像素单元行组中的某条像素驱动栅线时，控制该像素驱动栅线与中间走线之间的薄膜晶体管开关接通，使该像素驱动栅线与中间走线接通；同时，第二像素单元行组侧的栅驱动单元扫描到与上述第一像素单元行组中的像素驱动栅线对应的第二像素单元行组中的像素驱动栅线时，控制第二像素单元行组中的像素驱动栅线与中间走线之间的薄膜晶体管开关接通，使第二像素单元行组中的该像素驱动栅线与中间走线接通；从而，实现第一像素单元行组中像素驱动栅线通过中间走线与第二像素单元行组中像素驱动栅线接通，第一像素单元行组中的其他像素驱动栅线通过同样的方式与第二像素单元行组中对应的像素驱动栅线接通，实现显示屏本体两侧的栅驱动单元对连通的第一像素单元行组中的像素驱动栅线、中间走线和第二像素单元行组中的像素驱动栅线的双边驱动。上述过程中，第一像素单元行组中的多条像素驱动栅线通过一条中间走线与第二像素单元行组中的多条像素驱动栅线一一对应接通，减少了中间走线的数量，进而，减少显示屏器件避让槽边缘非显示区的宽度，以提高显示装置的屏占比。

[0010] 优选地，每一个所述第一像素单元行组中，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，栅极和源极均与该行所述像素单元的像素驱动栅线连接，漏极与所述中间走线连接；

[0011] 每一个所述第二像素单元行组中，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，栅极和源极均与该行所述像素单元的像素驱动栅线连接，漏极与所述中间走线连接。

[0012] 优选地，每一个所述第一像素单元行组中，沿每一行所述像素单元设有开关栅线，每一行所述像素单元的像素驱动栅线与所述中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，源极与该行所述像素单元的像素驱动栅线连接，栅极通过所述开关栅线与对应侧的栅驱动单元连接，漏极与所述中间走线连接；

[0013] 每一个所述第二像素单元行组中，沿每一行所述像素单元设有开关栅线，每一行所述像素单元的像素驱动栅线与所述中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，源极与该行所述像素单元的像素驱动栅线连接，栅极通过所述开关栅线与对应侧的栅驱动单元连接，漏极与所述中间走线连接。

[0014] 优选地，各第一像素单元行组包含的像素单元的行数相等；

[0015] 各第二像素单元行组包含的像素单元的行数相等。

[0016] 优选地，每个第一像素单元行组包括两行像素单元；

[0017] 每个所述第二像素单元行组包括两行像素单元。

[0018] 优选地，第一像素单元行组所在的凸起部中，自远离所述显示屏本体至靠近所述显示屏本体的方向，每个所述第一像素单元行组所包含的像素单元的行数逐渐增加；

[0019] 第二像素单元行组所在的凸起部中，自远离所述显示屏本体至靠近所述显示屏本体的方向，每个所述第二像素单元行组所包含的像素单元的行数逐渐增加。

[0020] 本发明还公开了一种显示装置，该显示装置包括上述技术方案所述的显示面板。

[0021] 所述的显示装置与上述的显示面板的相对于现有技术所具有的优势相同，在此不再赘述。

[0022] 优选地，所述显示装置还包括图像采集结构、接近传感器、虹膜识别传感器、光线传感器以及指纹识别传感器其中之一或组合；

[0023] 所述显示装置包括的所述图像采集结构、接近传感器、虹膜识别传感器、光线传感器以及指纹识别传感器其中之一或组合分别向所述显示面板上的正投影均位于所述显示面板的器件避让槽中。附图说明

[0024] 图1为本发明实施例提供的显示面板的结构示意图；

[0025] 图2为本发明实施例中显示面板像素驱动电路的示意图一；

[0026] 图3为本发明实施例中显示面板像素驱动电路的示意图二。

具体实施方式

[0027] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0028] 实施例一

[0029] 本发明实施例提供的显示面板，包括显示屏本体200，显示屏本体200的一个侧边形成有两个凸起部，两个凸起部之间的部位与显示屏本体200配合形成器件避让槽300沿两个凸起部的排列方向，显示屏本体200的两侧均设有栅驱动单元；其中：

[0030] 每一个凸起部上分布有多个阵列分布的像素单元，一个凸起部具有的像素单元形成多个第一像素单元行组，另一个凸起部具有的像素单元形成与第一像素单元行组一一对应的第二像素单元行组；每一个第一像素单元行组包括至少两行像素单元，沿每行像素单元设有用于控制该行像素单元的像素驱动栅线，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；每一个第二像素单元行组包括至少两行像素单元，沿每行像素单元设有用于控制该行像素单元的像素驱动栅线，且每一行像素单元的像素驱动栅线与其对应侧的栅驱动单元连接；

[0031] 显示屏本体200与避让槽对应的部位形成有与第一像素单元行组一一对应的中间走线，每一组相互对应的第一像素单元行组、第二像素单元行组以及中间走线中，中间走线的一端与第一像素单元行组内的每一行像素单元的像素驱动栅线之间设有一控制两者连接通断的薄膜晶体管开关，中间走线的另一端与第二像素单元行组内的每一行像素单元的像素驱动栅线之间设有一个控制两者通断的薄膜晶体管开关。

[0032] 上述显示面板，在每组一一对应的第一单元像素单元行组和第二像素单元行组中：第一像素单元行组侧的栅驱动单元对第一像素单元行组中的各行像素驱动栅线逐行扫描，当栅驱动单元扫描到第一像素单元行组中的某条像素驱动栅线时，控制该像素驱动栅线与中间走线之间的薄膜晶体管开关接通，使该像素驱动栅线与中间走线接通；同时，第二像素单元行组侧的栅驱动单元扫描到与上述第一像素单元行组中的像素驱动栅线对应的第二像素单元行组中的像素驱动栅线时，控制第二像素单元行组中的像素驱动栅线与中间走线之间的薄膜晶体管开关接通，使第二像素单元行组中的该像素驱动栅线与中间走线接通；从而，实现第一像素单元行组中像素驱动栅线通过中间走线与第二像素单元行组中像素驱动栅线接通，第一像素单元行组中的其他像素驱动栅线通过同样的方式与第二像素单元行组中对应的像素驱动栅线接通，实现显示屏本体200两侧的栅驱动单元对连通的第一像素单元行组中的像素驱动栅线、中间走线和第二像素单元行组中的像素驱动栅线的双边驱动。上述过程中，第一像素单元行组中的多条像素驱动栅线通过一条中间走线与第二像素单元行组中的多条像素驱动栅线一一对应接通，减少了中间走线的数量，进而，减少显示屏器件避让槽300边缘非显示区的宽度，以提高显示装置的屏占比。

[0033] 如图1所示，显示屏本体200的上端左侧设有第一凸起部100L，显示屏本体200的上端右侧设有第二凸起部100R；第一凸起部100L中的像素单元形成由上至下依次设置的多个第一像素单元行组(图中未示出)，每个第一像素单元行组包括由上至下依次设置的多行像素单元，第一凸起部100L的左侧设有第一栅驱动单元；相应的，第二凸起部100R中的像素单元形成由上至下依次设置的多个第二像素单元行组(图中未示出)，每个第二像素单元行组包括由上至下依次设置的多行像素单元，第二凸起部100R的右侧设有第二栅驱动单元；具体地，对应的一组第一像素单元行组和第二像素单元行组中，第一像素单元行组中的各行像素单元与第二像素单元行组中的各行像素单元一一对应。

[0034] 其中，在第一像素单元行组和第二像素单元行组中，像素驱动栅线、中间走线和薄膜晶体管开关的连接方式至少包括以下几种：

[0035] 第一种方式，每一个第一像素单元行组中，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，栅极和源极均与该行像素单元的像素驱动栅线连接，漏极与中间走线连接；

[0036] 每一个第二像素单元行组中，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，栅极和源极均与该行像素单元的像素驱动栅线连接，漏极与中间走线连接。

[0037] 请参考图2，以每个第一像素单元行组和每个第二像素单元行组均包括两行像素单元为例：

[0038] 第一像素驱动栅线411L沿第一像素单元行组中的第一行像素单元的排列方向由左向右延伸、且用于驱动第一像素单元行组中的第一行像素单元，第一像素驱动栅线411L的右端与第一薄膜晶体管开关431L的栅极电连接，第一薄膜晶体管开关431L的源极通过第一连接线421L与第一像素驱动栅线411L电连接；第二像素驱动栅线412L沿第一像素单元行组中的第二行像素单元的排列方向由左向右延伸、且用于驱动第一像素单元行组中的第二行像素单元，第二像素驱动栅线412L的右端与第二薄膜晶体管开关432L栅极电连接，第二薄膜晶体管开关432L的源极通过第二连接线421L与第二像素驱动栅线412L电连接，第一像素驱动栅线411L的左端和第二像素驱动栅线412L的左端均与第一栅驱动单元连接；

[0039] 第三像素驱动栅线411R沿第二像素单元行组中的第一行像素单元的排列方向由右向左延伸、且用于驱动第二像素单元行组中的第一行像素单元，第三像素驱动栅线411R的左端与第三薄膜晶体管开关431R栅极电连接，第三薄膜晶体管开关431R的源极通过第三连接线421R与第三像素驱动栅线411R电连接；第四像素驱动栅线412R沿第二像素单元行组中的第二行像素单元的排列方向由右向左延伸、且用于驱动第二像素单元行组中的第二行像素单元，第四像素驱动栅线412R的左端与第四薄膜晶体管开关432R栅极电连接，第四薄膜晶体管开关432R的源极通过第四连接线421R与第四像素驱动栅线412R电连接，第三像素驱动栅线411R的右端和第四像素驱动栅线412R的右端均与第二栅驱动单元连接；

[0040] 第一薄膜晶体管开关431L的漏极和第二薄膜晶体管开关432L的漏极均与中间走线500的左端连接，第三薄膜晶体管开关431R的漏极和第四薄膜晶体管开关432R的漏极均与中间走线500的右端连接；

[0041] 当第一栅驱动单元驱动第一像素驱动栅线411L时，第一薄膜晶体管开关431L的栅极因与第一像素驱动栅线411L连通而处于高电位，第一薄膜晶体管开关431L的源极和漏极导通，从而，第一像素驱动栅线411L与中间走线500导通，同时，第二栅驱动单元驱动第三像素驱动栅线411R，第三像素驱动栅线411R与中间走线500导通，实现双边驱动；同理，当第一栅驱动单元驱动第二像素驱动栅线412L时，第二栅驱动单元驱动第四像素驱动栅线412R，第二像素驱动栅线412L和第四像素驱动栅线412R均与中间走线500导通，实现双边驱动。

[0042] 第二种方式，每一个第一像素单元行组中，沿每一行像素单元设有开关栅线，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，其中，源极与该行像素单元的像素驱动栅线连接，栅极通过开关栅线与对应侧的栅驱动单元连接，漏极与中间走线连接，其中，像素驱动栅线和开关栅线同时总是出现高电位；

[0043] 每一个第二像素单元行组中，沿每一行像素单元设有开关栅线，每一行像素单元的像素驱动栅线与中间走线之间的薄膜晶体管开关包括栅极、源极和漏极，源极与该行像素单元的像素驱动栅线连接，栅极通过开关栅线与对应侧的栅驱动单元连接，漏极与中间走线连接，其中，像素驱动栅线和开关栅线同时总是出现高电位。

[0044] 如图3所示，第一像素驱动栅线411L沿第一像素单元行组中的第一行像素单元的排列方向由左向右延伸、且用于驱动第一像素单元行组中的第一行像素单元，第一像素驱动栅线411L的右端与第一薄膜晶体管开关431L的源极电连接，第一开关栅线441L的右端与第一薄膜晶体管开关431L的栅极电连接，第一开关栅线441L的左端与一栅驱动单元(可以是第一栅驱动单元，也可以是其他栅驱动单元，只要确保第一开关栅线441L和第一像素驱动栅线411L总是同时处于高电位即可)电连接；

[0045] 第二像素驱动栅线412L沿第一像素单元行组中的第二行像素单元的排列方向由左向右延伸、且用于驱动第一像素单元行组中的第二行像素单元，第二像素驱动栅线412L的右端与第二薄膜晶体管开关432L的源极电连接，第二开关栅线442L的右端与第二薄膜晶体管开关432L的栅极电连接，第二开关栅线441L的左端与一栅驱动单元(可以是第一栅驱动单元，也可以是其他栅驱动单元，只要确保第二开关栅线442L和第二像素驱动栅线412L总是同时处于高电位即可)电连接；

[0046] 第三像素驱动栅线411R沿第二像素单元行组中的第一行像素单元的排列方向由右向左延伸、且用于驱动第二像素单元行组中的第一行像素单元，第三像素驱动栅线411R的左端与第三薄膜晶体管开关431R的源极电连接，第三开关栅线441R的左端与第三薄膜晶体管开关431R的栅极电连接，第三开关栅线441R的左端与一栅驱动单元(可以是第二栅驱动单元，也可以是其他栅驱动单元，只要确保第三开关栅线441R和第三像素驱动栅线411R总是同时处于高电位即可)电连接；

[0047] 第四像素驱动栅线412R沿第二像素单元行组中的第二行像素单元的排列方向由右向左延伸、且用于驱动第二像素单元行组中的第二行像素单元，第四像素驱动栅线412R的左端与第四薄膜晶体管开关432R的源极电连接，第四开关栅线442R的左端与第四薄膜晶体管开关432R的栅极电连接，第四开关栅线442R的左端与一栅驱动单元(可以是第二栅驱动单元，也可以是其他栅驱动单元，只要确保第四开关栅线442R和第四像素驱动栅线412R总是同时处于高电位即可)电连接；

[0048] 第一薄膜晶体管开关431L的漏极和第二薄膜晶体管开关432L的漏极均与中间走线500的左端连接，第三薄膜晶体管开关431R的漏极和第四薄膜晶体管开关432R的漏极均与中间走线500的右端连接；

[0049] 第一开关栅线441L、第一像素驱动栅线411L、第三开关栅线441R和第三像素驱动栅线411R同时处于高电位时，即可实现第一像素驱动栅线411L和第三像素驱动栅线411R的导通，实现双边驱动；同理，第二开关栅线442L、第二像素驱动栅线412L、第四开关栅线442R和第四像素驱动栅线412R同时处于高电位，即可实现第二像素驱动栅线412L和第四像素驱动栅线412R导通，实现双边驱动。

[0050] 可选地，各第一像素单元行组包含的像素单元的行数相等；

[0051] 各第二像素单元行组包含的像素单元的行数相等；

[0052] 以确保各第一像素单元行组对应的中间走线500导电的频率相同，从而，保证各中间走线500的寿命相同，以免其中一根中间走线500损坏，而其他中间走线500虽然没有损坏，但是却无法继续使用，造成材料的浪费。

[0053] 例如，每个第一像素单元行组包括两行像素单元；

[0054] 每个第二像素单元行组包括两行像素单元。

[0055] 可选地，第一像素单元行组所在的凸起部中，自远离显示屏本体200至靠近显示屏本体200的方向，每个第一像素单元行组所包含的像素单元的行数逐渐增加；

[0056] 第二像素单元行组所在的凸起部中，自远离显示屏本体200至靠近显示屏本体200的方向，每个第二像素单元行组所包含的像素单元的行数逐渐增加；

[0057] 以图1中第一凸起部100L为例，自上至下，第一凸起部100L右侧边的中间走线逐渐增加，导致第一凸起部100L右侧边非显示区域的宽度增加，导致屏占比下降，为了缓解这一趋势，由上至下，每个第一像素单元行组所包含的像素单元的行数逐渐增加，由于下面的第一像素单元行组中，多行像素单元对应一条中间走线500，每单位长度的第一凸起部100L右侧边对应的中间走线500减少，中间走线500重叠越多部分占第一凸起部100L的右侧边的距离越短，而一般第一凸起部100L右侧边与显示屏本体200的上侧边之间具有倒圆角，各中间走线500重叠的变化趋势与该倒圆角边化趋势相似(都是由上至下逐渐向右侧扩张)，因此，最大化的消除了中间走线对于器件避让槽300边缘的宽度的影响。

[0058] 实施例二

[0059] 本发明实施例还公开了一种显示装置，该显示装置包括上述技术方案的显示面板。

[0060] 该显示装置中的显示面板，在每组一一对应的第一单元像素单元行组和第二像素单元行组中：第一像素单元行组侧的栅驱动单元对第一像素单元行组中的各行像素驱动栅线逐行扫描，当栅驱动单元扫描到第一像素单元行组中的某条像素驱动栅线时，控制该像素驱动栅线与中间走线之间的薄膜晶体管开关接通，使该像素驱动栅线与中间走线接通；同时，第二像素单元行组侧的栅驱动单元扫描到与上述第一像素单元行组中的像素驱动栅线对应的第二像素单元行组中的像素驱动栅线时，控制第二像素单元行组中的像素驱动栅线与中间走线之间的薄膜晶体管开关接通，使第二像素单元行组中的该像素驱动栅线与中间走线接通；从而，实现第一像素单元行组中像素驱动栅线通过中间走线与第二像素单元行组中像素驱动栅线接通，第一像素单元行组中的其他像素驱动栅线通过同样的方式与第二像素单元行组中对应的像素驱动栅线接通，实现显示屏本体200两侧的栅驱动单元对连通的第一像素单元行组中的像素驱动栅线、中间走线和第二像素单元行组中的像素驱动栅线的双边驱动。上述过程中，第一像素单元行组中的多条像素驱动栅线通过一条中间走线与第二像素单元行组中的多条像素驱动栅线一一对应接通，减少了中间走线的数量，进而，减少显示屏器件避让槽300边缘非显示区的宽度，以提高显示装置的屏占比。

[0061] 显示装置包括但不限于手机和平板电脑。

[0062] 优选地，显示装置还包括图像采集结构、接近传感器、虹膜识别传感器、光线传感器以及指纹识别传感器其中之一或组合；

[0063] 显示装置包括的图像采集结构、接近传感器、虹膜识别传感器、光线传感器以及指纹识别传感器其中之一或组合分别向显示面板上的正投影均位于显示面板的器件避让槽300中。

[0064] 显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

标题	发布/更新时间	阅读量
GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法	2020-05-11	931
显示面板及显示装置	2020-05-08	652
低温多晶硅薄膜晶体管的制备方法	2020-05-08	892
显示面板、显示设备、指纹解锁方法及触控方法	2020-05-11	852
一种显示面板及显示装置	2020-05-08	84
显示面板及显示装置	2020-05-08	959
阵列基板及其制作方法	2020-05-08	461
阵列基板、阵列基板的制备方法及显示面板	2020-05-08	558
一种TFT阵列基板和显示面板	2020-05-08	283
液晶显示装置	2020-05-08	877

显示面板及显示装置

显示面板及显示装置

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：