一种静电防护电路和显示装置
阅读：279发布：2020-05-08
专利汇可以提供一种静电防护电路和显示装置专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种静电防护 电路 和显示装置。所述静电防护电路包括两个 串联 连接的静电防护单元，静电防护单元包括至少一个 薄膜 晶体管， 薄膜晶体管 包括衬底 基板 、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极；其中，栅极绝缘层位于有源层上且 覆盖 有源层的中间区，栅极位于栅极绝缘层上，栅极在衬底基板上的垂直投影与 沟道 区在衬底基板上的垂直投影重合，第一绝缘层位于衬底基板、有源层、栅极绝缘层以及栅极上，源极和漏极位于第一绝缘层上，源极与源极区电连接，漏极与漏极区电连接。本发明 实施例 提供的技术方案减少了静电防护电路的漏电量，减少了串联的 二极管 的数量，从而减小了静电防护电路的面积。，下面是一种静电防护电路和显示装置专利的具体信息内容。
1.一种静电防护电路，其特征在于，包括：
两个串联连接的静电防护单元，两个所述静电防护单元配合实现释放静电；
所述静电防护单元包括至少一个薄膜晶体管，所述薄膜晶体管包括衬底基板、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极；
所述有源层位于所述衬底基板上，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
所述栅极绝缘层位于所述有源层上且覆盖所述中间区；
所述栅极位于所述栅极绝缘层上，所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合；
所述第一绝缘层位于所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上；
所述源极和所述漏极位于所述第一绝缘层上，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。
2.根据权利要求1所述的静电防护电路，其特征在于，所述至少一个薄膜晶体管的数量为1；
两个所述静电防护单元包括第一静电防护单元和第二静电防护单元，所述第一静电防护单元包括第一薄膜晶体管，所述第二静电防护单元包括第二薄膜晶体管，所述第一薄膜晶体管的栅极和源极电连接电源，所述第二薄膜晶体管的栅极和源极电连接所述第一薄膜晶体管的漏极，所述第二薄膜晶体管的漏极接地。
3.根据权利要求1所述的静电防护电路，其特征在于，所述至少一个薄膜晶体管的数量为4；
两个所述静电防护单元包括第三静电防护单元和第四静电防护单元；所述第三静电防护单元包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管；所述第四静电防护单元包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；
所述第三薄膜晶体管的源极、所述第四薄膜晶体管的源极、所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极电连接，所述第三薄膜晶体管的栅极和漏极、所述第五薄膜晶体管的漏极以及所述第六薄膜晶体管的源极均电连接电源；
所述第七薄膜晶体管的源极、所述第八薄膜晶体管的源极、所述第九薄膜晶体管的栅极以及所述第十薄膜晶体管的栅极电连接，所述第七薄膜晶体管的栅极和漏极、所述第九薄膜晶体管的漏极以及所述第六薄膜晶体管的源极均接地；
所述第四薄膜晶体管的栅极和漏极、所述第五薄膜晶体管的源极、所述第六薄膜晶体管的漏极、所述第八薄膜晶体管的栅极和漏极、所述第九薄膜晶体管的源极、所述第十薄膜晶体管的漏极电连接。
4.根据权利要求1所述的静电防护电路，其特征在于，所述至少一个薄膜晶体管的数量为2；
两个所述静电防护单元包括第五静电防护单元和第六静电防护单元，所述第五静电防护单元包括第十一薄膜晶体管和第十二薄膜晶体管，所述第六静电防护单元包括第十三薄膜晶体管和第十四薄膜晶体管；
所述第十一薄膜晶体管的栅极和漏极，以及所述第十二薄膜晶体管的栅极均电连接电源，所述第十二薄膜晶体管的漏极与所述第十一薄膜晶体管的源极电连接；
所述第十三薄膜晶体管的栅极和漏极，以及所述第十四薄膜晶体管的栅极均电连接所述第十二薄膜晶体管的源极，所述第十四薄膜晶体管的漏极与所述第十三薄膜晶体管的源极电连接，所述第十四薄膜晶体管的源极接地。
5.根据权利要求1所述的静电防护电路，其特征在于，所述沟道区的长度取值范围为
0.5～10.0um。
6.根据权利要求1所述的静电防护电路，其特征在于，所述栅极绝缘层的厚度取值范围为150nm～500nm。
7.根据权利要求1所述的静电防护电路，其特征在于，所述栅极绝缘层的材料包括氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆。
8.根据权利要求1所述的静电防护电路，其特征在于，所述第一轻掺杂区和所述第二轻掺杂区的长度取值范围均为0.1～1.5um。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的静电防护电路。
一种静电防护电路和显示装置
技术领域
背景技术
发明内容
[0004] 本发明提供一种静电防护电路和显示装置，以减少静电防护电路的漏电量，减少串联的二极管数量，从而减小静电防护电路的面积。
[0005] 第一方面，本发明实施例提供了一种静电防护电路，包括：
[0006] 两个串联连接的静电防护单元，两个所述静电防护单元配合实现释放静电；
[0008] 所述有源层位于所述衬底基板上，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
[0009] 所述栅极绝缘层位于所述有源层上且覆盖所述中间区；
[0010] 所述栅极位于所述栅极绝缘层上，所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合；
[0011] 所述第一绝缘层位于所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上；
[0012] 所述源极和所述漏极位于所述第一绝缘层上，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。
[0013] 第二方面，本发明实施例还提供了一种显示装置，包括上述第一方面所述的静电防护电路。
[0014] 本发明实施例提供的技术方案，通过设置静电防护电路中的薄膜晶体管包括衬底基板、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极，有源层位于衬底基板上，有源层包括中间区，以及分别设置于中间区相对两侧的源极区和漏极区，中间区包括沟道区和轻掺杂区，轻掺杂区包括分别设置于沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，第一轻掺杂区靠近源极区设置，第二轻掺杂区靠近漏极区设置，栅极绝缘层位于有源层上且覆盖中间区，栅极位于栅极绝缘层上，栅极在衬底基板上的垂直投影与沟道区在衬底基板上的垂直投影重合，第一绝缘层位于衬底基板、有源层、栅极绝缘层以及栅极上，源极和漏极位于第一绝缘层上，源极与源极区电连接，漏极与漏极区电连接，使得静电防护电路的基础元件薄膜晶体管的阈值电压能够简单的通过控制位于栅极相对两侧的栅极绝缘层的长度而精准调节，便捷的实现高阈值电压的薄膜晶体管的制备，进而减小了静电防护电路的漏电量和薄膜晶体管的数量，达到减小静电防护电路面积的有益效果。附图说明
[0015] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
[0016] 图1是本发明实施例提供的一种静电防护电路的结构示意图；
[0017] 图2是本发明实施例提供的一种薄膜晶体管的结构示意图；
[0018] 图3是本发明实施例提供的一种静电防护电路的电流随电压变化的曲线图；
[0019] 图4是本发明实施例提供的又一种静电防护电路的结构示意图；
[0020] 图5是本发明实施例提供的又一种静电防护电路的电流随电压变化的曲线图；
[0021] 图6是本发明实施例提供的又一种静电防护电路的结构示意图；
[0022] 图7是本发明实施例提供的又一种静电防护电路的电流随电压变化的曲线图；
[0023] 图8是本发明实施例提供的一种显示装置的结构示意图；
[0024] 图9是本发明实施例提供的一种扫描线的静电防护结构示意图；
[0025] 图10是本发明实施例提供的一种电流随电压的变化曲线图；
[0026] 图11是根据图10获得的薄膜晶体管的阈值电压分布图；
[0027] 图12是本发明实施例提供的又一种电流随电压的变化曲线图；
[0028] 图13是根据图12获得的薄膜晶体管的阈值电压分布图；
[0029] 图14是本发明实施例提供的又一种电流随电压的变化曲线图；
[0030] 图15是根据图14获得的薄膜晶体管的阈值电压分布图。
具体实施方式
[0031] 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种静电防护电路和显示装置的具体实施方式、结构、特征及其功效，详细说明如后。
[0032] 本发明实施例提供了一种静电防护电路，包括：
[0033] 两个串联连接的静电防护单元，两个所述静电防护单元配合实现释放静电；
[0034] 所述静电防护单元包括至少一个薄膜晶体管，所述薄膜晶体管包括衬底基板、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极；
[0035] 所述有源层位于所述衬底基板上，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
[0036] 所述栅极绝缘层位于所述有源层上且覆盖所述中间区；
[0037] 所述栅极位于所述栅极绝缘层上，所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合；
[0038] 所述第一绝缘层位于所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上；
[0039] 所述源极和所述漏极位于所述第一绝缘层上，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。
[0040] 本发明实施例提供的技术方案，通过设置静电防护电路中的薄膜晶体管包括衬底基板、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极，有源层位于衬底基板上，有源层包括中间区，以及分别设置于中间区相对两侧的源极区和漏极区，中间区包括沟道区和轻掺杂区，轻掺杂区包括分别设置于沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，第一轻掺杂区靠近源极区设置，第二轻掺杂区靠近漏极区设置，栅极绝缘层位于有源层上且覆盖中间区，栅极位于栅极绝缘层上，栅极在衬底基板上的垂直投影与沟道区在衬底基板上的垂直投影重合，第一绝缘层位于衬底基板、有源层、栅极绝缘层以及栅极上，源极和漏极位于第一绝缘层上，源极与源极区电连接，漏极与漏极区电连接，使得静电防护电路的基础元件薄膜晶体管的阈值电压能够简单的通过控制位于栅极相对两侧的栅极绝缘层的长度而精准调节，便捷的实现高阈值电压的薄膜晶体管的制备，进而减小了静电防护电路的漏电量和薄膜晶体管的数量，达到减小静电防护电路面积的有益效果。
[0041] 以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
[0042] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其他实施方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0043] 其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置器件结构的示意图并非按照一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度以及高度的三维空间尺寸。
[0044] 图1是本发明实施例提供的一种静电防护电路的结构示意图。如图1所示，静电防护电路10包括两个串联连接的静电防护单元11，两个静电防护单元11配合实现释放静电，静电防护单元11包括至少一个薄膜晶体管。
[0045] 图2是本发明实施例提供的一种薄膜晶体管的结构示意图。如图2所示，薄膜晶体管包括衬底基板100、有源层200、栅极绝缘层300、栅极400、第一绝缘层500、源极600和漏极700。
[0046] 其中，有源层200位于衬底基板100上，有源层200包括中间区210，以及分别设置于中间区210相对两侧的源极区220和漏极区230，中间区210包括沟道区211和轻掺杂区212，轻掺杂区212包括分别设置于沟道区211相对两侧的第一轻掺杂区201和第二轻掺杂区202，第一轻掺杂区201靠近源极区220设置，第二轻掺杂区202靠近漏极区230设置。栅极绝缘层300位于有源层200上且覆盖中间区210。栅极400位于栅极绝缘层300上，栅极400在衬底基板100上的垂直投影与沟道区211在衬底基板100上的垂直投影重合。第一绝缘层500位于衬底基板100、有源层200、栅极绝缘层300以及栅极400上。源极600和漏极700位于第一绝缘层
500上，源极600与源极区220电连接，漏极700与漏极区230电连接。
500上，源极600与源极区220电连接，漏极700与漏极区230电连接。
[0047] 可选的，继续参见图2，薄膜晶体管器件还可以包括位于源极600、漏极700以及第一绝缘层500上的第二绝缘层900。
[0049] 在薄膜晶体管中，有源层200的主体材料可以为金属氧化物半导体，掺杂材料可以为稀土氧化物和/或过渡族金属氧化物。其中，金属氧化物半导体中的金属元素可以为In、Ga、Sn中的一种元素或两种及以上的任意组合。
[0050] 还需要说明的是，金属氧化物半导体为主体材料的薄膜晶体管具有较高的迁移率，约为1～100cm2/(V·s)，且制作工艺相对简单，可以和a-Si工艺兼容，制造成本较低，具有优异的大面积均匀性，是有源层200材料的较佳选择。但是金属氧化物易受到可移动金属粒子、氢粒子及氧空位等的掺杂效应影响，对器件的性能影响极大，特别是对器件光稳定性方面的影响是限制其产业化应用的一大障碍。
[0051] 为解决上述问题，本实施例在金属氧化物半导体中掺杂稀土氧化物和/或过渡族金属氧化物。具体的，在金属氧化物半导体中掺杂稀土氧化物后，因为稀土元素具有较高的断键能、较低的电负性，对氧的束缚能力强，可以有效控制氧空位的浓度；而且，掺入的稀土元素能在金属氧化物半导体的费米能级附近形成快速的非辐射复合中心，有效抑制光生载流子对器件性能的影响，从根本上改善了器件的光稳定性。另一方面，在金属氧化物半导体中掺杂过渡族金属氧化物，能够在保持较好性能的前提下提升金属氧化物半导体可承受的工艺温度，并增大金属氧化物半导体的抗轰击能力，进一步提高薄膜晶体管的器件稳定性。
[0052] 基于上述有益效果，本实施例设置在金属氧化物半导体中掺杂稀土氧化物、过渡族金属氧化物或稀土氧化物和过渡族金属氧化物，可根据实际需求选择对应的掺杂方案进行掺杂。
[0053] 可选的，有源层200的材料为在金属氧化物(Metal Oxide,MO)材料中掺入一定量的稀土氧化物(Rare-earth Oxides,RO)和过渡族金属氧化物(Transition metal Oxides，TO)作为稳定剂，形成(MO)x(RO)y(TO)z的有源层材料，其中0钛、氧化锆、氧化铪、氧化钨、氧化钒、氧化铌、氧化钽中的一种或任意两种及以上材料组合。
[0054] 示例性的，金属氧化物MO满足：2.0≤In/Ga,或1.0≤In/Sn。
[0055] 示例性的，稀土氧化物可以为氧化镨、氧化铽、氧化镝、氧化镱中的一种或任意至少两种的组合，具体的，稀土氧化物满足：0.001≤y≤0.10。
[0056] 示例性的，过渡族金属氧化物可以为氧化锌、氧化钪、氧化钇、氧化钛、氧化锆、氧化铪、氧化钨、氧化钒、氧化铌、氧化钽中的一种或任意至少两种的组合，具体的，过渡族金属氧化物满足：0.01≤z≤0.10。
[0057] 需要说明的是，在能够达到上述掺杂有益效果的前提下，本实施例中稀土氧化物和过渡族金属氧化物的材料不限于上述示例中提出的材料。
[0058] 图1所示静电防护电路10的电路结构简单，采用的薄膜晶体管的数量较少，制备难度小，面积小，因此在设备中的占用空间较小，在小尺寸设备中的应用优势明显。
[0059] 本实施例仅以图1所示静电防护单元11的结构为例进行说明而非限定，在本实施例的其他实施方式中，静电防护单元11还可以为其他结构，本实施例对此不作具体限定，可以理解的是，凡是由图2所示薄膜晶体管组成的静电防护单元11均在本实施例的保护范围内。
[0060] 还需要说明的是，本实施例提供的薄膜晶体管的制备方法形成的是一种顶栅薄膜晶体管，顶栅薄膜晶体管工作时源极600和漏极700之间的电阻Rsd的计算公式如下：Rsd＝Rchannel+2×Rdoping+2×Roffset，其中，Rchannel为有源层200中沟道区211的电阻，Rdoping为源极600或漏极700与栅极绝缘层300之间的有源层200的电阻，Roffset为有源层中201或202的电阻，其长度为栅极绝缘层300与栅极400的长度之差的一半。示例性的，可以在第一绝缘层
500的形成过程中同时实现对有源层200的高导化处理，此时，受高导化处理影响的对象主要为源极600或漏极700与栅极400之间的有源层200(以下统称为第一有源层)，被栅极400遮挡的有源层200的沟道区211(以下统称为第二有源层)则几乎不会受到高导化处理的影响。其中源极600或漏极700与栅极绝缘层300之间的有源层(以下统称为第三有源层)直接暴露在等离子处理氛围内，有源层200中半导体的载流子浓度急剧上升，接近导体的特性，电阻较小；未被栅极400覆盖的栅极绝缘层300对应的有源层200(以下统称为第四有源层)被遮挡，其内部半导体的载流子浓度改变量与第三有源层的载流子浓度改变量不同，使得第一绝缘层500的形成过程中，第三有源层和第四有源层经高导化处理后的电阻存在较大差异。假设，第三有源层高导化处理后单位长度电阻为rdoping，第三有源层的长度为Ldoping，第四有源层高导化处理后单位长度电阻为roffset，第四有源层的长度为Loffset，则存在以下关系：Rdoping＝Ldoping*rdoping，Roffset＝Loffset*roffset。另一方面，在相同工艺中，可以认为rdoping和roffset的数值是不变的，Roffset的电阻只与Loffset的长度正相关，即Loffset的长度越大，Roffset电阻越大，Ldoping保持不变时，在源极600和漏极700两端造成的压降越大，导致施加在有源层200的沟道区211两端的电压减少，薄膜晶体管的阈值电压增大。因此可以通过改变第四有源层的长度，即可实现对薄膜晶体管阈值电压的可控调节。
500的形成过程中同时实现对有源层200的高导化处理，此时，受高导化处理影响的对象主要为源极600或漏极700与栅极400之间的有源层200(以下统称为第一有源层)，被栅极400遮挡的有源层200的沟道区211(以下统称为第二有源层)则几乎不会受到高导化处理的影响。其中源极600或漏极700与栅极绝缘层300之间的有源层(以下统称为第三有源层)直接暴露在等离子处理氛围内，有源层200中半导体的载流子浓度急剧上升，接近导体的特性，电阻较小；未被栅极400覆盖的栅极绝缘层300对应的有源层200(以下统称为第四有源层)被遮挡，其内部半导体的载流子浓度改变量与第三有源层的载流子浓度改变量不同，使得第一绝缘层500的形成过程中，第三有源层和第四有源层经高导化处理后的电阻存在较大差异。假设，第三有源层高导化处理后单位长度电阻为rdoping，第三有源层的长度为Ldoping，第四有源层高导化处理后单位长度电阻为roffset，第四有源层的长度为Loffset，则存在以下关系：Rdoping＝Ldoping*rdoping，Roffset＝Loffset*roffset。另一方面，在相同工艺中，可以认为rdoping和roffset的数值是不变的，Roffset的电阻只与Loffset的长度正相关，即Loffset的长度越大，Roffset电阻越大，Ldoping保持不变时，在源极600和漏极700两端造成的压降越大，导致施加在有源层200的沟道区211两端的电压减少，薄膜晶体管的阈值电压增大。因此可以通过改变第四有源层的长度，即可实现对薄膜晶体管阈值电压的可控调节。
[0061] 值得注意的是，rdoping和roffset与第一绝缘层500的沉积工艺相关，因此，薄膜晶体管的阈值电压的调控幅度与第一绝缘层500的沉积工艺相关，可通过选择合适的第一绝缘层500的沉积工艺获得对应的阈值电压的调控幅度。
[0062] 可见，本实施例提供的薄膜晶体管的阈值电压能够便捷且准确的控制，以获得高阈值电压的薄膜晶体管，可以理解的是，高阈值电压的薄膜晶体管的漏电量较少，且少量的高阈值电压薄膜的薄膜晶体管既能够起到较好的静电防护作用，因此，采用高阈值电压的薄膜晶体管的静电防护电路10的漏电量减小，且静电防护电路10需要的薄膜晶体管的数量减少，有利于静电防护电路静电防护性能的提升和面积的减小。
[0063] 本实施例提供的技术方案，通过设置静电防护电路中的薄膜晶体管包括衬底基板、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极，有源层位于衬底基板上，有源层包括中间区，以及分别设置于中间区相对两侧的源极区和漏极区，中间区包括沟道区和轻掺杂区，轻掺杂区包括分别设置于沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，第一轻掺杂区靠近源极区设置，第二轻掺杂区靠近漏极区设置，栅极绝缘层位于有源层上且覆盖中间区，栅极位于栅极绝缘层上，栅极在衬底基板上的垂直投影与沟道区在衬底基板上的垂直投影重合，第一绝缘层位于衬底基板、有源层、栅极绝缘层以及栅极上，源极和漏极位于第一绝缘层上，源极与源极区电连接，漏极与漏极区电连接，使得静电防护电路的基础元件薄膜晶体管的阈值电压能够简单的通过控制位于栅极相对两侧的栅极绝缘层的长度而精准调节，便捷的实现高阈值电压的薄膜晶体管的制备，进而减小了静电防护电路的漏电量和薄膜晶体管的数量，达到减小静电防护电路面积的有益效果。
[0064] 示例性的，薄膜晶体管的沟道区211的长度取值范围可以为0.5～10.0um。这样的设置使得薄膜晶体管器件具有良好的性能和适宜的器件尺寸，进而进一步提升静电防护电路的性能。
[0065] 可选的，薄膜晶体管的栅极绝缘层300的厚度取值范围为150nm～500nm，以保证有源层能够形成有效的轻掺杂区201和202。
[0067] 需要说明的是，采用上述材料形成的栅极绝缘层300具有良好的绝缘特性，且能够在有源层200的高导化处理过程中起到适宜的隔离作用。可以理解的是，上述材料仅作为栅极绝缘层300的示例性材料，在本实施例的其他实施方式中，栅极绝缘层300还可以为其他具有上述特性的材料。
[0068] 可选的，第一轻掺杂区201和第二轻掺杂区202的长度取值范围均可以为0.1～1.5um。
[0069] 需要说明的是，在一定长度的中间区212中，第一轻掺杂区201和第二轻掺杂区202的长度过大会导致沟道区211的长度减小，可能使得器件无法“关断”，第一轻掺杂区201和第二轻掺杂区202的长度过小会影响其调节阈值电压的效果。实验证明，第一轻掺杂区201和第二轻掺杂区202的长度取值范围为0.1～1.5μm时，薄膜晶体管的沟道区211长度适宜，且第一轻掺杂区201和第二轻掺杂区202能够有效调节薄膜晶体管的阈值电压。
[0070] 继续参见图1，至少一个薄膜晶体管的数量为1。两个静电防护单元11包括第一静电防护单元101和第二静电防护单元102，第一静电防护单元101包括第一薄膜晶体管T1，第二静电防护单元102包括第二薄膜晶体管T2，第一薄膜晶体管T1的栅极G1和源极S1电连接电源VDD，第二薄膜晶体管T2的栅极G2和源极S2电连接第一薄膜晶体管T1的漏极D1，第二薄膜晶体管T2的漏极D2接地。
[0071] 图3是本发明实施例提供的一种静电防护电路的电流随电压变化的曲线图。具体的，图3示意出了五种静电防护电路的电流随电压变化的曲线，该五种静电防护电路均具有图1所示静电防护电路结构，且五种静电防护电路中薄膜晶体管的阈值电压分别为V1、V2、V3、V4和V5，其中，V1＝1.14V，V2＝1.64V，V3＝2.14V，V4＝2.64V，V5＝3.14V。需要说明的是，本实施例提供的顶栅薄膜晶体管结构中，第一轻掺杂区和第二轻掺杂区的长度越大，顶栅薄膜晶体管的阈值电压越高。如图3所示，薄膜晶体管的阈值电压越大，在信号正常工作时，静电防护电路的漏电电流越小，性能越好，因此，将本发明提供的薄膜晶体管应用于图1所示的静电防护电路中时，可简单的通过改变第一轻掺杂区和第二轻掺杂区的长度增大薄膜晶体管的阈值电压，以提升静电防护电路的性能。
[0072] 图4是本发明实施例提供的又一种静电防护电路的结构示意图。如图4所示，至少一个薄膜晶体管的数量为4。两个静电防护单元11包括第三静电防护单元103和第四静电防护单元104。第三静电防护单元103包括第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6，第四静电防护单元104包括第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9和第十薄膜晶体管T10。
[0073] 第三薄膜晶体管T3的源极S3、第四薄膜晶体管T4的源极S4、第五薄膜晶体管T5的栅极G5以及第六薄膜晶体管T6的栅极G6电连接，第三薄膜晶体管T3的栅极G3和漏极D3、第五薄膜晶体管T5的漏极D5以及第六薄膜晶体管T6的源极S6均电连接电源VDD。
[0074] 第七薄膜晶体管T7的源极S7、第八薄膜晶体管T8的源极S8、第九薄膜晶体管T9的栅极G9以及第十薄膜晶体管T10的栅极G10电连接，第七薄膜晶体管T7的栅极G7和漏极D7、第九薄膜晶体管T9的漏极D9以及第十薄膜晶体管T10的源极S10均接地GND。
[0075] 第四薄膜晶体管T4的栅极G4和漏极D4、第五薄膜晶体管T5的源极S5、第六薄膜晶体管T6的漏极D6、第八薄膜晶体管T8的栅极G8和漏极D8、第九薄膜晶体管T9的源极S9、第十薄膜晶体管T10的漏极D10电连接。
[0076] 需要说明的是，图4中静电防护电路10为环形静电防护电路，静电防护单元11为环形静电防护单元，该种环形电路连接方式能够增大静电防护电路10的开启电压，减小正常工作时静电防护电路10的漏电量，进而提高静电防护电路10的抗静电能力。
[0077] 图5是本发明实施例提供的又一种静电防护电路的电流随电压变化的曲线图。具体的，图5示意出了三种静电防护电路的电流随电压变化的曲线，该三种静电防护电路均具有图4所示静电防护电路结构，且三种静电防护电路中薄膜晶体管的阈值电压分别为V6、V7和V8，其中，V6＝1.14V，V7＝2.14V，V8＝3.14V。需要说明的是，本实施例提供的顶栅薄膜晶体管结构中，第一轻掺杂区和第二轻掺杂区的长度越大，顶栅薄膜晶体管的阈值电压越高。如图5所示，薄膜晶体管的阈值电压越大，在信号正常工作时，静电防护电路的漏电电流越小，性能越好，因此，将本发明提供的薄膜晶体管应用于图4所示的静电防护电路中时，可简单的通过改变第一轻掺杂区和第二轻掺杂区的长度增大薄膜晶体管的阈值电压，以提升静电防护电路的性能。
[0078] 图6是本发明实施例提供的又一种静电防护电路的结构示意图。如图6所示，至少一个薄膜晶体管的数量为2。两个静电防护单元11包括第五静电防护单元105和第六静电防护单元106，第五静电防护单元105包括第十一薄膜晶体管T11和第十二薄膜晶体管T12，第六静电防护单元106包括第十三薄膜晶体管T13和第十四薄膜晶体管T14；
[0079] 第十一薄膜晶体管T11的栅极G11和漏极D11，以及第十二薄膜晶体管T12的栅极G12均电连接电源VDD，第十二薄膜晶体管T12的漏极D12与第十一薄膜晶体管T11的源极S11电连接；
[0080] 第十三薄膜晶体管T13的栅极G13和漏极D13，以及第十四薄膜晶体管T14的栅极G14均电连接第十二薄膜晶体管T12的源极S12，第十四薄膜晶体管T14的漏极D14与第十三薄膜晶体管T13的源极S13电连接，第十四薄膜晶体管T14的源极S14接地GND。
[0081] 需要说明的是，图6提供的静电防护电路10的结构简单，且静电防护单元11内各薄膜晶体管之间连接方式简单，整体静电防护电路10便于制备。另一方面，静电防护电路10包括的薄膜晶体管的数量适宜，使得静电防护电路10的面积较小的同时具有较好的静电防护性能。
[0082] 图7是本发明实施例提供的又一种静电防护电路的电流随电压变化的曲线图。具体的，图7示意出了三种静电防护电路的电流随电压变化的曲线，该三种静电防护电路均具有图6所示静电防护电路结构，且三种静电防护电路中薄膜晶体管的阈值电压分别为V9、V10和V11，其中，V9＝1.14V，V10＝2.14V，V11＝3.14V。需要说明的是，本实施例提供的顶栅薄膜晶体管结构中，第一轻掺杂区和第二轻掺杂区的长度越大，顶栅薄膜晶体管的阈值电压越高。如图7所示，薄膜晶体管的阈值电压越大，在信号正常工作时，静电防护电路的漏电电流越小，性能越好，因此，将本发明提供的薄膜晶体管应用于图6所示的静电防护电路中时，可简单的通过改变第一轻掺杂区和第二轻掺杂区的长度增大薄膜晶体管的阈值电压，以提升静电防护电路的性能。
[0083] 另一方面，参见图3和图7，在采用的薄膜晶体管的阈值电压相同的情况下，相较于2所示静电防护电路，图6所示静电防护电路的整体阈值电压增大，漏电电流减小，进而静电防护电路的整体性能提升。
[0084] 图8是本发明实施例提供的一种显示装置的结构示意图。如图8所示，显示装置1包括本发明任意实施例提供的静电防护电路10。
[0085] 示例性的，静电防护电路10可用于包括显示装置中的扫描线。具体的，图9是本发明实施例提供的一种扫描线的静电防护结构示意图。其中，静电防护电路可采用本发明任意实施例提供的静电防护电路。如图9所示，显示装置中的多条扫描线30平行设置且沿第一方向X延伸，每条扫描线30的两个端部均连接一个静电防护电路10，位于多条扫描线30同一侧的多个静电防护电路10的接地端GND电连接后与对应阴极Vcom线40电连接，各静电防护电路10的电源端VDD电连接对应的扫描线30。可选的，位于多条扫描线30同一侧的多个静电防护电路10的接地端GND的电连接点与对应阴极Vcom线40之间可电连接一静电防护电路10，以提升静电防护效果。
[0086] 当扫描线30上积累的静电达到开启量时，静电防护电路10被开启，静电从扫描线30排出到Vcom线40，进而避免了扫描线30及与扫描线30电连接的薄膜晶体管受静电破坏。
[0087] 需要说明的是，静电防护电路10中的薄膜晶体管能够通过调节第一轻掺杂区和第二轻掺杂区的长度调节其阈值电压，以减小正常工作时静电防护电路10的漏电电流，从而满足不同电路对静电防护能力的需求。
[0088] 以下提供三组制备薄膜晶体管的具体示例。
[0089] 示例一
[0090] 形成第一轻掺杂区和第二轻掺杂区的长度分别为L1、L2、L3、L4和L5的五个薄膜晶体管，其宽长比均为10:5μm，其中，L1＝1.5um，L2＝1.0um，L3＝0.5um，L4＝0.1um，L5＝0um。特别地，L5＝0um亦可对应为未有offset特征的参考器件。
[0091] 形成上述五个薄膜晶体管的具体方法如下：
[0092] 在衬底基板上形成整层有源层，整层有源层的主体材料为氧化物半导体，掺杂材料为钽，厚度为20nm，然后对整层有源层进行图形化，以获得有源层；
[0093] 采用PECVD工艺在有源层上形成整层栅极绝缘层，整层栅极绝缘层为单层SiO2薄膜，厚度为300nm，沉积温度为230℃，采用的气体及气体比例为SiH4/N2O＝4/300sccm；
[0094] 采用PVD在整层栅极绝缘层上形成整层栅极，整层栅极的材料为Mo，厚度为200nm，然后图形化整层栅极，形成长度为5.0um的栅极；
[0097] 采用PECVD工艺制备第一绝缘层，第一绝缘层为双层结构的SiNx/SiO2，第一绝缘层的总厚度为250nm，沉积温度为350℃。其中，SiNx沉积参数为：SiH4/NH3/N2＝5/20/270sccm，功率为200W，压力为120Pa；SiO2沉积参数为：SiH4/N2O＝15/300sccm，功率为150W，压力为120Pa；并在第一绝缘层的形成过程中对有源层进行高导化处理；
[0098] 采用PVD工艺在第一绝缘层上形成金属层，金属层的材料为Mo，厚度为200nm，然后图形化金属层以形成源极和漏极；
[0099] 形成第二绝缘层。
[0100] 图10是本发明实施例提供的一种电流随电压的变化曲线图。图11是根据图10获得的薄膜晶体管的阈值电压分布图。具体的，图10示意出了示例一形成的五个薄膜晶体管的漏极电流随栅极电压的变化曲线图，图11中分别标识出了图10中五个薄膜晶体管的阈值电压，并将采用线段将上述五个阈值电压依次连接，形成薄膜晶体管的阈值电压分布图。其中，L1＝1.5um，L2＝1.0um，L3＝0.5um，L4＝0.1um，L5＝0um，在图11中第一轻掺杂区和第二轻掺杂区的长度分别为L1、L2、L3、L4和L5的五个薄膜晶体管的阈值电压分别为O1、O2、O3、O4和O5。根据图10和图11可知，薄膜晶体管的阈值电压与薄膜晶体管第一轻掺杂区和第二轻掺杂区的长度呈正相关关系，进而能够通过简单的改变第一轻掺杂区和第二轻掺杂区的长度可控性调节薄膜晶体管的阈值电压。
[0101] 示例二
[0102] 形成第一轻掺杂区和第二轻掺杂区的长度分别为L6、L7、L8、L9和L10的五个薄膜晶体管，其宽长比均为10:5μm，其中，L6＝1.5um，L7＝1.0um，L8＝0.5um，L9＝0.1um,L10＝0um。特别地，L10＝0um亦可对应为未有offset特征的参考器件。
[0103] 形成上述五个薄膜晶体管的具体方法如下：
[0104] 在衬底基板上形成整层有源层，整层有源层的主体材料为氧化物半导体，掺杂材料为镨，厚度为20nm，然后对整层有源层进行图形化，以获得有源层；
[0105] 采用PECVD工艺在有源层上形成整层栅极绝缘层，整层栅极绝缘层为单层SiO2薄膜，厚度为300nm，沉积温度为230℃，采用的气体及气体比例为SiH4/N2O/Ar＝4/300/300sccm；
[0106] 采用PVD在整层栅极绝缘层上形成整层栅极，整层栅极为Mo和Al的叠层结构，其中，Mo层和Al层的厚度分为100nm和50nm，然后图形化整层栅极，形成长度为3.0um的栅极；
[0107] 在栅极上形成光刻胶层，光刻胶层的厚度为2.5μm，光刻胶的宽度分别为6.0um/5.0um/4.0um/3.2um/3.0um；
[0109] 采用PECVD工艺制备第一绝缘层，第一绝缘层为SiO2单层结构，第一绝缘层的总厚度为300nm，沉积温度为350℃。其中，SiO2沉积参数为：SiH4/N2O＝15/300sccm，功率为150W，压力为120Pa；在沉积SiO2之前，先对采用NH3等离子进行预处理，NH3预处理工艺的参数为：NH3/N2＝20/600sccm，功率为100W，压力为100Pa，时间为100秒；并在第一绝缘层的形成过程中对有源层进行高导化处理；
[0110] 采用PVD工艺在第一绝缘层上形成金属层，金属层的材料为Mo，厚度为200nm，然后图形化金属层以形成源极和漏极；
[0111] 形成第二绝缘层。
[0112] 图12是本发明实施例提供的又一种电流随电压的变化曲线图。图13是根据图12获得的薄膜晶体管的阈值电压分布图。具体的，图12示意出了示例二形成的五个薄膜晶体管的漏极电流随栅极电压的变化曲线图，图13中分别标识出了图12中五个薄膜晶体管的阈值电压，并将采用线段将上述五个阈值电压依次连接，形成薄膜晶体管的阈值电压分布图。其中，L6＝1.5um，L7＝1.0um，L8＝0.5um，L9＝0.1um，L10＝0um，在图13中第一轻掺杂区和第二轻掺杂区的长度分别为L6、L7、L8、L9和L10的五个薄膜晶体管的阈值电压分别为O6、O7、O8、O9和O10。根据图12和图13亦可得，薄膜晶体管的阈值电压与薄膜晶体管第一轻掺杂区和第二轻掺杂区的长度呈正相关关系，进而能够通过简单的改变第一轻掺杂区和第二轻掺杂区的长度可控性调节薄膜晶体管的阈值电压。
[0113] 示例三
[0114] 形成第一轻掺杂区和第二轻掺杂区的长度分别为L11、L12、L13、L14和L15的五个薄膜晶体管，其宽长比均为10:5μm，其中，L11＝1.5um，L12＝1.0um，L13＝0.5um，L14＝0.1um，L15＝0um。特别地，L15＝0um亦可对应为未有offset特征的参考器件。
[0115] 形成上述五个薄膜晶体管的具体方法如下：
[0116] 在衬底基板上形成整层有源层，整层有源层的主体材料为氧化物半导体，掺杂材料为镱，厚度为30nm，然后对整层有源层进行图形化，以获得有源层；
[0117] 采用PECVD工艺在有源层上形成整层栅极绝缘层，整层栅极绝缘层为单层SiO2薄膜，厚度为300nm，沉积温度为250℃，采用的气体及气体比例为SiH4/N2O/Ar＝6/300/300sccm；
[0118] 采用PVD在整层栅极绝缘层上形成整层栅极，整层栅极为Mo、Al和Mo的叠层结构，其中，Mo层、Al层和Mo层的厚度分为50nm、150nm和50nm，然后图形化整层栅极，形成长度为5.0um的栅极；
[0119] 在栅极上形成光刻胶层，光刻胶层的厚度为2.5μm，光刻胶的宽度分别为8.0um/7.0um/6.0um/5.2um/5.0um；
[0120] 利用自对准干法刻蚀工艺，以光刻胶层为掩膜，对整层栅极绝缘层进行刻蚀，以获得栅极绝缘层，然后去除光刻胶层；
[0121] 采用PECVD工艺制备第一绝缘层，第一绝缘层为SiO2单层结构，第一绝缘层的总厚度为300nm，沉积温度为350℃。其中，SiO2沉积参数为：SiH4/N2O＝15/300sccm，功率为200W，压力为150Pa；在沉积SiO2之前，先对采用H2等离子进行预处理，H2预处理工艺的参数为：H2/N2＝50/300sccm，功率为80W，压力为120Pa，时间为150秒；并在第一绝缘层的形成过程中对有源层进行高导化处理；
[0122] 采用PVD工艺在第一绝缘层上形成金属层，金属层的材料为Mo，厚度为200nm，然后图形化金属层以形成源极和漏极；
[0123] 形成第二绝缘层。
[0124] 图14是本发明实施例提供的又一种电流随电压的变化曲线图。图15是根据图14获得的薄膜晶体管的阈值电压分布图。具体的，图14示意出了示例三形成的五个薄膜晶体管的漏极电流随栅极电压的变化曲线图，图15中分别标识出了图14中五个薄膜晶体管的阈值电压，并将采用线段将上述五个阈值电压依次连接，形成薄膜晶体管的阈值电压分布图。其中，L11＝1.5um，L12＝1.0um，L13＝0.5um，L14＝0.1um，L15＝0um，在图15中第一轻掺杂区和第二轻掺杂区的长度分别为L11、L12、L13、L14和L15的五个薄膜晶体管的阈值电压分别为O11、O12、O13、O14和O15。根据图14和图15亦可得，薄膜晶体管的阈值电压与薄膜晶体管第一轻掺杂区和第二轻掺杂区的长度呈正相关关系，进而能够通过简单的改变第一轻掺杂区和第二轻掺杂区的长度可控性调节薄膜晶体管的阈值电压。
[0125] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法 | 2020-05-11 | 931 |
| 一种显示面板及显示装置 | 2020-05-08 | 84 |
| 一种阵列基板及其制备方法 | 2020-05-08 | 361 |
| 显示面板及显示装置 | 2020-05-08 | 959 |
| CMOS薄膜晶体管及其制备方法、显示面板 | 2020-05-11 | 590 |
| 显示面板及显示装置 | 2020-05-08 | 652 |
| 低温多晶硅薄膜晶体管的制备方法 | 2020-05-08 | 892 |
| 一种阵列基板行驱动电路以及显示装置 | 2020-05-08 | 796 |
| 包括具有薄膜晶体管和电容感测的双基底的数字微流体设备 | 2020-05-08 | 214 |
| 一种短路棒结构、阵列基板及显示装置 | 2020-05-11 | 414 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
薄膜晶体管热门专利
QQ群二维码
意见反馈
意见反馈