本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例えば、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。

絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。

トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。

近年では、酸化物半導体(代表的にはIn−Ga−Zn酸化物)を用いたトランジスタの開発が活発化している。酸化物半導体の歴史は古く、1988年には、結晶In−Ga−Zn酸化物を半導体素子へ利用することが開示されている(特許文献1参照。)。また、1995年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示されている(特許文献2参照。)。

酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタ、および多結晶シリコンを用いたトランジスタとは異なる特徴を有する。例えば、酸化物半導体を用いたトランジスタを適用した表示装置は、消費電力が低いことが知られている。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。

特開昭63−239117

特表平11−505377

安定した電気特性を有するトランジスタを提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、信頼性の高いトランジスタを提供することを課題の一とする。

または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、基板上に形成された第1の絶縁体と、第1の絶縁体の上に形成された第1の酸化物絶縁体と、第1の酸化物絶縁体の上面の少なくとも一部に接して形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された第2の酸化物絶縁体と、第2の酸化物絶縁体の上面の少なくとも一部に接して形成された第3の酸化物絶縁体と、第3の酸化物絶縁体の上に形成された第2の絶縁体と、第2の絶縁体の上に形成された第1の導電体と、第1の導電体の上に形成された第3の絶縁体と、を有し、第1の酸化物絶縁体の伝導帯下端のエネルギー準位は、酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近く、第2の酸化物絶縁体の伝導帯下端のエネルギー準位は、酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近く、第3の酸化物絶縁体の伝導帯下端のエネルギー準位は、第2の酸化物絶縁体の伝導帯下端のエネルギー準位より真空準位に近く、第1の絶縁体は酸素を含み、第1の絶縁体は、昇温脱離ガス分析において、酸素分子の脱離量が1.0×10¹⁴molecules/cm²以上1.0×10¹⁶molecules/cm²以下であることを特徴とする半導体装置である。

また、本発明の他の一態様は、基板上に形成された第1の絶縁体と、第1の絶縁体の上に形成された第1の酸化物絶縁体と、第1の酸化物絶縁体の上面の少なくとも一部に接して形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された第2の酸化物絶縁体と、第2の酸化物絶縁体の上面の少なくとも一部に接して形成された第3の酸化物絶縁体と、第3の酸化物絶縁体の上に形成された第2の絶縁体と、第2の絶縁体の上に形成された第1の導電体と、第1の導電体の上に形成された第3の絶縁体と、を有し、第1の酸化物絶縁体のエネルギーギャップは、酸化物半導体のエネルギーギャップより大きく、第2の酸化物絶縁体のエネルギーギャップは、酸化物半導体のエネルギーギャップより大きく、第3の酸化物絶縁体のエネルギーギャップは、第2の酸化物絶縁体のエネルギーギャップより大きく、第1の絶縁体は酸素を含み、第1の絶縁体は、昇温脱離ガス分析において、酸素分子の脱離量が1.0×10¹⁴molecules/cm²以上1.0×10¹⁶molecules/cm²以下であることを特徴とする半導体装置である。

上記の半導体装置において、さらに第2の導電体と、第3の導電体と、を有し、第2の導電体は、第2の酸化物絶縁体の上面の少なくとも一部に接し、第3の酸化物絶縁体の下面の少なくとも一部に接しており、第3の導電体は、第2の酸化物絶縁体の上面の少なくとも一部に接し、第3の酸化物絶縁体の下面の少なくとも一部に接しており、第1の導電体の少なくとも一部は、第2の導電体及び第3の導電体と重ならないように形成してもよい。

また、上記の半導体装置において、第2の導電体及び第3の導電体は、第1の酸化物絶縁体及び酸化物半導体と重ならない領域において、第2の酸化物絶縁体の上面に接して形成してもよい。

また、上記の半導体装置において、さらに第2の導電体と、第3の導電体と、を有し、第2の導電体は、酸化物半導体の上面の少なくとも一部に接し、第2の酸化物絶縁体の下面の少なくとも一部に接しており、第3の導電体は、酸化物半導体の上面の少なくとも一部に接し、第2の酸化物絶縁体の下面の少なくとも一部に接しており、第1の導電体の少なくとも一部は、第2の導電体及び第3の導電体と重ならないように形成してもよい。

また、上記の半導体装置において、第3の酸化物絶縁体は、元素M(Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)、亜鉛および酸素を有してもよい。

また、上記の半導体装置において、第2の導電体及び第3の導電体は積層構造であり、第2の導電体及び第3の導電体の上側の層は、銀、銅、ルテニウム、イリジウム、白金及び金から選ばれた一種以上の元素を含む金属、または銀、銅、ルテニウム、イリジウム、白金及び金から選ばれた一種以上の元素を含む酸化物が用いられてもよい。

また、本発明の他の一態様は、基板上に形成された第1の絶縁体と、第1の絶縁体の上に形成された第1の酸化物絶縁体と、第1の酸化物絶縁体の上面の少なくとも一部に接して形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された第1の導電体と、酸化物半導体の上面の少なくとも一部に接して形成された第2の導電体と、第1の導電体と第2の導電体の上に形成され、酸化物半導体の上面の少なくとも一部に接して形成された第2の酸化物絶縁体と、第2の酸化物絶縁体の上に形成された第2の絶縁体と、第2の絶縁体の上に形成され、少なくとも一部が第1の導電体及び第2の導電体と重ならないように形成された第3の導電体と、第3の導電体の上に形成され、少なくとも一部が第1の絶縁体の上面と接して形成された第3の絶縁体と、を有し、第1の酸化物絶縁体および第2の酸化物絶縁体の伝導帯下端のエネルギー準位は、酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近く、第1の絶縁体と第3の絶縁体が接した領域と、酸化物半導体において、第1の導電体および第2の導電体と重ならず、第3の導電体と重なる領域と、の距離が3μm以下であり、第1の絶縁体は酸素を含み、第1の絶縁体は、昇温脱離ガス分析において、酸素分子の脱離量が1.0×10¹⁴molecules/cm²以上1.0×10¹⁶molecules/cm²以下であることを特徴とする半導体装置である。

また、上記の半導体装置において、第1の導電体の下面および第2の導電体の下面が第1の絶縁体の上面と接しなくてもよい。

また、上記の半導体装置において、第1の導電体および第2の導電体は、第1の導電体と重ならない領域において、少なくとも一部が第2の酸化物絶縁体を介して第3の絶縁体と重なってもよい。

また、上記の半導体装置において、さらに第4の導電体及び第4の絶縁体を有し、第4の導電体は、基板上に第1の絶縁膜より下に形成され、第4の絶縁体は、第4の導電体と第1の絶縁体との間に形成され、第4の絶縁体は、ホウ素、アルミニウム、シリコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物であってもよい。

また、上記の半導体装置において、第1の酸化物絶縁体、酸化物半導体及び第2の酸化物絶縁体は、インジウム、元素M(Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)、亜鉛および酸素を有していてもよい。

また、上記の半導体装置において、第3の絶縁膜は、酸素及びアルミニウムを有していてもよい。

また、本発明の他の一態様は、基板上に第1の絶縁体を成膜し、第1の絶縁体の上に第1の酸化物絶縁体、酸化物半導体、第1の導電体及び第2の導電体を形成し、酸化物半導体、第1の導電体及び第2の導電体の上に第2の酸化物絶縁体を形成し、第2の酸化物絶縁体の上に第2の絶縁体および第3の導電体を形成し、第3の導電体の上に、少なくとも一部が第1の絶縁体と接するように、RFスパッタリング法を用いて第3の絶縁体を成膜し、酸素を含む雰囲気で熱処理を行うことを特徴とする半導体装置の作製方法である。

また、本発明の他の一態様は、基板上に第1の絶縁体を成膜し、第1の絶縁体の上に第1の酸化物絶縁体、酸化物半導体、第1の導電体及び第2の導電体を形成し、酸化物半導体、第1の導電体及び第2の導電体の上に第2の酸化物絶縁体を形成し、第2の酸化物絶縁体の上に第2の絶縁体および第3の導電体を形成し、第3の導電体の上に、少なくとも一部が第1の絶縁体と接するように、原子層成膜法を用いて第3の絶縁体を成膜し、第3の絶縁体の上から酸素を添加し、酸素を含む雰囲気で熱処理を行うことを特徴とする半導体装置の作製方法である。

また、上記の半導体装置の作製方法において、酸素の添加は、イオン注入法によって行ってもよい。

また、上記の半導体装置の作製方法において、第1の酸化物絶縁体、酸化物半導体及び第2の酸化物絶縁体は、インジウム、元素M(Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)、亜鉛および酸素を有してもよい。

また、上記の半導体装置の作製方法において、第3の絶縁膜は、酸素及びアルミニウムを有してもよい。

安定した電気特性を有するトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。

または、該トランジスタを有する半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供することができる。または、新規なモジュールを提供することができる。または、新規な電子機器を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

本発明の一態様に係るトランジスタを説明する上面図および断面図。

本発明の一態様に係るバンド図。

CAAC−OSおよび単結晶酸化物半導体のXRDによる構造解析を説明する図、ならびにCAAC−OSの制限視野電子回折パターンを示す図。

CAAC−OSの断面TEM像、ならびに平面TEM像およびその画像解析像。

nc−OSの電子回折パターンを示す図、およびnc−OSの断面TEM像。

a−like OSの断面TEM像。

In−Ga−Zn酸化物の電子照射による結晶部の変化を示す図。

CAAC−OSの成膜モデルを説明する模式図。

InGaZnO

₄の結晶、およびペレットを説明する図。

nc−OSの成膜モデルを説明する模式図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

成膜装置を説明する模式図および断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

本発明の一態様に係るトランジスタを説明する上面図および断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する上面図および断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタを説明する断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

本発明の一態様に係るトランジスタの作製方法を説明する断面図。

本発明の一態様に係る半導体装置を示す回路図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る記憶装置を示す回路図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す回路図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す上面図。

本発明の一態様に係る半導体装置を示すブロック図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す断面図。

本発明の一態様に係る半導体装置を示す斜視図および断面図。

本発明の一態様に係る半導体装置を示すブロック図。

本発明の一態様に係る半導体装置を示す回路図。

本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。

本発明の一態様に係る半導体装置を示す回路図および断面図。

本発明の一態様に係る電子機器を示す斜視図。

実施例の計算に用いたモデルの断面図。

実施例で計算したエネルギー準位のグラフ。

実施例で計算したId−Vg特性のグラフ。

実施例で測定したId−Vg特性のグラフ。

実施例で測定したTDS分析の結果のグラフ。

実施例で測定したSIMS分析の結果のグラフ。

実施例で測定したId−Vg特性のグラフ。

実施例で測定した各種ばらつきのグラフ。

実施例で測定したShiftのばらつきのグラフ。

実施例で測定したストレス試験の結果のグラフ。

実施例で測定したTDS分析の結果のグラフ。

実施例で測定した反応率曲線のグラフ。

実施例で測定した昇温速度のグラフ。

実施例で計算した昇温脱離信号のグラフ。

実施例で測定したTDS分析の結果のグラフ。

実施例で計算したId−Vg特性のグラフ。

実施例で測定したストレス試験の結果のグラフ。

実施例で測定したストレス試験の結果のグラフ。

実施例で測定したストレス試験の結果のグラフ。

実施例で測定したストレス試験の結果のグラフ。

実施例で測定したストレス試験の結果のグラフ。

実施例で測定したストレス時間による各種変動値のグラフ。

実施例で測定したストレス時間による各種変動値のグラフ。

実施例で測定したΔShiftのばらつきのグラフ。

本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

以下の実施の形態に示す構成は、実施の形態に示す他の構成に対して適宜、適用、組み合わせ、又は置き換えなどを行って、本発明の一態様とすることができる。

なお、図において、大きさ、膜(層)の厚さ、または領域は、明瞭化のために誇張されている場合がある。

なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。

また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位(電圧)は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が0Vであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。

なお、第1、第2として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。

なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にDOS(Density of State)が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。

なお、本明細書において、Aが濃度Bの領域を有する、と記載する場合、例えば、Aのある領域における深さ方向全体が濃度Bである場合、Aのある領域における深さ方向の平均値が濃度Bである場合、Aのある領域における深さ方向の中央値が濃度Bである場合、Aのある領域における深さ方向の最大値が濃度Bである場合、Aのある領域における深さ方向の最小値が濃度Bである場合、Aのある領域における深さ方向の収束値が濃度Bである場合、測定上Aそのものの確からしい値の得られる領域が濃度Bである場合などを含む。

また、本明細書において、Aが大きさB、長さB、厚さB、幅Bまたは距離Bの領域を有する、と記載する場合、例えば、Aのある領域における全体が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における平均値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における中央値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における最大値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における最小値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における収束値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、測定上Aそのものの確からしい値の得られる領域が大きさB、長さB、厚さB、幅Bまたは距離Bである場合などを含む。

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示されるチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

なお、本明細書において、AがBより迫り出した形状を有すると記載する場合、上面図または断面図において、Aの少なくとも一端が、Bの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、AがBより迫り出した形状を有すると記載されている場合、例えば上面図において、Aの一端が、Bの一端よりも外側にある形状を有すると読み替えることができる。

本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

<トランジスタ1> 以下では、本発明の一態様に係る半導体装置の一例としてトランジスタの構成について説明する。

図1(A)乃至図1(C)を用いてトランジスタ10の構成について説明する。図1(A)はトランジスタ10の上面図である。図1(B)は図1(A)の一点鎖線A1−A2に対応する断面図であり、図1(C)は図1(A)の一点鎖線A3−A4に対応する断面図である。なお、一点鎖線A1−A2で示す領域では、トランジスタ10のチャネル長方向における構造を示しており、一点鎖線A3−A4で示す領域では、トランジスタ10のチャネル幅方向における構造を示している。また、図1(A)において、絶縁体106a、半導体106b、絶縁体106cは、導電体108a、108bなどとほぼ重なるように設けることができるが、上面図では見にくくなるため、絶縁体106a、半導体106b、絶縁体106cは少しずらして細い破線で表している。

図1(A)乃至図1(C)に示すように、トランジスタ10は、基板100の上に形成された絶縁体101、導電体102、絶縁体103及び絶縁体104と、絶縁体104の上に形成された絶縁体106a、半導体106b、絶縁体106c、絶縁体106dと、絶縁体106cの上に形成された導電体108a、導電体108b、導電体110a及び導電体110bと、絶縁体106dの上に形成された絶縁体112と、絶縁体112の上に形成された導電体114と、導電体114の上に形成された絶縁体116、絶縁体118、導電体120a及び導電体120bと、を有する。

ここで、絶縁体101、絶縁体103、絶縁体104、絶縁体106a、絶縁体106c、絶縁体106d、絶縁体112、絶縁体116及び絶縁体118は、絶縁膜又は絶縁層ということもできる。また、導電体102、導電体108a、導電体108b、導電体110a、導電体110b、導電体114、導電体120aおよび導電体120bは、導電膜又は導電層ということもできる。また、半導体106bは、半導体膜又は半導体層ということもできる。

なお、詳細は後述するが、絶縁体106a、絶縁体106c及び絶縁体106dは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質を用いる場合がある。しかしながら、半導体106bと積層させてトランジスタを形成する場合、電子は半導体106b、半導体106bと絶縁体106aの界面近傍、および半導体106bと絶縁体106cの界面近傍などを流れ、絶縁体106a、絶縁体106c及び絶縁体106dは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、絶縁体106a、絶縁体106c及び絶縁体106dを半導体と記載せず、絶縁体と記載するものとする。

基板100上に形成された絶縁体101の上に導電体102が形成されている。導電体102は、絶縁体106a、半導体106b、絶縁体106c、絶縁体106dと重なっている。導電体102の上に接して、導電体102を覆うように絶縁体103が形成されている。絶縁体103の上に絶縁体104が形成されている。

絶縁体104の上に絶縁体106aが形成され、絶縁体106aの上面の少なくとも一部に接して半導体106bが形成され、半導体106bの上面の少なくとも一部に接して絶縁体106cが形成される。図1(B)においては、絶縁体106a、半導体106b、絶縁体106cの端部が概略一致するように絶縁体106a、半導体106b、絶縁体106cが形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

絶縁体106cの上面の少なくとも一部に接して導電体108a及び導電体108bが形成されている。導電体108aと導電体108bは離間して形成されており、図1(A)に示すように導電体114を挟んで対向して形成されていることが好ましい。また、図1(B)に示すように、導電体108aの上に接して導電体110aを形成し、導電体108bの上に接して導電体110bを形成して、導電体を積層構造としてもよい。

絶縁体106cの上面の少なくとも一部に接して絶縁体106dが形成される。絶縁体106dは、導電体108aと導電体108bに挟まれる領域において絶縁体106cと接することが好ましい。図1(B)において絶縁体106dは、導電体108a及び導電体108b等を覆うように形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

絶縁体106dの上に絶縁体112が形成される。絶縁体112の上に、導電体108aと導電体108bの間に重なるように導電体114が形成される。図1(B)において絶縁体112は、絶縁体106d、導電体108a及び導電体108b等を覆うように形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

導電体114及び絶縁体112の上に絶縁体116が形成され、絶縁体116の上に絶縁体118が形成される。絶縁体118の上に導電体120a及び導電体120bが形成されている。導電体120a及び導電体120bは、絶縁体106d、絶縁体112、絶縁体116及び絶縁体118に形成された開口を介して、導電体110a及び導電体110bと接続されている。

なお、図1(E)に示すように、導電体114は、絶縁体112、絶縁体106d、絶縁体104、絶縁体103などに形成された開口を介して導電体102と接続される構成としてもよい。

<半導体1> 以下、半導体106bの詳細な構成について説明する。なお、本項目において、半導体106bに加えて、絶縁体106a、絶縁体106c及び絶縁体106dの構成についても説明を行う。

半導体106bは、例えば、インジウムを含む酸化物半導体である。半導体106bは、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、半導体106bは、元素Mを含むと好ましい。元素Mは、好ましくは、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表すとする。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体106bは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。

ただし、半導体106bは、インジウムを含む酸化物半導体に限定されない。半導体106bは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。

例えば、絶縁体106aおよび絶縁体106cは、半導体106bを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体106bを構成する酸素以外の元素一種以上、または二種以上から絶縁体106aおよび絶縁体106cが構成されるため、絶縁体106aと半導体106bとの界面、および半導体106bと絶縁体106cとの界面において、欠陥準位が形成されにくい。

絶縁体106a、半導体106bおよび絶縁体106cは、少なくともインジウムを含むと好ましい。なお、絶縁体106aがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高いとする。また、半導体106bがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。また、絶縁体106cがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高くする。なお、絶縁体106cは、絶縁体106aと同種の酸化物を用いても構わない。ただし、絶縁体106aまたは/および絶縁体106cがインジウムを含まなくても構わない場合がある。例えば、絶縁体106aまたは/および絶縁体106cが酸化ガリウムまたはGa−Zn酸化物であっても構わない。なお、絶縁体106a、半導体106bおよび絶縁体106cに含まれる各元素の原子数が、簡単な整数比にならなくても構わない。

例えば、スパッタリング法を用いて成膜する場合、絶縁体106aに用いるターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:2:4、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:3、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:6:3、In:M:Zn=1:6:4、In:M:Zn=1:6:5、In:M:Zn=1:6:6、In:M:Zn=1:6:7、In:M:Zn=1:6:8、In:M:Zn=1:6:9、In:M:Zn=1:10:1等がある。また、絶縁体106aに用いるターゲットの金属元素の原子数比をM:Zn=10:1としてもよい。

また、例えば、スパッタリング法を用いて成膜する場合、半導体106bに用いるターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:7等がある。特に、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される半導体106bの原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。

また、例えば、スパッタリング法を用いて成膜する場合、絶縁体106cに用いるターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:2:4、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:3、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:6:3、In:M:Zn=1:6:4、In:M:Zn=1:6:5、In:M:Zn=1:6:6、In:M:Zn=1:6:7、In:M:Zn=1:6:8、In:M:Zn=1:6:9、In:M:Zn=1:10:1等がある。また、絶縁体106cに用いるターゲットの金属元素の原子数比をM:Zn=10:1としてもよい。

なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、絶縁体106cがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さらに好ましくは90%以上とする。

例えば、絶縁体106dは、絶縁体106cを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。絶縁体106cを構成する酸素以外の元素一種以上、または二種以上から絶縁体106dが構成されるため、絶縁体106cと絶縁体106dとの界面において、欠陥準位が形成されにくい。

絶縁体106dは、絶縁体106cと比較して含まれるインジウムの量が少ないことが好ましい。絶縁体106dは、インジウムを含まないことがより好ましい。例えば、絶縁体106dは、酸化ガリウムやGa−Zn酸化物やIn−Ga−Zn酸化物などを用いることができる。なお、絶縁体106dに含まれる各元素の原子数は、簡単な整数比にならなくても構わない。例えば、スパッタリング法を用いて成膜する場合、絶縁体106dに用いるターゲットの金属元素の原子数比の代表例としては、Ga:Zn=10:1等がある。

このように、絶縁体106dにインジウムの含有量の少ない酸化物半導体、より好ましくはインジウムを含まない酸化物半導体を用いることにより、絶縁体106dからトランジスタ10のゲート絶縁膜として機能する絶縁体112にインジウムが拡散することを低減できる。ここで、絶縁体112中または絶縁体112と絶縁体106dの界面にインジウムが拡散しているとトランジスタのリーク電流が増大する要因となる。しかしながら、絶縁体106a、半導体106b、絶縁体106cと絶縁体112の間に、インジウムの含有量の少ない酸化物半導体、より好ましくはインジウムを含まない酸化物半導体である絶縁体106dを設けることにより、絶縁体112中または絶縁体112と絶縁体106dの界面におけるインジウムを低減し、リーク電流の増大を抑制することができる。さらにこのような構成とすることにより、リーク電流の増大を抑制しつつ、絶縁体106a、半導体106b、絶縁体106c中のインジウムの含有量を多くし、オン電流の増大を図ることができる。

半導体106bは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体106bのエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。ここで、絶縁体106aのエネルギーギャップは、半導体106bのエネルギーギャップより大きい。また、絶縁体106cのエネルギーギャップは、半導体106bのエネルギーギャップより大きい。また、絶縁体106dのエネルギーギャップは、絶縁体106cのエネルギーギャップより大きい。

半導体106bは、絶縁体106aおよび絶縁体106cよりも電子親和力の大きい酸化物を用いる。例えば、半導体106bとして、絶縁体106aおよび絶縁体106cよりも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。また、絶縁体106cは、絶縁体106dよりも電子親和力の大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。言い換えると、絶縁体106aの伝導帯下端のエネルギー準位は、半導体106bの伝導帯下端のエネルギー準位より真空準位に近い。また、絶縁体106cの伝導帯下端のエネルギー準位は、半導体106bの伝導帯下端のエネルギー準位より真空準位に近い。絶縁体106dの伝導帯下端のエネルギー準位は、絶縁体106cの伝導帯下端のエネルギー準位より真空準位に近い。

このとき、ゲート電圧を印加すると、絶縁体106a、半導体106b、絶縁体106c及び絶縁体106dのうち、電子親和力の大きい半導体106bにチャネルが形成される。

上記の通り、絶縁体106a、絶縁体106c及び絶縁体106dは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質からなる。しかしながら、半導体106bと積層させてトランジスタを形成する場合、電子は半導体106b、半導体106bと絶縁体106aの界面近傍、及び半導体106bと絶縁体106cの界面近傍などを流れ、絶縁体106a、絶縁体106c及び絶縁体106dは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、絶縁体106a、絶縁体106c及び絶縁体106dを半導体と記載せず、絶縁体と記載するものとする。なお、絶縁体106a、絶縁体106c及び絶縁体106dを絶縁体と記載するのは、あくまで半導体106bと比較してトランジスタの機能上絶縁体に近い機能を有するためなので、絶縁体106a、絶縁体106c及び絶縁体106dとして、半導体106bに用いることができる物質を用いる場合もある。

ここで、絶縁体106aと半導体106bとの間には、絶縁体106aと半導体106bとの混合領域を有する場合がある。また、半導体106bと絶縁体106cとの間には、半導体106bと絶縁体106cとの混合領域を有する場合がある。また、絶縁体106cと絶縁体106dとの間には、絶縁体106cと絶縁体106dとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、絶縁体106a、半導体106b、絶縁体106c及び絶縁体106dの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド図となる(図2参照。)。なお、絶縁体106a、半導体106b、絶縁体106c及び絶縁体106dは、それぞれの界面を明確に判別できない場合がある。

このとき、電子は、絶縁体106a中、絶縁体106c中及び絶縁体106d中ではなく、半導体106b中を主として移動する。上述したように、絶縁体106aと半導体106bとの界面における欠陥準位密度、および半導体106bと絶縁体106cとの界面における欠陥準位密度を低くすることによって、半導体106b中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。

また、上述した通り、インジウムの含有量の少ない酸化物半導体、より好ましくはインジウムを含まない酸化物半導体である絶縁体106dを、ゲート絶縁膜として機能する絶縁体112に接して形成することにより、絶縁体112中または絶縁体112と絶縁体106dの界面におけるインジウムを低減することができる。これにより、トランジスタ10のリーク電流の増大を抑制できる。しかしながら、半導体106bの上に絶縁体106dを直接接して形成すると、半導体106bと絶縁体106dに含有される金属元素の違いや、半導体106bと絶縁体106dの電子親和力の差によって、半導体106bと絶縁体106dの界面における欠陥準位密度が大きくなる恐れがある。

これに対して、絶縁体106cは、含有される元素及び電子親和力において、絶縁体106dよりも半導体106bに近しい。このような絶縁体106cを、半導体106bと絶縁体106dの間に形成することにより、半導体106bと絶縁体106dを直接接して形成する場合より、半導体106bに接する界面(半導体106bと絶縁体106cの界面)における欠陥準位密度を小さくすることができる。

これにより、半導体106bと絶縁体106cの界面における欠陥準位密度が低くなり、半導体106b中で電子の移動が阻害されることが少なくなる。よって、このような構成とすることにより移動度の向上を図ることもできる。また、トランジスタのドレイン電流のノイズの要因の一つとして、1/fノイズが挙げられる。1/fノイズとは、周波数fに反比例して大きくなる電流揺らぎの周波数成分のことを指す。1/fノイズの物理モデルとして、キャリアである電子が散乱され移動度が変化することを要因とするモデルがある。つまり、欠陥準位密度を低減し、移動度の向上を図ることによって、1/fノイズの低減を図ることができる。また、1/fノイズの低減を図ることにより、周波数が高くてもトランジスタのノイズを低くすることができるので、周波数特性の高いトランジスタを提供することができる。

以上のような構造で絶縁体106a、半導体106b、絶縁体106c、絶縁体106dを設けることにより、リーク電流の増大を抑制し、且つ1/fノイズの抑制を図ることができる。

また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。

トランジスタのオン電流を高くするためには、例えば、半導体106bの上面または下面(被形成面、ここでは絶縁体106a)の、1μm×1μmの範囲における二乗平均平方根(RMS:Root Mean Square)粗さが1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における平均面粗さ(Raともいう。)が1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における最大高低差(P−Vともいう。)が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より好ましくは7nm未満とすればよい。RMS粗さ、RaおよびP−Vは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムSPA−500などを用いて測定することができる。

また、トランジスタのオン電流を高くするためには、絶縁体106cの厚さは小さいほど好ましい。絶縁体106cの厚さは、絶縁体106aの厚さより小さく、半導体106bの厚さより小さいことが好ましい。例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下の領域を有する絶縁体106cとすればよい。一方、絶縁体106cは、チャネルの形成される半導体106bへ、隣接する絶縁体を構成する酸素以外の元素(水素、シリコンなど)が入り込まないようブロックする機能を有する。そのため、絶縁体106cは、ある程度の厚さを有することが好ましい。例えば、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上の厚さの領域を有する絶縁体106cとすればよい。また、絶縁体106cは、絶縁体104などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。

また、トランジスタのオン電流を高くするためには、絶縁体106dの厚さは小さいほど好ましい。絶縁体106dの厚さと絶縁体106cの厚さの和は、半導体106bの厚さより小さいことが好ましい。

また、信頼性を高くするためには、絶縁体106aは厚く、絶縁体106cは薄いことが好ましい。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上の厚さの領域を有する絶縁体106aとすればよい。絶縁体106aの厚さを、厚くすることで、隣接する絶縁体と絶縁体106aとの界面からチャネルの形成される半導体106bまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、200nm以下、好ましくは120nm以下、さらに好ましくは80nm以下の厚さの領域を有する絶縁体106aとすればよい。

例えば、半導体106bと絶縁体106aとの間に、例えば、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)において、1×10¹⁶atoms/cm³以上1×10¹⁹atoms/cm³以下、好ましくは1×10¹⁶atoms/cm³以上5×10¹⁸atoms/cm³以下、さらに好ましくは1×10¹⁶atoms/cm³以上2×10¹⁸atoms/cm³以下のシリコン濃度となる領域を有する。また、半導体106bと絶縁体106cとの間に、SIMSにおいて、1×10¹⁶atoms/cm³以上1×10¹⁹atoms/cm³以下、好ましくは1×10¹⁶atoms/cm³以上5×10¹⁸atoms/cm³以下、さらに好ましくは1×10¹⁶atoms/cm³以上2×10¹⁸atoms/cm³以下のシリコン濃度となる領域を有する。

また、半導体106bの水素濃度を低減するために、絶縁体106aおよび絶縁体106cの水素濃度を低減すると好ましい。絶縁体106aおよび絶縁体106cは、SIMSにおいて、1×10¹⁶atoms/cm³以上2×10²⁰atoms/cm³以下、好ましくは1×10¹⁶atoms/cm³以上5×10¹⁹atoms/cm³以下、より好ましくは1×10¹⁶atoms/cm³以上1×10¹⁹atoms/cm³以下、さらに好ましくは1×10¹⁶atoms/cm³以上5×10¹⁸atoms/cm³以下の水素濃度となる領域を有する。また、半導体106bの窒素濃度を低減するために、絶縁体106aおよび絶縁体106cの窒素濃度を低減すると好ましい。絶縁体106aおよび絶縁体106cは、SIMSにおいて、1×10¹⁵atoms/cm³以上5×10¹⁹atoms/cm³以下、好ましくは1×10¹⁵atoms/cm³以上5×10¹⁸atoms/cm³以下、より好ましくは1×10¹⁵atoms/cm³以上1×10¹⁸atoms/cm³以下、さらに好ましくは1×10¹⁵atoms/cm³以上5×10¹⁷atoms/cm³以下の窒素濃度となる領域を有する。

ここで、図1(D)に絶縁体106a、半導体106b、絶縁体106cの中央近傍の拡大断面図を示す。図1(B)及び(D)に示すように、半導体106b又は絶縁体106cなどの導電体108a又は導電体108bと接する領域(図1(B)及び図1(D)では点線で表示)に低抵抗領域109a及び低抵抗領域109bが形成されることがある。低抵抗領域109a及び低抵抗領域109bは、主に、半導体106b又は絶縁体106cが接した導電体108a又は導電体108bに酸素を引き抜かれる、又は導電体108a又は導電体108bに含まれる導電材料が半導体106b又は絶縁体106c中の元素と結合することにより形成される。このような低抵抗領域109a及び低抵抗領域109bが形成されることにより、導電体108a又は導電体108bと半導体106b又は絶縁体106cとの接触抵抗を低減することが可能となるのでトランジスタ10のオン電流を増大させることができる。

また、図示してはいないが、絶縁体106aと導電体108a又は導電体108bとが接する領域においても低抵抗領域が形成されることもある。また、以降の図面においても同様の点線は低抵抗領域を指し示すものとする。

また、図1(D)に示すように、絶縁体106cは、導電体108aと導電体108bの間に導電体108a及び導電体108bと重なった領域より膜厚の薄い領域を有することがある。これは、導電体108a及び導電体108bを形成する際に、絶縁体106cの上面の一部を除去することにより形成される。絶縁体106cの上面には、導電体108a及び導電体108bとなる導電体を成膜した際に、低抵抗領域109a及び109bと同様の抵抗の低い領域が形成される場合がある。このように、絶縁体106cの上面の導電体108aと導電体108bの間に位置する領域を除去することにより、絶縁体106cの上面の抵抗が低い領域にチャネルが形成されることを防ぐことができる。また、以降の図面において、拡大図などで膜厚の薄い領域を示さない場合でも、同様の膜厚の薄い領域が形成されている場合がある。

<酸化物半導体の構造について> 以下では、酸化物半導体の構造について説明する。

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、CAAC−OS(c−axis−aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体およびnc−OSなどがある。

非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。

即ち、安定な酸化物半導体を完全な非晶質(completely amorphous)酸化物半導体とは呼べない。また、等方的でない(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、a−like OSは、等方的でないが、鬆(ボイドともいう。)を有する不安定な構造である。不安定であるという点では、a−like OSは、物性的に非晶質酸化物半導体に近い。

まずは、CAAC−OSについて説明する。

CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一種である。

CAAC−OSをX線回折(XRD:X−Ray Diffraction)によって解析した場合について説明する。例えば、空間群R−3mに分類されるInGaZnO₄の結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行うと、図3(A)に示すように回折角(2θ)が31°近傍にピークが現れる。このピークは、InGaZnO₄の結晶の(009)面に帰属されることから、CAAC−OSでは、結晶がc軸配向性を有し、c軸がCAAC−OSの膜を形成する面(被形成面ともいう。)、または上面に略垂直な方向を向いていることが確認できる。なお、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、空間群Fd−3mに分類される結晶構造に起因する。そのため、CAAC−OSは、該ピークを示さないことが好ましい。

一方、CAAC−OSに対し、被形成面に平行な方向からX線を入射させるin−plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnO₄の結晶の(110)面に帰属される。そして、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図3(B)に示すように明瞭なピークは現れない。一方、単結晶InGaZnO₄に対し、2θを56°近傍に固定してφスキャンした場合、図3(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸およびb軸の配向が不規則であることが確認できる。

次に、電子回折によって解析したCAAC−OSについて説明する。例えば、InGaZnO₄の結晶を有するCAAC−OSに対し、CAAC−OSの被形成面に平行にプローブ径が300nmの電子線を入射させると、図3(D)に示すような回折パターン(制限視野電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO₄の結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図3(E)に示す。図3(E)より、リング状の回折パターンが確認される。したがって、プローブ径が300nmの電子線を用いた電子回折によっても、CAAC−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図3(E)における第1リングは、InGaZnO₄の結晶の(010)面および(100)面などに起因すると考えられる。また、図3(E)における第2リングは(110)面などに起因すると考えられる。

また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像であってもペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない場合がある。そのため、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

図4(A)に、試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって観察することができる。

図4(A)より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは1nm以上のものや、3nm以上のものがあることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、CAAC−OSを、CANC(C−Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。ペレットは、CAAC−OSの被形成面または上面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。

また、図4(B)および図4(C)に、試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を示す。図4(D)および図4(E)は、それぞれ図4(B)および図4(C)を画像処理した像である。以下では、画像処理の方法について説明する。まず、図4(B)を高速フーリエ変換(FFT:Fast Fourier Transform)処理することでFFT像を取得する。次に、取得したFFT像において原点を基準に、2.8nm⁻¹から5.0nm⁻¹の間の範囲を残すマスク処理する。次に、マスク処理したFFT像を、逆高速フーリエ変換(IFFT:Inverse Fast Fourier Transform)処理することで画像処理した像を取得する。こうして取得した像をFFTフィルタリング像と呼ぶ。FFTフィルタリング像は、Cs補正高分解能TEM像から周期成分を抜き出した像であり、格子配列を示している。

図4(D)では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

図4(E)では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または/および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、CAAC−OSが、a−b面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

以上に示すように、CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のペレット(ナノ結晶)が連結し、歪みを有した結晶構造となっている。よって、CAAC−OSを、CAA crystal(c−axis−aligned a−b−plane−anchored crystal)を有する酸化物半導体と称することもできる。

また、CAAC−OSは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、CAAC−OSは、不純物濃度の低い酸化物半導体ということもできる。また、CAAC−OSは、酸素欠損の少ない酸化物半導体ということもできる。不純物および酸素欠損の少ないCAAC−OSは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を8×10¹¹/cm³未満、好ましくは1×10¹¹/cm³未満、さらに好ましくは1×10¹⁰/cm³未満であり、1×10⁻⁹/cm³以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、CAAC−OSを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

また、CAAC−OSは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

酸化物半導体中の酸素欠損に捕獲された水素(以下V_OHと呼ぶことがある。)は、キャリアに対して散乱中心として機能する。このため、V_OHが形成されることにより、トランジスタの移動度やS値(Subthreshold swing value)の悪化が引き起こされる。これに対して、不純物である水素を低減し、酸素欠損も低減することが重要である。酸素欠損は、酸化物半導体に酸素を供給することによって、補填することができる。

酸素欠損の補填は、酸化物半導体に接して設けられる酸化シリコンなどの絶縁体中の過剰酸素(以下、ex−Oと呼ぶことがある。)を用いることが好ましい。このとき、酸素欠損に捕獲された水素V_OHに過剰酸素ex−Oが作用することで、OHが形成される可能性がある。このOHは、浅い位置のDOS(shallow level DOS)として機能するおそれがある。これにより、以下の式に表されるように、半導体中のキャリアである電子がOHに捕獲されたり、捕獲されたキャリアである電子が放出されたりする。

このようなOHは、酸化物半導体に含まれるZnと結合し、ZnOHとなることにより安定する。このようにして、OHは、浅い位置のDOSとしての機能を失うと推察される。このためには、上記トランジスタ10においては、絶縁体106a、半導体106b、絶縁体106c、絶縁体106dが亜鉛を過剰に含むことが好ましい。例えば、絶縁体106aおよび/または絶縁体106cとして、上記のIn:M:Zn=1:4:5のターゲットを用いて成膜した酸化物半導体などを用いることが好ましい。特に、最も下の層の絶縁体106aにIn:M:Zn=1:4:5のターゲットを用いて成膜した酸化物半導体を用いることにより、絶縁体106aからZnが放出され、半導体106b、絶縁体106cおよび絶縁体106dのバルク中および/または界面にZnが拡散する。これにより、より多くのOHとZnを結合させることができる。

このような構成にすることによって、トランジスタの酸化物半導体において、浅い位置のDOSの形成を低減することができる。これにより、トランジスタ中のキャリア電子の移動を阻害する要因が低減されるので、オン電流の増大、移動度の向上、S値が良好になるなどの効果が得られる。

また、酸化物半導体において亜鉛は比較的結晶構造を形成しやすい。このため、絶縁体106a、半導体106b、絶縁体106cに多くの亜鉛を含ませることにより、上記のCAAC−OSを形成しやすくなる。

次に、nc−OSについて説明する。

nc−OSをXRDによって解析した場合について説明する。例えば、nc−OSに対し、out−of−plane法による構造解析を行うと、配向性を示すピークが現れない。即ち、nc−OSの結晶は配向性を有さない。

また、例えば、InGaZnO₄の結晶を有するnc−OSを薄片化し、厚さが34nmの領域に対し、被形成面に平行にプローブ径が50nmの電子線を入射させると、図5(A)に示すようなリング状の回折パターン(ナノビーム電子回折パターン)が観測される。また、同じ試料にプローブ径が1nmの電子線を入射させたときの回折パターン(ナノビーム電子回折パターン)を図5(B)に示す。図5(B)より、リング状の領域内に複数のスポットが観測される。したがって、nc−OSは、プローブ径が50nmの電子線を入射させることでは秩序性が確認されないが、プローブ径が1nmの電子線を入射させることでは秩序性が確認される。

また、厚さが10nm未満の領域に対し、プローブ径が1nmの電子線を入射させると、図5(C)に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが10nm未満の範囲において、nc−OSが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。

図5(D)に、被形成面と略平行な方向から観察したnc−OSの断面のCs補正高分解能TEM像を示す。nc−OSは、高分解能TEM像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。nc−OSに含まれる結晶部は、1nm以上10nm以下の大きさであり、特に1nm以上3nm以下の大きさであることが多い。なお、結晶部の大きさが10nmより大きく100nm以下である酸化物半導体を微結晶酸化物半導体(micro crystalline oxide semiconductor)と呼ぶことがある。nc−OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼ぶ場合がある。

このように、nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。

なお、ペレット(ナノ結晶)間で結晶方位が規則性を有さないことから、nc−OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non−Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。

nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、a−like OSや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。

a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。

図6に、a−like OSの高分解能断面TEM像を示す。ここで、図6(A)は電子照射開始時におけるa−like OSの高分解能断面TEM像である。図6(B)は4.3×10⁸e⁻/nm²の電子(e⁻)照射後におけるa−like OSの高分解能断面TEM像である。図6(A)および図6(B)より、a−like OSは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。

鬆を有するため、a−like OSは、不安定な構造である。以下では、a−like OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

試料として、a−like OS、nc−OSおよびCAAC−OSを準備する。いずれの試料もIn−Ga−Zn酸化物である。

まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有する。

なお、InGaZnO₄の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、以下では、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnO₄の結晶部と見なした。なお、格子縞は、InGaZnO₄の結晶のa−b面に対応する。

図7は、各試料の結晶部(22箇所から30箇所)の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図7より、a−like OSは、TEM像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図7より、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、電子(e⁻)の累積照射量が4.2×10⁸e⁻/nm²においては1.9nm程度の大きさまで成長していることがわかる。一方、nc−OSおよびCAAC−OSは、電子照射開始時から電子の累積照射量が4.2×10⁸e⁻/nm²までの範囲で、結晶部の大きさに変化が見られないことがわかる。図7より、電子の累積照射量によらず、nc−OSおよびCAAC−OSの結晶部の大きさは、それぞれ1.3nm程度および1.8nm程度であることがわかる。なお、電子線照射およびTEMの観察は、日立透過電子顕微鏡H−9000NARを用いた。電子線照射条件は、加速電圧を300kV、電流密度を6.7×10⁵e⁻/(nm²・s)、照射領域の直径を230nmとした。

このように、a−like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど見られない。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造であることがわかる。

また、鬆を有するため、a−like OSは、nc−OSおよびCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満である。また、nc−OSの密度およびCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満である。単結晶の密度の78%未満である酸化物半導体は、成膜すること自体が困難である。

例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnO₄の密度は6.357g/cm³である。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm³以上5.9g/cm³未満である。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度およびCAAC−OSの密度は5.9g/cm³以上6.3g/cm³未満である。

なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有する積層膜であってもよい。

以下では、CAAC−OSの成膜方法の一例について説明する。

図8は、成膜室内を説明する模式図である。CAAC−OSは、スパッタリング法により成膜することができる。

図8に示すように、基板5220とターゲット5230とは向かい合うように配置している。基板5220とターゲット5230との間にはプラズマ5240がある。プラズマ5240は、スパッタガスの成分がイオン化したイオン5201を有する。

イオン5201は、ターゲット5230に向けて加速されており、ターゲット5230に衝撃することでペレット状の粒子であるペレット5200を剥離させる。そのとき、同時に、ターゲット5230を構成する原子からなる粒子5203も剥離する。そして、ペレット5200および粒子5203は、プラズマ5240中で電荷を受け取ることで帯電する。

基板5220上には既に堆積している酸化物薄膜5206がある。ペレット5200および粒子5203は、酸化物薄膜5206上に到達すると、他のペレット5200を避けるように堆積する。これは、ペレット5200の表面が同じ極性(ここでは負)に帯電していることに起因した反発する力(斥力)による。なお、基板5220は加熱されており、堆積するペレット5200および粒子5203は基板5220の表面でマイグレーションを起こす。

したがって、基板5220上の酸化物薄膜5206およびペレット5200は、図9(A)に示すような断面形状となる。

なお、ペレット5200は、ターゲット5230が劈開した形状となる。例えば、In−M−Zn酸化物(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)では、図9(B)に示す断面形状、および図9(C)に示す上面形状となる。

次に、CAAC−OSの成膜モデルについて詳細に説明する。

基板5220とターゲット5230との距離d(ターゲット−基板間距離(T−S間距離)ともいう。)は0.01m以上1m以下、好ましくは0.02m以上0.5m以下とする。成膜室内は、ほとんどが成膜ガス(例えば、酸素、アルゴン、または酸素を5体積%以上の割合で含む混合ガス)で満たされ、0.01Pa以上100Pa以下、好ましくは0.1Pa以上10Pa以下に制御される。ここで、ターゲット5230に一定以上の電圧を印加することで、放電が始まり、プラズマ5240が確認される。なお、ターゲット5230の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン5201が生じる。イオン5201は、例えば、酸素の陽イオン(O⁺)やアルゴンの陽イオン(Ar⁺)などである。なお、図示しないが、基板5220の下部に加熱機構を設けてもよい。

また、図示しないが、ターゲット5230は、バッキングプレートに接着されている。バッキングプレートを介してターゲット5230と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。

ターゲット5230は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。

高密度プラズマ領域で生じたイオン5201は、電界によってターゲット5230側に加速され、やがてターゲット5230と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット5200が剥離する。ペレット5200の断面は、図9(B)のようになり、上面は図9(C)のようになる。なお、ペレット5200は、イオン5201の衝突の衝撃によって、構造に歪みが生じる場合がある。

ペレット5200は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット5200は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット5200の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形(例えば、正三角形)が2個合わさった四角形(例えば、ひし形)となる場合もある。

ペレット5200は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット5200は、厚さを0.4nm以上1nm以下、好ましくは0.6nm以上0.8nm以下とする。また、例えば、ペレット5200は、幅を1nm以上3nm以下、好ましくは1.2nm以上2.5nm以下とする。

ペレット5200は、プラズマ5240を通過する際に、表面が負または正に帯電する場合がある。それは、例えば、ペレット5200がプラズマ5240中にあるO₂⁻から負の電荷を受け取ることによる。その結果、ペレット5200の表面の酸素原子が負に帯電する場合がある。また、ペレット5200は、プラズマ5240を通過する際に、プラズマ5240中のインジウム、元素M、亜鉛または酸素などと結合することで成長する場合がある。

プラズマ5240を通過したペレット5200および粒子5203は、基板5220の表面に達する。なお、粒子5203の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。

また、粒子5203が、ペレット5200間を埋め終わると、ペレット5200と同程度の厚さを有する層(第1の層)が形成される。すなわち、初期においてナノ結晶のペレット5200を有し、かつ基板5220上で成長することで一体化する。一体化した層の上には新たな一つ目のペレット5200が堆積する。そして、第2の層が形成される。さらに、これが繰り返されることで、積層体を有する薄膜構造が形成される。

なお、ペレット5200の堆積の仕方は、基板5220の表面温度などによっても変化する。例えば、基板5220の表面温度が高いと、ペレット5200が基板5220の表面でマイグレーションを起こす。その結果、ペレット5200と別のペレット5200とが、粒子5203を介さずに連結する割合が増加するため、配向性の高いCAAC−OSとなる。CAAC−OSを成膜する際の基板5220の表面温度は、100℃以上500℃未満、好ましくは140℃以上450℃未満、さらに好ましくは170℃以上400℃未満である。したがって、基板5220として第8世代以上の大面積基板を用いた場合でも、反りなどが生じることはほとんどないことがわかる。

一方、基板5220の表面温度が低いと、ペレット5200が基板5220の表面でマイグレーションを起こしにくくなる。その結果、ペレット5200同士が積み重なることで配向性の低いnc−OSなどとなる(図10参照)。nc−OSでは、ペレット5200が負に帯電していることにより、ペレット5200は等距離で堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。

また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て10nm以上200nm以下、15nm以上100nm以下、または20nm以上50nm以下となる場合がある。

以上のような成膜モデルにより、ペレット5200が基板5220の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、CAAC−OSの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、CAAC−OSおよびnc−OSは、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板5220の表面(被形成面)の構造が非晶質構造(例えば非晶質酸化シリコン)であっても、CAAC−OSを成膜することは可能である。

また、被形成面である基板5220の表面に凹凸がある場合でも、その形状に沿ってペレット5200が配列することがわかる。

以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するCAAC−OSを得ることができる。

<基板、絶縁体、導電体1> 以下に、トランジスタ10の半導体以外の各構成要素について詳細な説明を行う。

基板100は、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

また、基板100として、トランジスタ作製時の加熱処理に耐えうる可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板100として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板100が伸縮性を有してもよい。また、基板100は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板100の厚さは、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下とする。基板100を薄くすると、半導体装置を軽量化することができる。また、基板100を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板100上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。

可とう性基板である基板100としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板100は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板100としては、例えば、線膨張率が1×10⁻³/K以下、5×10⁻⁵/K以下、または1×10⁻⁵/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板100として好適である。

絶縁体101は、水素又は水をブロックする機能を有する絶縁体を用いる。絶縁体106a、半導体106b、絶縁体106c、絶縁体106d近傍に設けられる絶縁体中の水素や水は、酸化物半導体としても機能する絶縁体106a、半導体106b、絶縁体106c、絶縁体106d中にキャリアを生成する要因の一つとなる。これによりトランジスタ10の信頼性が低下するおそれがある。特に基板100としてスイッチ素子などのシリコン系半導体素子を設けた基板を用いる場合、当該半導体素子のダングリングボンドを終端するために水素が用いられ、当該水素がトランジスタ10まで拡散するおそれがある。これに対して水素又は水をブロックする機能を有する絶縁体101を設けることによりトランジスタ10の下層から水素又は水が拡散するのを抑制し、トランジスタ10の信頼性を向上させることができる。

また、絶縁体101は酸素をブロックする機能も有することが好ましい。絶縁体101が絶縁体104から拡散する酸素をブロックすることにより、絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

絶縁体101としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。これらを絶縁体101として用いることにより、酸素、水素又は水の拡散をブロックする効果を示す絶縁膜として機能することができる。また、絶縁体101としては、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。これらを絶縁体101として用いることにより、水素、水の拡散をブロックする効果を示す絶縁膜として機能することができる。なお、本明細書等において、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指し、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多いものを指す。

導電体102は、導電体108aと導電体108bに挟まれる領域において、少なくとも一部が半導体106bと重なることが好ましい。導電体102は、トランジスタ10のバックゲートとして機能する。このような導電体102を設けることにより、トランジスタ10のしきい値電圧の制御を行うことができる。なお、トランジスタ10において導電体102が形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

導電体102としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。

絶縁体103は導電体102を覆うように設けられる。絶縁体103は、酸素をブロックする機能を有することが好ましい。このような絶縁体103を設けることにより、導電体102の酸化を防ぐ、言い換えると絶縁体104から導電体102が酸素を引き抜くことを防ぐことができる。これにより、絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。また、絶縁体103の被覆性を高くすることにより、より絶縁体104から引き抜かれる酸素をより低減し、絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dにより効果的に酸素を供給することができる。

絶縁体103としては、ホウ素、アルミニウム、シリコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物を用いる。好ましくは、酸化ハフニウムまたは酸化アルミニウムを用いる。

また、導電体102と同じ層に配線などの導電体を設ける場合、当該導電体も覆うように絶縁体103を形成することが好ましい。

なお、導電体102を設けない構成とする場合、必ずしも絶縁体103を設ける必要はない。絶縁体103を設けない場合、絶縁体101が酸素をブロックする機能を有することが好ましい。

絶縁体104は過剰酸素を有する絶縁体であることが好ましい。このような絶縁体104を設けることにより、絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに酸素を供給することができる。当該酸素により、酸化物半導体である絶縁体106a、半導体106b、絶縁体106c、絶縁体106dの欠陥となる酸素欠損を低減することができる。これにより、絶縁体106a、半導体106b、絶縁体106c、絶縁体106dを欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。

絶縁体104としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体104としては、酸化シリコン、酸化窒化シリコンを用いることが好ましい。また、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いてもよい。

過剰酸素を有する絶縁体104は、昇温脱離ガス分光法分析(TDS分析)にて、100℃以上700℃以下または100℃以上500℃以下の表面温度の範囲で、酸素分子の脱離量が1.0×10¹⁴molecules/cm²以上1.0×10¹⁶molecules/cm²以下、より好ましくは、1.0×10¹⁵molecules/cm²以上5.0×10¹⁵molecules/cm²以下となる。

TDS分析を用いた酸素の放出量の測定方法について、以下に説明する。

測定試料をTDS分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。

例えば、標準試料である所定の密度の水素を含むシリコン基板のTDS分析結果、および測定試料のTDS分析結果から、測定試料の酸素分子の放出量(N_O2)は、下に示す式で求めることができる。ここで、TDS分析で得られる質量電荷比32で検出されるガスの全てが酸素分子由来と仮定する。CH₃OHの質量電荷比は32であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。

N_O2=N_H2/S_H2×S_O2×α

N_H2は、標準試料から脱離した水素分子を密度で換算した値である。S_H2は、標準試料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、N_H2/S_H2とする。S_O2は、測定試料をTDS分析したときのイオン強度の積分値である。αは、TDS分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平6−275697公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。

また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。

なお、N_O2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。

または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、5×10¹⁷spins/cm³以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法(ESR:Electron Spin Resonance)にて、g値が2.01近傍に非対称の信号を有することもある。

また、絶縁体104は、基板100からの不純物の拡散を防止する機能を有してもよい。また、絶縁体104は、水素トラップを有する絶縁体としてもよい。

また、上述の通り半導体106bの上面又は下面は平坦性が高いことが好ましい。このため、絶縁体104の上面に化学機械研磨(CMP:Chemical Mechanical Polishing)法などによって平坦化処理を行って平坦性の向上を図ってもよい。

導電体108a及び導電体108bは、それぞれトランジスタ10のソース電極またはドレイン電極のいずれかとして機能する。

導電体108a及び導電体108bとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。

導電体110a及び導電体110bは、酸化反応のギブス自由エネルギーが高い物質を用いることが好ましい。このような導電体110a及び導電体110bを設けることにより、導電体108a及び導電体108bの上面において、接する膜から酸素を引き抜くことが抑制できる。これにより、導電体108a及び導電体108bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

導電体110a及び導電体110bとしては、例えば、銀、銅、ルテニウム、イリジウム、白金および金から選ばれた一種以上の元素を含む金属又は酸化物を、単層で、または積層で用いればよい。なお、導電体110a及び導電体110bとして酸化物を用いる場合、導電率が高いため、ルテニウムまたはイリジウムを含む酸化物を用いると好ましい。ルテニウムまたはイリジウムを含む酸化物の一例としては、RuO_X(Xは0.5以上3以下)、IrO_X(Xは0.5以上3以下)、SrRuO_X(Xは1以上5以下)などが挙げられる。また、導電体110a及び導電体110bとしてタングステンシリサイドなどを用いてもよい。

なお、図1(B)において導電体110a及び導電体110bが、導電体108a及び導電体108bの上に形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。例えば、導電体110aおよび導電体110bを形成せず、導電体108a及び導電体108bのみの構成としてもよいし、導電体108a及び導電体108bを形成せず、導電体110aおよび導電体110bのみの構成としてもよい。また、導電体108a及び導電体108bの下に導電体110a及び導電体110bを設ける構成としてもよい。

絶縁体112は、トランジスタ10のゲート絶縁膜として機能する。絶縁体112は、絶縁体104と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体112を設けることにより、絶縁体112から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに酸素を供給することができる。

絶縁体112としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体112としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。

導電体114はトランジスタ10のゲート電極として機能する。導電体114としては、導電体102として用いることができる導電体を用いればよい。

ここで、図1(C)に示すように、導電体102および導電体114の電界によって、半導体106bを電気的に取り囲むことができる(導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。)。そのため、半導体106bの全体(上面、下面および側面)にチャネルが形成される。s−channel構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を高くすることができる。

なお、トランジスタがs−channel構造を有する場合、半導体106bの側面にもチャネルが形成される。したがって、半導体106bが厚いほどチャネル領域は大きくなる。即ち、半導体106bが厚いほど、トランジスタのオン電流を高くすることができる。また、半導体106bが厚いほど、キャリアの制御性の高い領域の割合が増えるため、サブスレッショルドスイング値を小さくすることができる。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上、より好ましくは100nm以上の厚さの領域を有する半導体106bとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、300nm以下、好ましくは200nm以下、さらに好ましくは150nm以下の厚さの領域を有する半導体106bとすればよい。なお、チャネル形成領域が縮小していくと、半導体106bが薄いほうがトランジスタの電気特性が向上する場合もある。よって、半導体106bの厚さが10nm未満であってもよい。

高いオン電流が得られるため、s−channel構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有する。

絶縁体116及び絶縁体118は、トランジスタ10の層間絶縁膜として機能する。絶縁体116は、絶縁体104と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体116を設けることにより、絶縁体116から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに酸素を供給することができる。絶縁体116としては、絶縁体104として用いることができる絶縁体を用いればよい。

絶縁体118としては、例えば、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体118は酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロックする効果を有することが好ましい。このような絶縁体としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

酸化アルミニウムは、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁体118に適用するのに好ましい。また、酸化アルミニウムに含まれる酸素を、絶縁体116等を介して絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに拡散させることもできる。

導電体120a及び導電体120bは、トランジスタ10のソース電極またはドレイン電極に電気的に接続された配線として機能する。導電体120a及び導電体120bとしては、導電体108a及び導電体108bとして用いることができる導電体を用いればよい。

以上のような構成とすることにより、安定した電気特性を有するトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。

<トランジスタ1変形例> 以下、トランジスタ10の変形例について図11乃至図17を用いて説明する。なお、図11乃至図17は、図1(B)及び図1(C)と同様に、トランジスタのチャネル長方向の断面図とトランジスタのチャネル幅方向の断面図になる。

図11(A)(B)に示すトランジスタ12は、導電体102及び絶縁体103が形成されていない点においてトランジスタ10と異なる。この場合、絶縁体101が酸素をブロックする機能を有することで、絶縁体104からより効果的に絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに酸素を供給することができる。

図11(C)(D)に示すトランジスタ14は、導電体102の上に導電体122が形成され、絶縁体103が形成されていない点においてトランジスタ10と異なる。導電体122は導電体110a及び導電体110bと同様の導電体が用いられている。このような構成にすることにより、導電体102の上面において、絶縁体104から酸素を引き抜くことが抑制できる。これにより、導電体102の一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

図12(A)(B)に示すトランジスタ16は、導電体114と絶縁体112の端部が概略一致するように形成されている点においてトランジスタ10と異なる。また、図12(C)(D)に示すトランジスタ17は、導電体114、絶縁体112及び絶縁体106dの端部が概略一致するように形成されている点においてトランジスタ10と異なる。

図13(A)(B)に示すトランジスタ18は、導電体108a及び導電体108bが半導体106b及び絶縁体106cと重ならない領域において、絶縁体106aの上面に接して形成されている点においてトランジスタ16と異なる。ここで、導電体108a及び導電体108bが絶縁体104と離間して形成されている。このような構成にすることにより、導電体108a及び導電体108bの下面において、絶縁体104から酸素を引き抜くことが抑制できる。これにより、導電体108a及び導電体108bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

なお、絶縁体106aは、半導体106bと重なっていない領域の膜厚が、半導体106bと重なっている領域の膜厚より薄くなることがある。これは、半導体106bを形成する際に、絶縁体106aの上面の一部が除去されることがあるためである。

図13(C)(D)に示すトランジスタ19は、導電体114、絶縁体112及び絶縁体106dの端部が概略一致するように形成されている点においてトランジスタ18と異なる。

図14(A)(B)に示すトランジスタ20は、導電体108a及び導電体108bが絶縁体106a及び半導体106bと重ならない領域において、絶縁体106cの上面に接して形成されている点においてトランジスタ10と異なる。ここで、導電体108a及び導電体108bが絶縁体104と離間して形成されている。このような構成にすることにより、導電体108a及び導電体108bの下面において、絶縁体104から酸素を引き抜くことが抑制できる。これにより、導電体108a及び導電体108bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

図14(C)(D)に示すトランジスタ22は、導電体114、絶縁体112及び絶縁体106dの端部が概略一致するように形成されている点においてトランジスタ20と異なる。

図15(A)(B)に示すトランジスタ24は、導電体114及び絶縁体112の上に絶縁体118が形成され、絶縁体118の上に絶縁体116が形成されている点においてトランジスタ10と異なる。このような構成にすることにより、絶縁体118から絶縁体104により多くの酸素を供給することができ、絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

図15(C)(D)に示すトランジスタ26は、導電体108a及び導電体108bの下面が絶縁体106cの上面のみに接して形成されている点においてトランジスタ10と異なる。図15(C)(D)に示すように、導電体108aの一方の端部が絶縁体106a、半導体106b、絶縁体106cの一方の端部と概略一致するように形成し、導電体108bの一方の端部が絶縁体106a、半導体106b、絶縁体106cの他方の端部と概略一致するように形成してもよい。ここで、導電体108a及び導電体108bが絶縁体104と離間して形成されている。このような構成にすることにより、導電体108a及び導電体108bの下面において、絶縁体104から酸素を引き抜くことが抑制できる。これにより、導電体108a及び導電体108bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体104から絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに効果的に酸素を供給することができる。

図16(A)(B)に示すトランジスタ28は、導電体108aおよび導電体108bが半導体106bの上面の少なくとも一部に接し、且つ絶縁体106cの下面の少なくとも一部に接して形成されている点においてトランジスタ10と異なる。このような構成にすることで、導電体108a及び導電体108bと半導体106bの上面の少なくとも一部とが直接接するので、トランジスタ28のオン電流の向上を図ることができる。

なお、In−Ga−Zn酸化物などの酸化物半導体は、シリコンと比較して熱伝導が低い。そのため、絶縁体106a、半導体106b、絶縁体106cに酸化物半導体を用いると、特に半導体106bのチャネル形成領域のドレイン側の端部などにおいて、発熱が生じやすい。しかしながら、図16(A)(B)に示すトランジスタ28は、導電体108a、108bが導電体114と重なる領域を有するため、導電体108a、108bが半導体106bのチャネル形成領域の近傍に配置される。従って、半導体106bのチャネル形成領域で発生した熱が導電体108a、108bに伝導する。すなわち、導電体108a、108bを用いてチャネル形成領域近傍の放熱を行うことができる。なお、これはトランジスタ28に限られず、本実施の形態に示す他のトランジスタについても同様のことが言える。

図16(C)(D)に示すトランジスタ30は、導電体114、絶縁体112、絶縁体106c及び絶縁体106dの端部が概略一致するように形成されている点においてトランジスタ28と異なる。

図17(A)(B)に示すトランジスタ32は、導電体114、絶縁体112、絶縁体106dの端部が概略一致するように形成されている点においてトランジスタ28と異なる。

図17(C)(D)に示すトランジスタ34は、絶縁体103と絶縁体101及び導電体102との間に絶縁体124が形成されている点、絶縁体112が絶縁体112a乃至112cの積層構造で形成されている点において、トランジスタ30と異なる。絶縁体124は、絶縁体104と同様の絶縁体を用いることができる。また、絶縁体112a及び絶縁体112cは絶縁体112と同様の絶縁体を用いることができ、絶縁体112bは、絶縁体103と同様の絶縁体を用いることができる。

ここで、絶縁体112a乃至112cにおいて、絶縁体112bが電子捕獲領域を有すると好ましい。電子捕獲領域は、電子を捕獲する機能を有する。絶縁体112aおよび絶縁体112cが電子の放出を抑制する機能を有するとき、絶縁体112bに捕獲された電子は、負の固定電荷のように振舞う。したがって、絶縁体112bはフローティングゲートとしての機能を有する。なお、絶縁体112bに替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体112bが絶縁体であることにより、捕獲された電子の放出を抑制できる場合がある。

また、絶縁体124、絶縁体103及び絶縁体104において、絶縁体103が電子捕獲領域を有すると好ましい。絶縁体124および絶縁体104が電子の放出を抑制する機能を有するとき、絶縁体103に捕獲された電子は、負の固定電荷のように振舞う。したがって、絶縁体103はフローティングゲートとしての機能を有する。なお、絶縁体103に替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体103が絶縁体であることにより、捕獲された電子の放出を抑制できる場合がある。

<トランジスタ1作製方法> 以下において、図18乃至図20を用いてトランジスタ10の作製方法について説明する。

まずは、基板100を準備する。基板100に用いる基板としては上述の基板を用いればよい。

次に、絶縁体101を成膜する。絶縁体101としては上述の絶縁体を用いればよい。

絶縁体101の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法またはパルスレーザ堆積(PLD:Pulsed Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法などを用いて行うことができる。

なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。

PECVD法は、比較的低温で高品質の膜が得られる。また、TCVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いないTCVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、TCVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

また、ALD法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ALD法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。またこれにより、成膜した膜にピンホールなどが形成されにくくなる。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。

CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

従来のCVD法を利用した成膜装置は、成膜の際、反応のための原料ガスの1種または複数種がチャンバーに同時に供給される。ALD法を利用した成膜装置は、反応のための原料ガス(プリカーサとも呼ぶ)と反応剤として機能するガス(リアクタントとも呼ぶ)を交互にチャンバーに導入し、これらのガスの導入を繰り返すことで成膜を行う。なお、導入ガスの切り替えは、例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて行うことができる。

例えば、以下のような手順で成膜を行う。まず、プリカーサをチャンバーに導入し、基板表面にプリカーサを吸着させる(第1ステップ)。ここで、プリカーサが基板表面に吸着することにより、表面化学反応の自己停止機構が作用し、基板上のプリカーサの層の上にさらにプリカーサが吸着することはない。なお、表面化学反応の自己停止機構が作用する基板温度の適正範囲をALD Windowとも呼ぶ。ALD Windowは、プリカーサの温度特性、蒸気圧、分解温度などによって決まる。次に、不活性ガス(アルゴン、或いは窒素など)などをチャンバーに導入し、余剰なプリカーサや反応生成物などをチャンバーから排出する(第2ステップ)。また、不活性ガスを導入する代わりに真空排気によって、余剰なプリカーサや反応生成物などをチャンバーから排出してもよい。次に、リアクタント(例えば、酸化剤(H₂O、O₃など))をチャンバーに導入し、基板表面吸着したプリカーサと反応させて、膜の構成分子を基板に吸着させたままプリカーサの一部を除去する(第3ステップ)。次に、不活性ガスの導入または真空排気によって、余剰なリアクタントや反応生成物などをチャンバーから排出する(第4ステップ)。

このようにして、基板表面に第1の単一層を成膜することができ、第1乃至第4ステップを再び行うことで、第1の単一層の上に第2の単一層を積層することができる。第1乃至第4ステップを、ガス導入を制御しつつ、膜が所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。

ALD法は、熱エネルギーを用いてプリカーサを反応させて行う成膜方法である。さらに、上記のリアクタントの反応において、プラズマを用いてリアクタントをラジカル状態として処理を行うALD法をプラズマALD法と呼ぶことがある。またこれに対して、プリカーサ及びリアクタントの反応を熱エネルギーで行うALD法を熱ALD法と呼ぶことがある。

ALD法は、極めて薄い膜を均一な膜厚で成膜することができる。また、凹凸を有する面に対しても、表面被覆率が高い。

また、プラズマALD法により成膜することで、熱ALD法に比べてさらに低温での成膜が可能となる。プラズマALD法は、例えば、100度以下でも成膜速度を低下させずに成膜することができる。また、プラズマALD法では、酸化剤だけでなく、窒素ガスなど多くのリアクタントを用いることができるので、酸化物だけでなく、窒化物、フッ化物、金属など多くの種類の膜を成膜することができる。

また、プラズマALD法を行う場合には、ICP(Inductively Coupled Plasma)などのように基板から離れた状態でプラズマを発生させることもできる。このようにプラズマを発生させることにより、プラズマダメージを抑えることができる。

ここで、ALD法を用いて成膜することが可能な装置の一例として、成膜装置1000の構成について、図21(A)及び図21(B)を用いて説明する。図21(A)は、マルチチャンバー型の成膜装置1000の模式図であり、図21(B)は、成膜装置1000に用いることができるALD装置の断面図である。

《成膜装置の構成例》 成膜装置1000は、搬入室1002と、搬出室1004と、搬送室1006と、成膜室1008と、成膜室1009と、成膜室1010と、搬送アーム1014と、を有する。ここで、搬入室1002、搬出室1004、成膜室1008乃至1010は、搬送室1006と接続されている。これにより、成膜室1008乃至1010において大気に曝すことなく、連続成膜を行うことができ、膜中に不純物が混入するのを防ぐことができる。

なお、搬入室1002、搬出室1004、搬送室1006、成膜室1008乃至1010は、水分の付着などを防ぐため、露点が管理された不活性ガス(窒素ガス等)を充填させておくことが好ましく、減圧を維持させることが望ましい。

また、成膜室1008乃至1010には、ALD装置を用いることができる。また、成膜室1008乃至1010のいずれかにALD装置以外の成膜装置を用いる構成としてもよい。成膜室1008乃至1010に用いる成膜装置としては、例えば、スパッタリング装置、PECVD装置、TCVD装置、MOCVD装置などがある。

例えば、成膜室1008乃至1010に、ALD装置とPECVD装置を設ける構成とすることで、図17(C)(D)に示すトランジスタ34の酸化シリコンからなる絶縁体124をPECVD法で成膜し、酸化ハフニウムからなる絶縁体103をALD法で成膜し、酸化シリコンからなる絶縁体104をPECVD法で成膜することができる。一連の成膜は膜を大気に曝すことなく、連続で行われるので、膜中に不純物が混入することなく成膜を行うことができる。

また、成膜装置1000は、搬入室1002、搬出室1004、成膜室1008乃至1010を有する構成としているが、本発明はこれに限られるものではない。成膜装置1000の成膜室を4個以上にする構成としてもよいし、熱処理やプラズマ処理を行うための処理室を追加する構成としてもよい。また、成膜装置1000は枚葉式としてもよいし、複数の基板を一括で成膜するバッチ式にしてもよい。

《ALD装置》 次に、成膜装置1000に用いることができるALD装置の構成について説明する。ALD装置は、成膜室(チャンバー1020)と、原料供給部1021a、1021bと、流量制御器である高速バルブ1022a、1022bと、原料導入口1023a、1023bと、原料排出口1024と、排気装置1025を有する。チャンバー1020内に設置される原料導入口1023a、1023bは供給管やバルブを介して原料供給部1021a、1021bとそれぞれ接続されており、原料排出口1024は、排出管やバルブや圧力調整器を介して排気装置1025と接続されている。

また、図21(B)に示すようにチャンバー1020にプラズマ発生装置1028を接続することにより、熱ALD法に加えて、プラズマALD法で成膜を行うことができる。プラズマALD法では、低温でも成膜レートを落とさず成膜ができるので、成膜効率の低い枚葉式の成膜装置で用いるとよい。

チャンバー内部にはヒータを備えた基板ホルダ1026があり、その基板ホルダ1026上に被成膜させる基板1030を配置する。

原料供給部1021a、1021bでは、気化器や加熱手段などによって固体の原料や液体の原料から原料ガスを形成する。または、原料供給部1021a、1021bは、気体の原料ガスを供給する構成としてもよい。

また、原料供給部1021a、1021bを2つ設けている例を示しているが特に限定されず、3つ以上設けてもよい。また、高速バルブ1022a、1022bは時間で精密に制御することができ、原料ガスと不活性ガスのいずれか一方を供給する構成となっている。高速バルブ1022a、1022bは原料ガスの流量制御器であり、かつ、不活性ガスの流量制御器とも言える。

図21(B)に示す成膜装置では、基板1030を基板ホルダ1026上に搬入し、チャンバー1020を密閉状態とした後、基板ホルダ1026のヒータ加熱により基板1030を所望の温度(例えば、80℃以上、100℃以上または150℃以上)とし、原料ガスの供給と、排気装置1025による排気と、不活性ガスの供給と、排気装置1025による排気とを繰りかえすことで薄膜を基板表面に形成する。

図21(B)に示す成膜装置では、原料供給部1021a、1021bで用いる原料(揮発性有機金属化合物など)を適宜選択することにより、ハフニウム、アルミニウム、タンタル、ジルコニウム等から選択された一種以上の元素を含む酸化物(複合酸化物も含む)を含んで構成される絶縁層を成膜することができる。具体的には、酸化ハフニウムを含んで構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケートを含んで構成される絶縁層、またはアルミニウムシリケートを含んで構成される絶縁層などを成膜することができる。また、原料供給部1021a、1021bで用いる原料(揮発性有機金属化合物など)を適宜選択することにより、タングステン層、チタン層などの金属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。

例えば、ALD装置により酸化ハフニウム層を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O₃)の2種類のガスを用いる。この場合、原料供給部1021aから供給する第1の原料ガスがTDMAHであり、原料供給部1021bから供給する第2の原料ガスがオゾンとなる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CH₃)₂]₄である。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。

ALD装置により酸化アルミニウム層を形成する場合には、溶媒とアルミニウム前駆体化合物(TMA:トリメチルアルミニウムなど)を含む液体を気化させた原料ガスと、酸化剤としてH₂Oの2種類のガスを用いる。この場合、原料供給部1021aから供給する第1の原料ガスがTMAであり、原料供給部1021bから供給する第2の原料ガスがH₂Oとなる。なお、トリメチルアルミニウムの化学式はAl(CH₃)₃である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。

なお、ALD装置によりタングステン層を成膜する場合には、WF₆ガスとB₂H₆ガスを順次繰り返し導入して初期タングステン層を形成し、その後、WF₆ガスとH₂ガスを順次繰り返し導入してタングステン層を形成する。なお、B₂H₆ガスに代えてSiH₄ガスを用いてもよい。これらのガスは、マスフローコントローラによって制御する装置構成としてもよい。

次に、導電体102となる導電体を成膜する。導電体102となる導電体としては、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体102を形成する(図18(A)(B)参照。)。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。

レジストは、対象物をエッチングなどによって加工した後で除去する。レジストの除去には、プラズマ処理または/およびウェットエッチングを用いる。なお、プラズマ処理としては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合、0.001volume%以上1volume%以下の濃度のフッ化水素酸または/およびオゾン水などによって取り残したレジストなどを除去しても構わない。

次に、絶縁体103を成膜する。絶縁体103としては上述の絶縁体を用いればよい。絶縁体103の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、絶縁体104を成膜する(図18(C)(D)参照)。絶縁体104としては上述の絶縁体を用いればよい。絶縁体104の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

また、後で形成する半導体106bの上面又は下面は平坦性が高いことが好ましい。このため、図18(C)(D)に示すように、絶縁体104の上面にCMP処理などの平坦化処理を行って平坦性の向上を図ってもよい。

次に、絶縁体106aとなる絶縁体を成膜する。絶縁体106aとなる絶縁体としては上述の絶縁体106aとして用いることができる絶縁体または半導体などを用いればよい。絶縁体106aとなる絶縁体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、半導体106bとなる半導体を成膜する。半導体106bとなる半導体としては上述の半導体を用いればよい。半導体106bとなる半導体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、絶縁体106aとなる絶縁体の成膜と、半導体106bとなる半導体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。

次に、絶縁体106cとなる絶縁体を成膜する。絶縁体106cとなる絶縁体としては上述の絶縁体106cとして用いることができる絶縁体または半導体などを用いればよい。絶縁体106cとなる半導体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、半導体106bとなる半導体の成膜と、絶縁体106cとなる絶縁体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。

次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体106aとなる絶縁体、半導体106bとなる半導体、絶縁体106cとなる絶縁体、の水素濃度を低減させることができる場合がある。また、絶縁体106aとなる絶縁体、半導体106bとなる半導体、絶縁体106cとなる絶縁体の酸素欠損を低減させることができる場合がある。加熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好ましくは520℃以上570℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、絶縁体106aとなる絶縁体、半導体106bとなる半導体、絶縁体106cとなる絶縁体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によるRTA装置を用いることもできる。

次に、絶縁体106cとなる絶縁体上にレジストなどを形成し、該レジストを用いて加工し、絶縁体106a、半導体106b、絶縁体106cを形成する(図18(E)(F)参照。)。

次に、導電体108a及び導電体108bとなる導電体を成膜する。導電体108a及び導電体108bとなる導電体としては上述の導電体を用いればよい。当該導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体110a及び導電体110bとなる導電体を成膜する。導電体110a及び導電体110bとなる導電体としては上述の導電体を用いればよい。当該導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、これらの導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体108a、導電体108b、導電体110a及び導電体110bを形成する(図18(G)(H)参照。)。

また、ここで、半導体106b又は絶縁体106cの導電体108a及び導電体108bと接する領域において、低抵抗領域109a及び低抵抗領域109bが形成されることがある。また、図示してはいないが、絶縁体106aと導電体108a又は導電体108bとが接する領域においても低抵抗領域が形成されることもある。

また、ここで、図1(D)に示すように、絶縁体106cは、導電体108aと導電体108bの間に導電体108a及び導電体108bと重なった領域より膜厚の薄い領域を有することがある。これは、導電体108a及び導電体108bを形成する際に、絶縁体106cの上面の一部を除去することにより形成される。

次に、絶縁体106dを成膜する。絶縁体106dとしては上述の半導体を用いればよい。絶縁体106dの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。絶縁体106dの成膜の前に、絶縁体106c、導電体110aおよび導電体110bの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。その後、大気に暴露することなく連続で絶縁体106dを成膜することにより、絶縁体106c、導電体110aおよび導電体110bと、絶縁体106dと、の界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。

次に、絶縁体112を成膜する(図19(A)(B)参照。)。絶縁体112としては上述の絶縁体を用いればよい。絶縁体112の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、絶縁体106dの成膜と、絶縁体112の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。

次に、導電体114となる導電体を成膜する。導電体114となる導電体としては、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体114を形成する(図19(C)(D)参照。)。

次に、絶縁体116を成膜する。絶縁体116としては上述の絶縁体を用いればよい。絶縁体116の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、絶縁体118を成膜する(図19(E)(F)参照。)。絶縁体118としては上述の絶縁体を用いればよい。絶縁体118の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

ここで、絶縁体118として、酸化アルミニウムなどの酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けることが好ましい。このとき絶縁体118の成膜をALD法で行うことにより、凸部などにおいても鬆が形成されるのを低減し、被覆性良く絶縁体118を成膜することができる。

また、絶縁体118を積層構造で成膜してもよい。例えば、5nm乃至10nm程度酸化アルミニウム膜をALD法を用いて成膜した後で、より成膜速度の大きいRFスパッタリング法などの方法でさらに酸化アルミニウム膜を成膜してもよい。このように成膜することにより、絶縁体116との界面近傍でALD法による被覆性の良い膜を形成し、且つその上の膜は良好なスループットで形成することができる。また、このように絶縁体118を積層構造とする場合、第1の膜を成膜した後で、後述する酸素イオンの添加を行い、それから第2の膜を成膜する構成としてもよい。

また、絶縁体118の成膜は、スパッタリング法を用いて行うこともできる。スパッタリング法としては、スパッタ用電源に高周波電源を用いるRF(Radio Frequency)スパッタリング法や反応性ガス雰囲気で行う反応性スパッタリングを用いることができる。

ここで、酸素を含む雰囲気でRFスパッタリング法または反応性スパッタリング法を行うことにより、絶縁体118を貫通して絶縁体116などに過剰酸素を含ませることができる。ここで、スパッタリングの酸素ガス流量や成膜電力は、酸素イオンの添加する添加量などに応じて適宜決定すればよい。また、このように絶縁体118の成膜と同時に絶縁体118などに過剰酸素を含ませる場合、以下の図20(A)(B)に示す酸素イオンの添加は行わなくてもよい。

次に、酸素イオン126を添加することにより、絶縁体118を貫通して、絶縁体116、絶縁体112または/および絶縁体104に過剰酸素を含ませてもよい(図20(A)(B)参照。)。酸素イオンの添加はイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、などを用いることができる。例えば、イオン注入法により、加速電圧を2kV以上10kV以下とし、ドーズ量を5×10¹⁴ions/cm²以上5×10¹⁶ions/cm²以下として行えばよい。

また、図20(A)(B)においては、酸素イオン126が基板平面の法線方向から添加される場合を示したが、本発明はこれに限られるものではない。図22(A)(B)に示すように酸素イオン126を基板平面の法線に対して傾斜させて添加してもよい。ここで、チルト角、ツイスト角は、酸素イオンの添加量などに応じて適宜決定すればよい。

また、上記のようにスパッタリング法やイオン注入法などにより酸素イオンを添加すると、導電体114の表面近傍にも酸素が添加される場合がある。このとき、導電体114の表面近傍に、導電体114の絶縁体112側よりも酸素濃度の高い領域が形成されることがある。

次に、加熱処理を行うことが好ましい。加熱処理を行うことにより、絶縁体116、絶縁体112または/および絶縁体104に供給した過剰酸素を拡散させ、絶縁体106a、半導体106b、絶縁体106c、絶縁体106dに供給することができる。加熱処理は、250℃以上650℃以下、好ましくは350℃以上450℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるRTA装置を用いることもできる。

なお、酸素イオン添加後の加熱処理は、酸素イオンの添加後ならばいつ行ってもよい。例えば、導電体120a及び120bの形成後に行ってもよい。

次に、絶縁体118上にレジストなどを形成し、絶縁体118、絶縁体116、絶縁体112及び絶縁体106dに開口を形成する。それから、導電体120a及び導電体120bとなる導電体を成膜する。導電体120a及び導電体120bとなる導電体としては、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体120a及び導電体120bを形成する(図20(C)(D)参照。)。

以上の工程により、本発明の一態様に係るトランジスタを作製することができる。

<トランジスタ2> 以下では、本発明の一態様に係る半導体装置の一例としてトランジスタの構成について説明する。

図23(A)乃至図23(C)を用いてトランジスタ50の構成について説明する。図23(A)はトランジスタ50の上面図である。図23(B)は図23(A)の一点鎖線B1−B2に対応する断面図であり、図23(C)は図23(A)の一点鎖線B3−B4に対応する断面図である。なお、一点鎖線B1−B2で示す領域では、トランジスタ50のチャネル長方向における構造を示しており、一点鎖線B3−B4で示す領域では、トランジスタ50のチャネル幅方向における構造を示している。また、図23(A)において、絶縁体156a及び半導体156b、絶縁体156cは、導電体152、導電体158a、158b、導電体164などとほぼ重なるように設けることができるが、上面図では見にくくなるため、絶縁体156a、半導体156b、絶縁体156cは少しずらして細い破線で表している。

図23(A)乃至図23(C)に示すように、トランジスタ50は、基板150の上に形成された絶縁体151、導電体152、絶縁体153及び絶縁体154と、絶縁体154の上に形成された絶縁体156a、半導体156bおよび絶縁体156cと、半導体156bの上に形成された導電体158a及び導電体158bと、絶縁体156cの上に形成された絶縁体162と、絶縁体162の上に形成された導電体164と、導電体164の上に形成された絶縁体166、絶縁体168、導電体170a及び導電体170bと、を有する。

ここで、絶縁体151、絶縁体153、絶縁体154、絶縁体156a、絶縁体156c、絶縁体162、絶縁体166及び絶縁体168は、絶縁膜又は絶縁層ということもできる。また、導電体152、導電体158a、導電体158b、導電体164、導電体170a及び導電体170bは、導電膜又は導電層ということもできる。また、半導体156bは、半導体膜又は半導体層ということもできる。

なお、詳細は後述するが、絶縁体156aおよび絶縁体156cは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質を用いる場合がある。しかしながら、半導体156bと積層させてトランジスタを形成する場合、電子は半導体156b、半導体156bと絶縁体156aの界面近傍、および半導体156bと絶縁体156cの界面近傍を流れ、絶縁体156aおよび絶縁体156cは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、絶縁体156aおよび絶縁体156cを半導体と記載せず、絶縁体と記載するものとする。

基板150上に形成された絶縁体151の上に導電体152が形成されている。導電体152は、絶縁体156a、半導体156b、絶縁体156cと重なっている。導電体152の上に接して、導電体152を覆うように絶縁体153が形成されている。絶縁体153の上に絶縁体154が形成されている。

絶縁体154の上に絶縁体156aが形成され、絶縁体156aの上面の少なくとも一部に接して半導体156bが形成される。図23(B)においては、絶縁体156a及び半導体156bの端部が概略一致するように絶縁体156a及び半導体156bが形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

半導体156bの上面の少なくとも一部に接して導電体158a及び導電体158bが形成されている。導電体158aと導電体158bは離間して形成されており、図23(A)に示すように導電体164を挟んで対向して形成されていることが好ましい。

半導体156bの上面の少なくとも一部に接して絶縁体156cが形成される。絶縁体156cは、導電体158aと導電体158bに挟まれる領域において半導体156bと接することが好ましい。

絶縁体156cの上に絶縁体162が形成される。絶縁体162の上に、導電体158aと導電体158bの間に重なるように導電体164が形成される。図23(B)において絶縁体162と絶縁体156cの端部が概略一致するように絶縁体162と絶縁体156cが形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

導電体164及び絶縁体162の上に絶縁体166が形成され、絶縁体166の上に絶縁体168が形成される。絶縁体168の上に導電体170a及び導電体170bが形成されている。導電体170a及び導電体170bは、絶縁体156c、絶縁体162、絶縁体166及び絶縁体168に形成された開口を介して、導電体158a及び導電体158bと電気的に接続されている。

ここで、絶縁体166は少なくとも一部が絶縁体154の上面と接して形成される。図23(B)に示すように、絶縁体166は、絶縁体156a、半導体156b、絶縁体156c、導電体158a及び導電体158b、絶縁体162を覆うように形成されることが好ましい。絶縁体166は、これらと絶縁体154が重なっていない領域、例えば、図23(A)に示す絶縁体156a、半導体156b、絶縁体156cの外側の領域において絶縁体154と接することが好ましい。

<半導体2> 以下、半導体156bの詳細な構成について説明する。なお、本項目において、半導体156bに加えて、絶縁体156a及び絶縁体156cの構成についても説明を行う。また、絶縁体156a、半導体156b、絶縁体156cとしては、上述の絶縁体106a、半導体106b、絶縁体106cを対応させて用いることができる。

半導体156bは、例えば、インジウムを含む酸化物半導体である。半導体156bは、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、半導体156bは、元素Mを含むと好ましい。元素Mは、好ましくは、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表すとする。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体156bは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。

ただし、半導体156bは、インジウムを含む酸化物半導体に限定されない。半導体156bは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。

例えば、絶縁体156aおよび絶縁体156cは、半導体156bを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体156bを構成する酸素以外の元素一種以上、または二種以上から絶縁体156aおよび絶縁体156cが構成されるため、絶縁体156aと半導体156bとの界面、および半導体156bと絶縁体156cとの界面において、欠陥準位が形成されにくい。

絶縁体156a、半導体156bおよび絶縁体156cは、少なくともインジウムを含むと好ましい。なお、絶縁体156aがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高いとする。また、半導体156bがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。また、絶縁体156cがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高くする。なお、絶縁体156cは、絶縁体156aと同種の酸化物を用いても構わない。ただし、絶縁体156aまたは/および絶縁体156cがインジウムを含まなくても構わない場合がある。例えば、絶縁体156aまたは/および絶縁体156cが酸化ガリウムまたはGa−Zn酸化物であっても構わない。なお、絶縁体156a、半導体156bおよび絶縁体156cに含まれる各元素の原子数が、簡単な整数比にならなくても構わない。

例えば、スパッタリング法を用いて成膜する場合、絶縁体156aに用いるターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:2:4、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:3、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:6:3、In:M:Zn=1:6:4、In:M:Zn=1:6:5、In:M:Zn=1:6:6、In:M:Zn=1:6:7、In:M:Zn=1:6:8、In:M:Zn=1:6:9、In:M:Zn=1:10:1等がある。また、絶縁体156aに用いるターゲットの金属元素の原子数比をM:Zn=10:1としてもよい。

また、例えば、スパッタリング法を用いて成膜する場合、半導体156bに用いるターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:7等がある。特に、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される半導体156bの原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。

また、例えば、スパッタリング法を用いて成膜する場合、絶縁体156cに用いるターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:2:4、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:3、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:6:3、In:M:Zn=1:6:4、In:M:Zn=1:6:5、In:M:Zn=1:6:6、In:M:Zn=1:6:7、In:M:Zn=1:6:8、In:M:Zn=1:6:9、In:M:Zn=1:10:1等がある。また、絶縁体156cに用いるターゲットの金属元素の原子数比をM:Zn=10:1としてもよい。

なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、絶縁体156cがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さらに好ましくは90%以上とする。

半導体156bは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体156bのエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。ここで、絶縁体156aのエネルギーギャップは、半導体156bのエネルギーギャップより大きい。また、絶縁体156cのエネルギーギャップは、半導体156bのエネルギーギャップより大きい。

半導体156bは、絶縁体156aおよび絶縁体156cよりも電子親和力の大きい酸化物を用いる。例えば、半導体156bとして、絶縁体156aおよび絶縁体156cよりも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。言い換えると、絶縁体156aの伝導帯下端のエネルギー準位は、半導体156bの伝導帯下端のエネルギー準位より真空準位に近い。また、絶縁体156cの伝導帯下端のエネルギー準位は、半導体156bの伝導帯下端のエネルギー準位より真空準位に近い。

このとき、ゲート電圧を印加すると、絶縁体156a、半導体156b及び絶縁体156cのうち、電子親和力の大きい半導体156bにチャネルが形成される。

上記の通り、絶縁体156a及び絶縁体156cは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質からなる。しかしながら、半導体156bと積層させてトランジスタを形成する場合、電子は半導体156b、半導体156bと絶縁体156aの界面近傍、及び半導体156bと絶縁体156cの界面近傍などを流れ、絶縁体156a及び絶縁体156cは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、絶縁体156a及び絶縁体156cを半導体と記載せず、絶縁体と記載するものとする。なお、絶縁体156a及び絶縁体156cを絶縁体と記載するのは、あくまで半導体156bと比較してトランジスタの機能上絶縁体に近い機能を有するためなので、絶縁体156a及び絶縁体156cとして、半導体156bに用いることができる物質を用いる場合もある。

ここで、絶縁体156aと半導体156bとの間には、絶縁体156aと半導体156bとの混合領域を有する場合がある。また、半導体156bと絶縁体156cとの間には、半導体156bと絶縁体156cとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、絶縁体156a、半導体156bおよび絶縁体156cの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)。なお、絶縁体156a、半導体156b及び絶縁体156cは、それぞれの界面を明確に判別できない場合がある。

このとき、電子は、絶縁体156a中及び絶縁体156c中ではなく、半導体156b中を主として移動する。上述したように、絶縁体156aと半導体156bとの界面における欠陥準位密度、および半導体156bと絶縁体156cとの界面における欠陥準位密度を低くすることによって、半導体156b中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。

また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。

また、トランジスタのオン電流を高くするためには、絶縁体156cの厚さは小さいほど好ましい。絶縁体156cの厚さは、絶縁体156aの厚さより小さく、半導体156bの厚さより小さいことが好ましい。例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下の領域を有する絶縁体156cとすればよい。一方、絶縁体156cは、チャネルの形成される半導体156bへ、隣接する絶縁体を構成する酸素以外の元素(水素、シリコンなど)が入り込まないようブロックする機能を有する。そのため、絶縁体156cは、ある程度の厚さを有することが好ましい。例えば、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上の厚さの領域を有する絶縁体156cとすればよい。また、絶縁体156cは、絶縁体154などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。

また、信頼性を高くするためには、絶縁体156aは厚く、絶縁体156cは薄いことが好ましい。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上の厚さの領域を有する絶縁体156aとすればよい。絶縁体156aの厚さを、厚くすることで、隣接する絶縁体と絶縁体156aとの界面からチャネルの形成される半導体156bまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、200nm以下、好ましくは120nm以下、さらに好ましくは80nm以下の厚さの領域を有する絶縁体156aとすればよい。

例えば、半導体156bと絶縁体156aとの間に、例えば、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)において、1×10¹⁶atoms/cm³以上1×10¹⁹atoms/cm³以下、好ましくは1×10¹⁶atoms/cm³以上5×10¹⁸atoms/cm³以下、さらに好ましくは1×10¹⁶atoms/cm³以上2×10¹⁸atoms/cm³以下のシリコン濃度となる領域を有する。また、半導体156bと絶縁体156cとの間に、SIMSにおいて、1×10¹⁶atoms/cm³以上1×10¹⁹atoms/cm³以下、好ましくは1×10¹⁶atoms/cm³以上5×10¹⁸atoms/cm³以下、さらに好ましくは1×10¹⁶atoms/cm³以上2×10¹⁸atoms/cm³以下のシリコン濃度となる領域を有する。

また、半導体156bの水素濃度を低減するために、絶縁体156aおよび絶縁体156cの水素濃度を低減すると好ましい。絶縁体156aおよび絶縁体156cは、SIMSにおいて、1×10¹⁶atoms/cm³以上2×10²⁰atoms/cm³以下、好ましくは1×10¹⁶atoms/cm³以上5×10¹⁹atoms/cm³以下、より好ましくは1×10¹⁶atoms/cm³以上1×10¹⁹atoms/cm³以下、さらに好ましくは1×10¹⁶atoms/cm³以上5×10¹⁸atoms/cm³以下の水素濃度となる領域を有する。また、半導体156bの窒素濃度を低減するために、絶縁体156aおよび絶縁体156cの窒素濃度を低減すると好ましい。絶縁体156aおよび絶縁体156cは、SIMSにおいて、1×10¹⁵atoms/cm³以上5×10¹⁹atoms/cm³以下、好ましくは1×10¹⁵atoms/cm³以上5×10¹⁸atoms/cm³以下、より好ましくは1×10¹⁵atoms/cm³以上1×10¹⁸atoms/cm³以下、さらに好ましくは1×10¹⁵atoms/cm³以上5×10¹⁷atoms/cm³以下の窒素濃度となる領域を有する。

図23(B)に示すように、半導体156bなどの導電体158a又は導電体158bと接する領域(図23(B)では点線で表示)に低抵抗領域159a及び低抵抗領域159bが形成されることがある。低抵抗領域159a及び低抵抗領域159bは、主に、半導体156bが接した導電体158a又は導電体158bに酸素を引き抜かれる、又は導電体158a又は導電体158bに含まれる導電材料が半導体156b中の元素と結合することにより形成される。このような低抵抗領域159a及び低抵抗領域159bが形成されることにより、導電体158a又は導電体158bと半導体156bとの接触抵抗を低減することが可能となるのでトランジスタ50のオン電流を増大させることができる。

また、絶縁体156aと導電体158a又は導電体158bとが接する領域においても低抵抗領域が形成されることもある。また、以降の図面においても同様の点線は低抵抗領域を指し示すものとする。

また、上記の図1(D)の場合と同様に、半導体156bは、導電体158aと導電体158bの間に導電体158a及び導電体158bと重なった領域より膜厚の薄い領域を有することがある。

なお、上述の3層構造は一例である。例えば、絶縁体156aまたは絶縁体156cのない2層構造としても構わない。または、絶縁体156aの上もしくは下、または絶縁体156cの上もしくは下に、絶縁体156a、半導体156bおよび絶縁体156cとして例示した半導体のいずれか一を有する4層構造としても構わない。または、絶縁体156aの上、絶縁体156aの下、絶縁体156cの上、絶縁体156cの下のいずれか二箇所以上に、絶縁体156a、半導体156bおよび絶縁体156cとして例示した半導体のいずれか一を有するn層構造(nは5以上の整数)としても構わない。

また、絶縁体106a、半導体106b、絶縁体106cと同様に絶縁体156a、半導体156b、絶縁体156cもCAAC−OSを用いることが好ましい。上述の通りCAAC−OSは、不純物および酸素欠損が少ない、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を8×10¹¹/cm³未満、好ましくは1×10¹¹/cm³未満、さらに好ましくは1×10¹⁰/cm³未満であり、1×10⁻⁹/cm³以上とすることができる。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

このため、CAAC−OSを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

また、CAAC−OSは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

<基板、絶縁体、導電体2> 以下に、トランジスタ50の半導体以外の各構成要素について詳細な説明を行う。

基板150は、上述した基板100と同様の基板を用いることができる。

絶縁体151は、水素又は水をブロックする機能を有する絶縁体を用いる。絶縁体156a、半導体156b、絶縁体156c近傍に設けられる絶縁体中の水素や水は、酸化物半導体である絶縁体156a、半導体156b、絶縁体156c中にキャリアを生成する要因の一つとなる。これによりトランジスタ50の信頼性が低下するおそれがある。特に基板150としてスイッチ素子などのシリコン系半導体素子を設けた基板を用いる場合、当該半導体素子のダングリングボンドを終端するために水素が用いられ、当該水素がトランジスタ50まで拡散するおそれがある。これに対して水素又は水をブロックする機能を有する絶縁体151を設けることによりトランジスタ50の下層から水素又は水が拡散するのを抑制し、トランジスタ50の信頼性を向上させることができる。

また、絶縁体151は酸素をブロックする機能も有することが好ましい。絶縁体151が絶縁体154から拡散する酸素をブロックすることにより、絶縁体154から絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。絶縁体151としては、上述した絶縁体101と同様の絶縁体を用いることができる。

導電体152は、少なくとも一部が導電体158aと導電体158bに挟まれる領域において半導体156bと重なることが好ましい。導電体152は、トランジスタ50のバックゲートとして機能する。このような導電体152を設けることにより、トランジスタ50のしきい値電圧の制御を行うことができる。なお、トランジスタ50において導電体152が形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。

導電体152としては、上述した導電体102と同様の導電体を用いることができる。

絶縁体153は導電体152を覆うように設けられる。絶縁体153は、酸素をブロックする機能を有することが好ましい。このような絶縁体153を設けることにより、導電体152の酸化を防ぐ、言い換えると絶縁体154から導電体152が酸素を引き抜くことを防ぐことができる。これにより、絶縁体154から絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。また、絶縁体153の被覆性を高くすることにより、より絶縁体154から引き抜かれる酸素をより低減し、絶縁体154から絶縁体156a、半導体156b、絶縁体156cにより効果的に酸素を供給することができる。

絶縁体153としては、上述した絶縁体103と同様の絶縁体を用いることができる。

また、導電体152と同じ層に配線などの導電体を設ける場合、当該導電体も覆うように絶縁体153を形成することが好ましい。

なお、導電体152を設けない構成とする場合、必ずしも絶縁体153を設ける必要はない。絶縁体153を設けない場合、絶縁体151が酸素をブロックする機能を有することが好ましい。

絶縁体154は過剰酸素を有する絶縁体であることが好ましい。このような絶縁体154を設けることにより、絶縁体154から絶縁体156a、半導体156b、絶縁体156cに酸素を供給することができる。当該酸素により、酸化物半導体である絶縁体156a、半導体156b、絶縁体156cの欠陥となる酸素欠損を低減することができる。これにより、絶縁体156a、半導体156b、絶縁体156cを欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。

絶縁体154としては、上述した絶縁体104と同様の絶縁体を用いることができる。

過剰酸素を有する絶縁体154は、昇温脱離ガス分光法分析(TDS分析)にて、100℃以上700℃以下または100℃以上500℃以下の表面温度の範囲で、酸素分子の脱離量が1.0×10¹⁴molecules/cm²以上1.0×10¹⁶molecules/cm²以下、より好ましくは、1.0×10¹⁵molecules/cm²以上5.0×10¹⁵molecules/cm²以下となる。

または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、5×10¹⁷spins/cm³以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法(ESR)にて、g値が2.01近傍に非対称の信号を有することもある。

なお、絶縁体154の上面は上記の酸化物半導体において不純物となる元素又は欠陥が少ないことが好ましい。絶縁体154の上面は絶縁体154と絶縁体156aの界面となるため、ここに不純物や欠陥が多い場合、絶縁体156aと絶縁体154の界面の欠陥準位密度が増大することになる。

また、絶縁体154は、基板150からの不純物の拡散を防止する機能を有してもよい。また、絶縁体154は、水素トラップを有する絶縁体としてもよい。

導電体158a及び導電体158bは、それぞれトランジスタ50のソース電極またはドレイン電極のいずれかとして機能する。導電体158a及び導電体158bとしては、上述した導電体108a及び導電体108bと同様の導電体を用いることができる。

ここで、導電体158a及び158bの下面が絶縁体154の上面と接しないことが好ましい。例えば、図23(B)に示すように、導電体158a及び導電体158bの下面が半導体156bの上面のみに接して形成されていればよい。このような構成にすることにより、導電体158a及び導電体158bの下面において、絶縁体154から酸素を引き抜くことが抑制できる。これにより、導電体158a及び導電体158bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体154から絶縁体156a、半導体156bおよび絶縁体156cに効果的に酸素を供給することができる。

また、導電体158a及び158bは、導電体164と重ならない領域において、少なくとも一部が絶縁体156cを介して絶縁体162と重なることが好ましい。例えば、図23(B)に示すように、導電体158a及び導電体158bの上面の大部分を絶縁体156cで覆う構成にすればよい。このような構成にすることにより、導電体158a及び導電体158bの上面において、絶縁体162から酸素を引き抜くことが抑制できる。これにより、導電体158a及び導電体158bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体162から絶縁体156a、半導体156bおよび絶縁体156cに効果的に酸素を供給することができる。

絶縁体162は、トランジスタ50のゲート絶縁膜として機能する。絶縁体162は、絶縁体154と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体162を設けることにより、絶縁体162から絶縁体156a、半導体156b、絶縁体156cに酸素を供給することができる。絶縁体162としては、上述した絶縁体112と同様の絶縁体を用いることができる。

導電体164はトランジスタ50のゲート電極として機能する。導電体164としては、導電体152として用いることができる導電体を用いればよい。なお、導電体164の表面近傍に、導電体164の絶縁体162側よりも酸素濃度の高い領域が形成されることがある。

ここで、図23(C)に示すように、導電体152および導電体164の電界によって、半導体156bを電気的に取り囲むことができる。つまり、トランジスタ50もトランジスタ10と同様にs−channel構造となっている。そのため、半導体156bの全体(上面、下面および側面)にチャネルが形成される。s−channel構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を高くすることができる。

なお、トランジスタがs−channel構造を有する場合、半導体156bの側面にもチャネルが形成される。したがって、半導体156bが厚いほどチャネル領域は大きくなる。即ち、半導体156bが厚いほど、トランジスタのオン電流を高くすることができる。また、半導体156bが厚いほど、キャリアの制御性の高い領域の割合が増えるため、サブスレッショルドスイング値を小さくすることができる。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上、より好ましくは100nm以上の厚さの領域を有する半導体156bとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、300nm以下、好ましくは200nm以下、さらに好ましくは150nm以下の厚さの領域を有する半導体156bとすればよい。なお、チャネル形成領域が縮小していくと、半導体156bが薄いほうがトランジスタの電気特性が向上する場合もある。よって、半導体156bの厚さが10nm未満であってもよい。

高いオン電流が得られるため、s−channel構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有する。

絶縁体166及び絶縁体168は、トランジスタ50の層間絶縁膜として機能する。ここで絶縁体166の膜厚としては、例えば5nm以上、又は20nm以上とすることができる。また、絶縁体166は、絶縁体154より酸素が透過しにくい絶縁体であり、酸素をブロックする機能を有することが好ましい。このような絶縁体166を設けることにより、絶縁体154から絶縁体156a、半導体156b及び絶縁体156cに酸素を供給する際に、当該酸素が絶縁体154の上方に外部放出されてしまうことを防ぐことができる。これにより、絶縁体154から絶縁体156a、半導体156b及び絶縁体156cに効果的に酸素を供給することができる。また、詳細については後述するが、絶縁体166を、酸素を含む雰囲気においてスパッタリング法などを用いて成膜することにより、成膜時に絶縁体154に酸素を添加することができる。

絶縁体166としては、例えば、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体166は酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロックする効果を有することが好ましい。このような絶縁体としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

酸化アルミニウムは、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁体166に適用するのに好ましい。また、酸化アルミニウムはスパッタリング法を用いて容易に成膜することができるので、成膜時に絶縁体154に酸素を添加し、絶縁体154等を介して絶縁体156a、半導体156b、絶縁体156cに拡散させることもできる。

また、絶縁体166は、少なくとも酸素を透過させにくい膜として機能すればよく、上述の絶縁体156a又は絶縁体156cとして用いることができる酸化物を絶縁体166として用いることもできる。このような絶縁体166としては、Inを含む酸化絶縁物を用いることが好ましく、例えば、In−Al酸化物、In−Ga酸化物、In−Ga−Zn酸化物を用いればよい。Inを含む酸化絶縁物はスパッタリング法で成膜する際に発生するパーティクル数が少ないので、絶縁体166として用いるのに好適である。

上述の通り、絶縁体166は少なくとも一部が絶縁体154の上面と接して形成される。トランジスタ50などにおいては、絶縁体154の絶縁体166と接する領域に酸素を添加し、そこから酸素を拡散させて絶縁体156a、半導体156b、絶縁体156cに酸素を供給する。図25(A)及び図25(B)にトランジスタ50中に酸素が供給される図を示す。図25(A)はトランジスタ50の上面図であり、図25(B)は図25(A)の一点鎖線B1−B2に対応する断面図である。

図25(A)に示す絶縁体156cなどの外側のハッチングで示される領域は、絶縁体154の上面が絶縁体166と接している領域(領域187)である。また、図25(A)に示す半導体156bにおいて導電体158aと導電体158bに挟まれた領域は、チャネル形成領域188である。また、図25(A)及び図25(B)において、図中の矢印は、酸素の拡散経路を示す。

また、図24に図25(B)に示す絶縁体154と絶縁体166の界面近傍の拡大図を示す。以下に絶縁体154を介して絶縁体156a、半導体156b及び絶縁体156cに酸素が供給される過程について説明する。なお、以下の説明においては、絶縁体154として代表的にSiOxを用い(以下、絶縁体154(SiOx)と記載する場合がある。)、絶縁体166として代表的にAlOxを用いる(以下、絶縁体166(AlOx)と記載する場合がある。)。

まず、絶縁体154(SiOx)上に絶縁体166(AlOx)を成膜する(図24(A)参照)。ここで、絶縁体166(AlOx)の成膜は、スパッタリング法を用いて行うことが好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがより好ましい。スパッタリング法で絶縁体166(AlOx)の成膜をおこなうことにより、成膜と同時に絶縁体154(SiOx)の表面(絶縁体166(AlOx)成膜後は絶縁体154(SiOx)と絶縁体166(AlOx)の界面)近傍に酸素131が添加される。ここで、酸素131は、例えば、酸素ラジカルとして絶縁体154(SiOx)に添加されるが、酸素131が添加されるときの状態はこれに限定されない。酸素131は、酸素原子、又は酸素イオンなどの状態で絶縁体154(SiOx)に添加されてもよい。なお、酸素131の添加に伴い、絶縁体154(SiOx)中に酸素が化学量論的組成を超えて含まれる場合があり、このときの酸素131を過剰酸素と呼ぶこともできる。

また、絶縁体154(SiOx)の絶縁体166(AlOx)と接する領域に混合領域130が形成されることがある。混合領域130では、絶縁体154(SiOx)を構成する成分と、絶縁体166(AlOx)を構成する成分の両方が含まれており、AlSixOyで表すことができる。混合領域130は、絶縁体154(SiOx)と絶縁体166(AlOx)との界面近傍の領域に形成されるため、混合領域130では酸素131の濃度が、混合領域130より下の層と比較して大きくなる場合がある。

このようにして、絶縁体154(SiOx)の領域187に酸素131が添加される。領域187に添加された酸素131を、熱処理によって領域187から絶縁体154(SiOx)中に拡散させる(図24(B)参照)。少なくとも加熱処理中において、絶縁体154(SiOx)は、酸素131の拡散に対して十分に原子間距離が大きく、酸素131に対して多孔性を有しているようにみなすことができる。このため、絶縁体154(SiOx)に対して加熱処理を行うことにより、極めて容易に酸素131を拡散させることができる。ここで、加熱処理は、例えば、250℃以上650℃以下、好ましくは350℃以上450℃以下で行えばよい。これにより、酸素131の濃度が大きい混合領域130を中心に、絶縁体154(SiOx)中に酸素131を拡散させることができる。

ここで、絶縁体166(AlOx)は、絶縁体154(SiOx)より酸素を透過させにくい絶縁体であり、酸素をブロックするバリア膜として機能する。このような絶縁体166(AlOx)が絶縁体154(SiOx)上に形成されているので、絶縁体154(SiOx)中を拡散する酸素131が絶縁体154(SiOx)の上方に拡散せず、絶縁体154(SiOx)を主に横方向又は下方向に拡散していく。このように、絶縁体154(SiOx)に拡散した酸素131は、絶縁体156a、半導体156b、絶縁体156c、特に半導体156bのチャネル形成領域188へと供給される。

このとき、酸素をブロックする機能を有する絶縁体153で導電体152を覆うことで絶縁体154に拡散した酸素131が導電体152に引き抜かれるのを防ぐことができる。また、絶縁体153又は絶縁体151に酸素をブロックする機能を持たせることにより、絶縁体154に拡散した酸素131が絶縁体154より下層に拡散するのを防ぐことができる。これにより、酸素131を絶縁体154より上の層、つまり絶縁体156a、半導体156b、絶縁体156cに供給することができる。

また、導電体158a及び導電体158bの下面と絶縁体154の間に絶縁体156a及び半導体156bを形成し、導電体158a及び導電体158bが絶縁体154に直接接触しないようにすることにより、絶縁体154に拡散した酸素131が導電体158a及び導電体158bに引き抜かれるのを防ぐことができる。

このように、トランジスタ50の導電体152、導電体158a及び導電体158bが、酸素131が拡散する絶縁体154と直接接触しないようにすることにより、絶縁体156a、半導体156b、絶縁体156c、特に半導体156bのチャネル形成領域188に酸素131を効果的に供給することができる。

このようにして、図23に示す絶縁体156a、半導体156b及び絶縁体156c中に酸素131を供給して、酸素欠損を低減することができる。絶縁体156a、半導体156b及び絶縁体156c中で、酸素欠損に水素がトラップされることにより浅いドナー準位が形成される。つまり、酸素欠損を低減させることにより、高純度真性または実質的に高純度真性な酸化物半導体とすることができる。

また、400℃1時間の熱処理において、絶縁体154中の酸素の拡散長は、3μm程度に見積もられる。このため、領域187とチャネル形成領域188との距離は3μm以下とするのが好ましく、1μm以下とするのがより好ましい。または、絶縁体154の絶縁体166と接する領域に形成される混合領域130と、チャネル形成領域188との距離を3μm以下とするのが好ましく、1μm以下とするのがより好ましい。なお、酸素の拡散長の詳細については、後述の実施例に記載する。

また、上記においては、絶縁体154を主な酸素拡散経路と見たが、本実施の形態に示す半導体装置はこれに限られるものではない。絶縁体162が酸素131の拡散経路となる場合もある。絶縁体162が酸素131の拡散経路となる場合においては、絶縁体166と絶縁体162が接する領域に酸素131が添加され、当該領域から絶縁体162を介して絶縁体156c、半導体156bへ酸素131が供給される。このとき、導電体158a及び導電体158bの上面に接して絶縁体156cを形成することにより、絶縁体162に拡散した酸素131が導電体158a及び導電体158bに引き抜かれるのを防ぐことができる。また、絶縁体162の絶縁体166と接する領域にも混合領域130が形成される場合がある。

また、上記と同様に400℃1時間の熱処理において、絶縁体162中の酸素の拡散長は、3μm程度に見積もられる。このため、絶縁体162上に接して設けられる絶縁体166と導電体164の境界(または導電体164の外周)とチャネル形成領域188との距離は3μm以下とするのが好ましく、1μm以下とするのがより好ましい。または、絶縁体162の絶縁体166と接する領域に形成される混合領域130と、チャネル形成領域188との距離を3μm以下とするのが好ましく、1μm以下とするのがより好ましい。

絶縁体168としては、絶縁体154として用いることができる絶縁体を用いればよい。

導電体170a及び導電体170bは、トランジスタ50のソース電極またはドレイン電極に電気的に接続された配線として機能する。導電体170a及び導電体170bとしては、導電体158a及び導電体158bとして用いることができる導電体を用いればよい。

以上のような構成でトランジスタを形成することにより、安定した電気特性を有するトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。

<トランジスタ2変形例> 以下、トランジスタ50の変形例について図26乃至図30を用いて説明する。なお、図26乃至図30は、図23(B)(C)と同様に、トランジスタのチャネル長方向の断面図とトランジスタのチャネル幅方向の断面図になる。

図26(A)(B)に示すトランジスタ52は、導電体152及び絶縁体153が形成されていない点においてトランジスタ50と異なる。この場合、絶縁体151が酸素をブロックする機能を有することで、絶縁体154からより効果的に絶縁体156a、半導体156b、絶縁体156cに酸素を供給することができる。

図26(C)(D)に示すトランジスタ54は、導電体152の上に導電体172が形成され、絶縁体153が形成されていない点においてトランジスタ50と異なる。導電体172は酸化反応のギブス自由エネルギーが高い物質を用いることが好ましい。このような構成にすることにより、導電体152の上面において、絶縁体154から酸素を引き抜くことが抑制できる。これにより、絶縁体153を形成しなくても、導電体152の一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。導電体172としては、導電体110a及び導電体110bと同様の導電体を用いることができる。

図27(A)(B)に示すトランジスタ56は、導電体164、絶縁体162及び絶縁体156cの端部が概略一致するように形成されている点、導電体158aの上に接して導電体160aを形成し、導電体158bの上に接して導電体160bを形成している点においてトランジスタ50と異なる。このような構成にすることにより、導電体158a及び導電体158bの上面において、絶縁体166から酸素を引き抜くことが抑制できる。これにより、導電体158a及び導電体158bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。導電体160a及び導電体160bとしては、導電体110a及び導電体110bと同様の導電体を用いることができる。

図27(C)(D)に示すトランジスタ58は、導電体152の上に導電体172が形成され、絶縁体153が形成されていない点においてトランジスタ56と異なる。このような構成にすることにより、導電体152の上面において、絶縁体154から酸素を引き抜くことが抑制できる。これにより、絶縁体153を形成しなくても、導電体152の一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。

図28(A)(B)に示すトランジスタ60は、導電体158a及び導電体158bが絶縁体156a及び半導体156bよりチャネル幅方向に外側にせり出している点、導電体158aの下面に接して導電体174aを形成し、導電体158bの下面に接して導電体174bを形成している点においてトランジスタ50と異なる。導電体174a及び導電体174bとしては、導電体110a及び導電体110bと同様の導電体を用いることができる。このような構成にすることにより、導電体158a及び導電体158bの下面において、絶縁体154から酸素を引き抜くことが抑制できる。これにより、導電体158a及び導電体158bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。

図28(C)(D)に示すトランジスタ62は、導電体164、絶縁体162及び絶縁体156cの端部が概略一致するように形成されている点、導電体158aの上面に接して導電体160aを形成し、導電体158bの上面に接して導電体160bを形成している点においてトランジスタ60と異なる。このような構成にすることにより、導電体158a及び導電体158bの上面及び下面において、絶縁体166及び絶縁体154から酸素を引き抜くことが抑制できる。これにより、導電体158a及び導電体158bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。また、トランジスタ62に示すように、絶縁体154の上面にCMP処理などを行い、平坦性の向上を図ってもよい。

図29(A)(B)に示すトランジスタ64は、導電体158a及び導電体158bが半導体156bと重ならない領域において、絶縁体156aの上面に接して形成されている点においてトランジスタ50と異なる。ここで、導電体158a及び導電体158bが絶縁体154と離間して形成されている。このような構成にすることにより、導電体158a及び導電体158bの下面において、絶縁体154から酸素を引き抜くことが抑制できる。これにより、導電体158a及び導電体158bの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体154から絶縁体156a、半導体156b、絶縁体156cに効果的に酸素を供給することができる。

なお、絶縁体156aは、半導体156bと重なっていない領域の膜厚が、半導体156bと重なっている領域の膜厚より薄くなることがある。これは、半導体156bを形成する際に、絶縁体156aの上面の一部が除去されることがあるためである。

図29(C)(D)に示すトランジスタ66は、導電体164及び絶縁体162の端部が概略一致するように形成されている点においてトランジスタ64と異なる。

図30(A)(B)に示すトランジスタ68は、絶縁体153と絶縁体151及び導電体152との間に絶縁体155が形成されている点、絶縁体162が絶縁体162a乃至162cの積層構造で形成されている点において、トランジスタ50と異なる。絶縁体155は、絶縁体104と同様の絶縁体を用いることができる。また、絶縁体162a及び絶縁体162cは絶縁体162と同様の絶縁体を用いることができ、絶縁体162bは、絶縁体153と同様の絶縁体を用いることができる。

ここで、絶縁体162a乃至162cにおいて、絶縁体162bが電子捕獲領域を有すると好ましい。電子捕獲領域は、電子を捕獲する機能を有する。絶縁体162aおよび絶縁体162cが電子の放出を抑制する機能を有するとき、絶縁体162bに捕獲された電子は、負の固定電荷のように振舞う。したがって、絶縁体162bはフローティングゲートとしての機能を有する。なお、絶縁体162bに替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体162bが絶縁体であることにより、捕獲された電子の放出を抑制できる場合がある。

また、絶縁体155、絶縁体153及び絶縁体154において、絶縁体153が電子捕獲領域を有すると好ましい。絶縁体155および絶縁体154が電子の放出を抑制する機能を有するとき、絶縁体153に捕獲された電子は、負の固定電荷のように振舞う。したがって、絶縁体153はフローティングゲートとしての機能を有する。なお、絶縁体153に替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体153が絶縁体であることにより、捕獲された電子の放出を抑制できる場合がある。

なお、トランジスタ68は、図30(A)(B)に示す構成に限られることなく、例えば、絶縁体162a乃至絶縁体162cの積層構造代わりに、トランジスタ50に示す絶縁体162を設ける構成としてもよい。

図30(C)(D)に示すトランジスタ70は、絶縁体154と絶縁体151の間に、導電体152、絶縁体157、絶縁体155及び絶縁体153が設けられている点において、トランジスタ52と異なる。ここで、導電体152は、絶縁体157に設けられた開口部に埋め込まれるように形成されており、導電体152と絶縁体157の上面は、CMP処理などを用いて平坦化されていることが好ましい。なお、絶縁体155は、絶縁体104と同様の絶縁体を用いることができる。

また、絶縁体155、絶縁体153及び絶縁体154において、絶縁体153が電子捕獲領域を有すると好ましい。絶縁体155および絶縁体154が電子の放出を抑制する機能を有するとき、絶縁体153に捕獲された電子は、負の固定電荷のように振舞う。したがって、絶縁体153はフローティングゲートとしての機能を有する。なお、絶縁体153に替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体153が絶縁体であることにより、捕獲された電子の放出を抑制できる場合がある。

<トランジスタ2作製方法> 以下において、図31乃至図33を用いてトランジスタ50の作製方法について説明する。

まずは、基板150を準備する。基板150に用いる基板としては上述の基板を用いればよい。

次に、絶縁体151を成膜する。絶縁体151としては上述の絶縁体を用いればよい。絶縁体151の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体152となる導電体を成膜する。導電体152となる導電体としては、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体152を形成する(図31(A)(B)参照。)。

次に、絶縁体153を成膜する。絶縁体153としては上述の絶縁体を用いればよい。絶縁体153の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、絶縁体154を成膜する(図31(C)(D)参照。)。絶縁体154としては上述の絶縁体を用いればよい。絶縁体154の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、熱CVD法やALD法などのプラズマを使用しない成膜方法で絶縁体154を成膜することにより、絶縁体154の上面にプラズマによるダメージを与えることなく絶縁体154を成膜することができる。

また、後で形成する半導体156bの上面又は下面は平坦性が高いことが好ましい。このため、図18(C)(D)で示した絶縁体104のように、絶縁体154の上面にCMP処理などの平坦化処理を行って平坦性の向上を図ってもよい。

次に、絶縁体176aを成膜する。絶縁体176aとしては上述の絶縁体156aとして用いることができる絶縁体または半導体などを用いればよい。絶縁体176aの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、半導体176bを成膜する。半導体176bとしては上述の半導体156bとして用いることができる半導体を用いればよい。半導体176bの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、絶縁体176aの成膜と、半導体176bの成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。

次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体176a及び半導体176bの水素濃度を低減させることができる場合がある。また、絶縁体176a及び半導体176bの酸素欠損を低減させることができる場合がある。加熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好ましくは520℃以上570℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、絶縁体176a及び半導体176bの結晶性を高めることや、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によるRTA装置を用いることもできる。RTA装置による加熱処理は、炉と比べて短時間で済むため、生産性を高めるために有効である。絶縁体176a及び半導体176bとしてCAAC−OSを用いる場合、加熱処理を行うことで、ピーク強度が高くなり、半値全幅が小さくなる。即ち、加熱処理によってCAAC−OSの結晶性が高くなる。

次に、導電体178を成膜する(図31(E)(F)参照。)。導電体178としては上述の導電体158a及び導電体158bとして用いることができる導電体を用いればよい。導電体178の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体178上にレジストなどを形成し、該レジストを用いて加工し、導電体158a及び導電体158bを形成する。

次に、半導体176b上にレジストなどを形成し、該レジスト、導電体158a及び導電体158bを用いて加工し、絶縁体156a及び半導体156bを形成する(図31(G)(H)参照。)。

また、ここで、半導体156bの導電体158a及び導電体158bと接する領域において、低抵抗領域159a及び低抵抗領域159bが形成されることがある。また、半導体156bは、導電体158aと導電体158bの間に導電体158a及び導電体158bと重なった領域より膜厚の薄い領域を有することがある。これは、導電体158a及び導電体158bを形成する際に、半導体156bの上面の一部を除去することにより形成される。

なお、導電体178を形成した後、絶縁体176a、半導体176b、導電体178を一括して加工し、絶縁体156a、半導体156b、及び半導体156bと重畳する形状の導電体を形成し、半導体156bと重畳する形状の導電体をさらに加工して導電体158a及び導電体158bを形成してもよい。

次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体153及び絶縁体154中の水、または水素をさらに低減させることができる。また、図30に示すトランジスタ68などでは、絶縁体155などの中の水、または水素をさらに低減させることができる。加熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好ましくは520℃以上570℃以下で行えばよい。加熱処理は、不活性ガス雰囲気で行うことが好ましい。また、酸化性ガスを含む雰囲気で行ってもよい。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、ランプ加熱によるRTA装置を用いることもできる。RTA装置による加熱処理は、炉と比べて短時間で済むため、生産性を高めるために有効である。

なお、トランジスタ50より下に半導体素子層が設けられている場合、比較的低い温度範囲(例えば、350℃以上445℃以下程度の温度範囲)で加熱することが好ましい。例えば、絶縁体153及び絶縁体154(図30に示すトランジスタ68などでは絶縁体155も含む)の成膜時の基板加熱温度のいずれかのうち最も高い加熱温度以下とすることが好ましい。

上述の通り、絶縁体156a、半導体156b及び絶縁体156cなどにおいては、脱水化、脱水素化、または酸素欠損低減などのために、加熱処理を行う必要がある。しかしながら、高温の加熱処理を行うことにより、絶縁体154より下の層が劣化する恐れがある。特に、本実施の形態に示すトランジスタ50を、半導体156bとは異なる半導体(例えば、シリコンなど)を活性層とする半導体素子層の上に積層して形成する場合、当該加熱処理によって、半導体素子層に含まれる、各種素子、配線などが損傷または変質する恐れがある。

例えば、シリコン基板上に半導体素子層を形成する場合、素子の微細化を図るため、各素子の低抵抗化が求められる。例えば、配線材料として抵抗率の低いCu配線を形成する、トランジスタのソース領域及びドレイン領域の形成のために、当該領域にニッケルシリサイドを設けるなどが挙げられる。しかしながら、Cu配線もニッケルシリサイドも耐熱性が低いという特徴を持つ。例えば、Cu配線の高温熱処理により、ボイドやヒロックが形成される、またはCuが拡散するなどの劣化が発生する。また、ニッケルシリサイドの高温熱処理により、シリサイド領域が拡張されトランジスタのソース領域とドレイン領域が短絡するなどの劣化が発生する。

このため、上記の加熱処理は、下層の半導体素子層を劣化させない温度範囲で行うことが好ましい。しかしながら、成膜時の絶縁体154に多量の水、水素が含まれている場合、下層の半導体素子層を劣化させない温度範囲で加熱処理を行っても、絶縁体154から水、水素などを十分に除去することができないおそれがある。さらに、絶縁体156a、半導体156b及び絶縁体156cの成膜後に同様の温度範囲で加熱処理を行うと、絶縁体154から水、水素などが半導体156bなどに供給されて欠陥準位が形成されるおそれがある。

これに対して、上記のように、絶縁体156a及び半導体156bを形成し、絶縁体154の表面が露出されている段階で熱処理を行うことにより、絶縁体156a及び半導体156bに水、水素が供給されるのを抑制しながら、絶縁体154及び絶縁体153(形成されている場合は絶縁体155も含む)中の水、または水素をさらに低減させることができる。絶縁体154及び絶縁体153(形成されている場合は絶縁体155も含む)中の水、または水素をさらに低減させることにより、比較的低温(例えば、350℃以上445℃以下程度の温度範囲)の加熱で十分に水、水素などを除去することができ、半導体156bなどに欠陥準位が形成されることを抑制することができる。このようにして信頼性の高いトランジスタを提供することができる。

次に、絶縁体176cを成膜する。絶縁体176cとしては上述の絶縁体156cとして用いることができる絶縁体または半導体などを用いればよい。絶縁体176cの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。絶縁体176cの成膜の前に、半導体156b、導電体158aおよび導電体158bの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。その後、大気に暴露することなく連続で絶縁体176cを成膜することにより、半導体156b、導電体158aおよび導電体158bと、絶縁体156cと、の界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。

次に、絶縁体182を成膜する。絶縁体182としては上述の絶縁体162として用いることができる絶縁体を用いればよい。絶縁体182の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、絶縁体176cの成膜と、絶縁体182の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。

次に、導電体184を成膜する(図32(A)(B)参照。)。導電体184としては、上述の導電体164として用いることができる導電体を用いればよい。導電体184の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、絶縁体182の成膜と、導電体184の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。

次に、導電体184上にレジストなどを形成し、該レジストを用いて加工し、導電体164を形成する。

次に、導電体164及び絶縁体182上にレジストなどを形成し、該レジストを用いて加工し、絶縁体156c及び絶縁体162を形成する(図32(C)(D)参照。)。なお、このとき、後に形成する導電体170a及び導電体170bが導電体158a及び導電体158bと接する領域を露出するように絶縁体156c及び絶縁体162を形成してもよい。

次に、絶縁体166を成膜する(図32(E)(F)参照。)。絶縁体166としては上述の絶縁体を用いればよい。絶縁体166の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

ここで、絶縁体166として、酸化アルミニウムなどの酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けることが好ましい。このとき絶縁体166の成膜をALD法で行うことにより、凸部(例えば導電体164の側面)などにおいても鬆が形成されるのを低減し、被覆性良く絶縁体166を成膜することができる。

また、絶縁体166を積層構造で成膜してもよい。例えば、5nm乃至10nm程度酸化アルミニウム膜をALD法を用いて成膜した後で、より成膜速度の大きいRFスパッタリング法などの方法でさらに酸化アルミニウム膜を成膜してもよい。このように成膜することにより、絶縁体166と絶縁体162及び導電体164との界面近傍でALD法による被覆性の良い膜を形成し、且つその上の膜は良好なスループットで形成することができる。また、このように絶縁体166を積層構造とする場合、第1の膜を成膜した後で、後述する酸素イオンの添加を行い、それから第2の膜を成膜する構成としてもよい。

また、絶縁体166の成膜は、プラズマを用いて行うことが好ましく、スパッタリング法を用いて行うことがより好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがさらに好ましい。スパッタリング法としては、スパッタ用電源に高周波電源を用いるRF(Radio Frequency)スパッタリング法や反応性ガス雰囲気で行う反応性スパッタリングを用いることができる。また、スパッタ用電源に直流電源を用いるDC(Direct Current)スパッタリング法、さらにパルス的にバイアスを与えるパルスDCスパッタ法、を用いてもよい。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法、成膜中に基板にも電圧をかけるバイアススパッタリング法などを用いてもよい。

ここで、酸素を含む雰囲気でスパッタリング法により絶縁体166の成膜を行うことにより、成膜と同時に絶縁体154(または絶縁体162)の表面(絶縁体166成膜後は絶縁体154(または絶縁体162)と絶縁体166の界面)近傍に酸素が添加される。当該酸素は、例えば、酸素ラジカルとして絶縁体154(または絶縁体162)に添加されるが、酸素が添加されるときの状態はこれに限定されない。当該酸素は、酸素原子、又は酸素イオンなどの状態で絶縁体154(または絶縁体162)に添加されてもよい。なお、酸素の添加に伴い、絶縁体154(または絶縁体162)中に酸素が化学量論的組成を超えて含まれる場合があり、このときの酸素を過剰酸素と呼ぶこともできる。なお、スパッタリングの酸素ガス流量や成膜電力は、酸素イオンの添加量などに応じて適宜決定すればよい。また、このように絶縁体166の成膜と同時に絶縁体154(または絶縁体162)に酸素を含ませる場合、以下の図33(A)(B)に示す酸素イオンの添加は行わなくてもよい。

また、絶縁体166をスパッタリング法で成膜して同時に酸素イオンの添加を行う場合、絶縁体166の成膜をアルゴンなどの希ガスを含む雰囲気で行うと、アルゴンなどの希ガスも絶縁体154などに添加されることになる。これにより、絶縁体154は、図25に示す領域187において、それ以外の領域(例えば、絶縁体154のチャネル形成領域188と重なる領域)よりもアルゴンなどの希ガスの濃度が大きくなることがある。

また、絶縁体154(または絶縁体162)と絶縁体166の界面近傍の領域に混合領域130が形成されることがある。混合領域130は、絶縁体154(または絶縁体162)と絶縁体166との界面近傍の領域に形成されるため、混合領域130では酸素の濃度が、混合領域130より下の層と比較して大きくなる場合がある。

また、絶縁体166は、少なくとも絶縁体154より酸素を透過させにくい膜として機能すればよく、上述の絶縁体156aとして用いることができる酸化物を絶縁体166として用いることもできる。このような絶縁体166としては、Inを含む酸化絶縁物を用いることが好ましく、例えば、In−Al酸化物、In−Ga酸化物、In−Ga−Zn酸化物を用いればよい。絶縁体166として、Inを含む酸化絶縁物をスパッタリング法などで成膜することにより、上記と同様に絶縁体154に酸素を添加することができる。Inを含む酸化絶縁物はスパッタリング法で成膜する際に発生するパーティクル数が少ないので、絶縁体166として用いるのに好適である。

次に、酸素イオン186を添加することにより、絶縁体166を貫通して、絶縁体154(または絶縁体162)に過剰酸素を含ませる(図33(A)(B)参照。)。酸素イオンの添加はイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、などを用いることができる。例えば、イオン注入法により、加速電圧を2kV以上10kV以下とし、ドーズ量を5×10¹⁴ions/cm²以上5×10¹⁶ions/cm²以下として行えばよい。

また、図33(A)(B)においては、酸素イオン186が基板平面の法線方向から添加される場合を示したが、本発明はこれに限られるものではない。上記において図22で示したように、酸素イオン186を基板平面の法線に対して傾斜させて添加してもよい。ここで、チルト角、ツイスト角は、酸素イオンの添加量などに応じて適宜決定すればよい。

また、イオン注入法を用いて酸素イオンの添加を行う場合、主に質量数16の酸素イオンが絶縁体154に添加されることになる。これにより、酸素イオンが添加された領域においては、¹⁶Oの存在比が¹⁶Oの天然存在比(99.762atomic%)よりも大きくなる場合がある。このため、絶縁体154は、図25に示す領域187において、それ以外の領域(例えば、絶縁体154のチャネル形成領域188と重なる領域)よりも¹⁶Oの存在比が大きく、¹⁶Oの天然存在比よりも大きくなる場合がある。

また、上記のようにスパッタリング法やイオン注入法などにより酸素イオンを添加すると、導電体164の表面近傍にも酸素が添加される場合がある。このとき、導電体164の表面近傍に、導電体164の絶縁体162側よりも酸素濃度の高い領域が形成されることががある。

次に、加熱処理を行うことが好ましい(図33(C)(D)参照)。加熱処理を行うことにより、絶縁体154(または絶縁体162)に添加した酸素を拡散させ、絶縁体156a、半導体156b、絶縁体156cに供給することができる。加熱処理は、250℃以上650℃以下、好ましくは350℃以上450℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるRTA装置を用いることもできる。

また、当該加熱処理は、半導体176b成膜後の加熱処理よりも低い温度が好ましい。半導体176b成膜後の加熱処理との温度差は、20℃以上150℃以下、好ましくは40℃以上100℃以下とする。これにより、絶縁体154などから余分に過剰酸素(酸素)が放出することを抑えることができる。なお、絶縁体166成膜後の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合(例えば絶縁体166の成膜で同等の加熱が行われる場合)、行わなくてもよい場合がある。また、絶縁体166成膜後の加熱処理は、酸素イオンの添加後ならばいつ行ってもよい。例えば、絶縁体168の形成後に行ってもよいし、導電体170a及び170bの形成後に行ってもよい。

当該加熱処理により、絶縁体154(または絶縁体162)中に酸素131を拡散させる(図33(C)(D)参照)。酸素131の濃度が大きい混合領域130を中心に、絶縁体154(または絶縁体162)中に酸素131を拡散させることができる。

ここで、絶縁体166は、絶縁体154(または絶縁体162)より酸素を透過させにくい絶縁体であり、酸素をブロックするバリア膜として機能する。このような絶縁体166が絶縁体154(または絶縁体162)上に形成されているので、絶縁体154(または絶縁体162)中を拡散する酸素131が絶縁体154(または絶縁体162)の上方に拡散せず、絶縁体154(または絶縁体162)を主に横方向又は下方向に拡散していく。このように、絶縁体154(または絶縁体162)に拡散した酸素131は、絶縁体156a、半導体156b、絶縁体156c、特に半導体156bのチャネル形成領域188へと供給される。

このとき、酸素をブロックする機能を有する絶縁体153で導電体152を覆うことで絶縁体154に拡散した酸素131が導電体152に引き抜かれるのを防ぐことができる。また、絶縁体153又は絶縁体151に酸素をブロックする機能を持たせることにより、絶縁体154に拡散した酸素131が絶縁体154より下層に拡散するのではなく、絶縁体154より上の層、つまり絶縁体156a、半導体156b、絶縁体156cに供給することができる。

また、導電体158a及び導電体158bの下面と絶縁体154の間に絶縁体156a及び半導体156bを形成し、導電体158a及び導電体158bが絶縁体154に直接接触しないようにすることにより、絶縁体154に拡散した酸素131が導電体158a及び導電体158bに引き抜かれるのを防ぐことができる。

このように、トランジスタ50の導電体152、導電体158a及び導電体158bが、酸素131が拡散する絶縁体154と直接接触しないようにすることにより、絶縁体156a、半導体156b、絶縁体156c、特に半導体156bのチャネル形成領域188に酸素131を効果的に供給することができる。

このようにして、絶縁体156a、半導体156b及び絶縁体156c中に酸素131を供給して、酸素131で埋めて酸素欠損を低減することができる。酸素欠損を低減させることにより、酸素欠損に水素がトラップされることを低減することができるので、半導体156bにおいて、浅いドナー準位が形成されることを低減することができる。よって、欠陥準位密度の低い、高純度真性または実質的に高純度真性な酸化物半導体とすることができる。

なお、絶縁体168として、上記のInを含む酸化絶縁物を用いた場合、上記加熱処理の後で、Inを含む酸化絶縁物を、エッチングなどを用いて除去し、他の材料を用いて新しく絶縁体168を成膜し直してもよい。

次に、絶縁体168を成膜する。絶縁体168としては上述の絶縁体を用いればよい。絶縁体168の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、絶縁体168上にレジストなどを形成し、絶縁体168、絶縁体166、絶縁体162及び絶縁体156cに開口を形成する。それから、導電体170a及び導電体170bとなる導電体を成膜する。導電体170a及び導電体170bとなる導電体としては、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。

次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体170a及び導電体170bを形成する(図33(E)(F)参照。)。

以上の工程により、本発明の一態様に係るトランジスタを作製することができる。 <回路> 以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。

図34(A)に示す回路図は、pチャネル型のトランジスタ2200とnチャネル型のトランジスタ2100を直列に接続し、かつそれぞれのゲートを接続した、いわゆるCMOSインバータの構成を示している。

<半導体装置の構造> 図35は、図34(A)に対応する半導体装置の断面図である。図35に示す半導体装置は、トランジスタ2200と、トランジスタ2100と、を有する。また、トランジスタ2100は、トランジスタ2200の上方に配置する。なお、トランジスタ2100として、図26(A)に示したトランジスタ52を用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。上述の実施の形態において記載したトランジスタをトランジスタ2100として用いることができる。例えば、図1、図11乃至図17、図23、図26乃至図29などに示したトランジスタなどを、トランジスタ2100として用いても構わない。よって、トランジスタ2100については、適宜上述したトランジスタについての記載を参酌する。

図35に示すトランジスタ2200は、半導体基板450を用いたトランジスタである。トランジスタ2200は、半導体基板450中の領域472aと、半導体基板450中の領域472bと、絶縁体462と、導電体454と、を有する。

トランジスタ2200において、領域472aおよび領域472bは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体462は、ゲート絶縁体としての機能を有する。また、導電体454は、ゲート電極としての機能を有する。したがって、導電体454に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体454に印加する電位によって、領域472aと領域472bとの間の導通・非導通を制御することができる。

半導体基板450としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板450として単結晶シリコン基板を用いる。

半導体基板450は、n型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板450として、p型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ2200となる領域には、n型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板450がi型であっても構わない。

半導体基板450の上面は、(110)面を有することが好ましい。こうすることで、トランジスタ2200のオン特性を向上させることができる。

領域472aおよび領域472bは、p型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ2200はpチャネル型トランジスタを構成する。

なお、トランジスタ2200は、領域460などによって隣接するトランジスタと分離される。領域460は、絶縁性を有する領域である。

図35に示す半導体装置は、絶縁体464と、絶縁体466と、絶縁体468と、導電体480aと、導電体480bと、導電体480cと、導電体478aと、導電体478bと、導電体478cと、導電体476aと、導電体476bと、導電体474aと、導電体474bと、導電体474cと、導電体496aと、導電体496bと、導電体496cと、導電体496dと、導電体498aと、導電体498bと、導電体498cと、絶縁体489と、絶縁体490と、絶縁体491と、絶縁体492と、絶縁体493と、絶縁体494と、を有する。

絶縁体464は、トランジスタ2200上に配置する。また、絶縁体466は、絶縁体464上に配置する。また、絶縁体468は、絶縁体466上に配置する。また、絶縁体489は、絶縁体468上に配置する。また、トランジスタ2100は、絶縁体489上に配置する。また、絶縁体493は、トランジスタ2100上に配置する。また、絶縁体494は、絶縁体493上に配置する。

絶縁体464は、領域472aに達する開口部と、領域472bに達する開口部と、導電体454に達する開口部と、を有する。また、開口部には、それぞれ導電体480a、導電体480bまたは導電体480cが埋め込まれている。

また、絶縁体466は、導電体480aに達する開口部と、導電体480bに達する開口部と、導電体480cに達する開口部と、を有する。また、開口部には、それぞれ導電体478a、導電体478bまたは導電体478cが埋め込まれている。

また、絶縁体468は、導電体478bに達する開口部と、導電体478cに達する開口部と、を有する。また、開口部には、それぞれ導電体476aまたは導電体476bが埋め込まれている。

また、絶縁体489は、トランジスタ2100のチャネル形成領域と重なる開口部と、導電体476aに達する開口部と、導電体476bに達する開口部と、を有する。また、開口部には、それぞれ導電体474a、導電体474bまたは導電体474cが埋め込まれている。

導電体474aは、トランジスタ2100のゲート電極としての機能を有しても構わない。または、例えば、導電体474aに一定の電位を印加することで、トランジスタ2100のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体474aとトランジスタ2100のゲート電極としての機能を有する導電体504とを電気的に接続しても構わない。こうすることで、トランジスタ2100のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ2100の飽和領域における電気特性を安定にすることができる。なお、導電体474aは上記実施の形態の導電体152に相当するため、詳細については導電体152の記載を参酌することができる。

また、絶縁体490は、導電体474bに達する開口部と、導電体474cに達する開口部と、を有する。なお、絶縁体490は上記実施の形態の絶縁体153に相当するため、詳細については絶縁体153の記載を参酌することができる。上記実施の形態に記載したように、開口部を除いて導電体474a乃至474cの上を覆うように絶縁体490を設けることにより、絶縁体491から導電体474a乃至474cが酸素を引き抜くことを防ぐことができる。これにより、絶縁体491からトランジスタ2100の酸化物半導体に効果的に酸素を供給することができる。

また、絶縁体491は、導電体474bに達する開口部と、導電体474cに達する開口部と、を有する。なお、絶縁体491は上記実施の形態の絶縁体154に相当するため、詳細については絶縁体154の記載を参酌することができる。

また、絶縁体492は、トランジスタ2100のソース電極またはドレイン電極の一方である導電体516bを通って、導電体474bに達する開口部と、トランジスタ2100のソース電極またはドレイン電極の他方である導電体516aに達する開口部と、トランジスタ2100のゲート電極である導電体504に達する開口部と、導電体474cに達する開口部と、を有する。なお、絶縁体492は上記実施の形態の絶縁体166に相当するため、詳細については絶縁体166の記載を参酌することができる。

また、絶縁体493は、トランジスタ2100のソース電極またはドレイン電極の一方である導電体516bを通って、導電体474bに達する開口部と、トランジスタ2100のソース電極またはドレイン電極の他方である導電体516aに達する開口部と、トランジスタ2100のゲート電極である導電体504に達する開口部と、導電体474cに達する開口部と、を有する。また、開口部には、それぞれ導電体496a、導電体496b、導電体496cまたは導電体496dが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ2100などの構成要素のいずれかが有する開口部を介する場合がある。

また、絶縁体494は、導電体496aに達する開口部と、導電体496bおよび導電体496dに達する開口部と、導電体496cに達する開口部と、を有する。また、開口部には、それぞれ導電体498a、導電体498bまたは導電体498cが埋め込まれている。

絶縁体464、絶縁体466、絶縁体468、絶縁体489、絶縁体493および絶縁体494としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。

絶縁体464、絶縁体466、絶縁体468、絶縁体489、絶縁体493または絶縁体494の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ2100の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ2100の電気特性を安定にすることができる。

水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。

導電体480a、導電体480b、導電体480c、導電体478a、導電体478b、導電体478c、導電体476a、導電体476b、導電体474a、導電体474b、導電体474c、導電体496a、導電体496b、導電体496c、導電体496d、導電体498a、導電体498bおよび導電体498cとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。

なお、図36に示す半導体装置は、図35に示した半導体装置のトランジスタ2200の構造が異なるのみである。よって、図36に示す半導体装置については、図35に示した半導体装置の記載を参酌する。具体的には、図36に示す半導体装置は、トランジスタ2200がFin型である場合を示している。トランジスタ2200をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ2200のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ2200のオフ特性を向上させることができる。

また、図37に示す半導体装置は、図35に示した半導体装置のトランジスタ2200の構造が異なるのみである。よって、図37に示す半導体装置については、図35に示した半導体装置の記載を参酌する。具体的には、図37に示す半導体装置は、トランジスタ2200がSOI基板である半導体基板450に設けられた場合を示している。図37には、絶縁体452によって領域456が半導体基板450と分離されている構造を示す。半導体基板450としてSOI基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ2200のオフ特性を向上させることができる。なお、絶縁体452は、半導体基板450を絶縁体化させることによって形成することができる。例えば、絶縁体452としては、酸化シリコンを用いることができる。

図35乃至図37に示した半導体装置は、半導体基板を用いてpチャネル型トランジスタを作製し、その上方にnチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、nチャネル型トランジスタと、pチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、pチャネル型トランジスタは、LDD(Lightly Doped Drain)領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、nチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。

また図34(B)に示す回路図は、トランジスタ2100とトランジスタ2200のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるCMOSアナログスイッチとして機能させることができる。

<記憶装置1> 本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例を図38に示す。

図38(A)に示す半導体装置は、第1の半導体を用いたトランジスタ3200と第2の半導体を用いたトランジスタ3300、および容量素子3400を有している。なお、トランジスタ3300としては、上述のトランジスタ2100と同様のトランジスタを用いることができる。

トランジスタ3300は、オフ電流の小さいトランジスタが好ましい。トランジスタ3300は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ3300のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。

図38(A)において、第1の配線3001はトランジスタ3200のソースと電気的に接続され、第2の配線3002はトランジスタ3200のドレインと電気的に接続される。また、第3の配線3003はトランジスタ3300のソース、ドレインの一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲートと電気的に接続されている。そして、トランジスタ3200のゲート、およびトランジスタ3300のソース、ドレインの他方は、容量素子3400の電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と電気的に接続されている。

図38(A)に示す半導体装置は、トランジスタ3200のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタ3300が導通状態となる電位にして、トランジスタ3300を導通状態とする。これにより、第3の配線3003の電位が、トランジスタ3200のゲート、および容量素子3400の電極の一方と電気的に接続するノードFGに与えられる。即ち、トランジスタ3200のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という。)のどちらかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタ3300が非導通状態となる電位にして、トランジスタ3300を非導通状態とすることにより、ノードFGに電荷が保持される(保持)。

トランジスタ3300のオフ電流が小さいため、ノードFGの電荷は長期間にわたって保持される。

次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、第2の配線3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジスタ3200をnチャネル型とすると、トランジスタ3200のゲートにHighレベル電荷が与えられている場合の見かけ上のしきい値電圧V_{th_H}は、トランジスタ3200のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧V_{th_L}より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ3200を「導通状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位をV_{th_H}とV_{th_L}の間の電位V₀とすることにより、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードFGにHighレベル電荷が与えられていた場合には、第5の配線3005の電位がV₀(>V_{th_H})となれば、トランジスタ3200は「導通状態」となる。一方、ノードFGにLowレベル電荷が与えられていた場合には、第5の配線3005の電位がV₀(

th_L)となっても、トランジスタ3200は「非導通状態」のままである。このため、第2の配線3002の電位を判別することで、ノードFGに保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードFGに与えられた電荷によらずトランジスタ3200が「非導通状態」となるような電位、つまり、V_{th_H}より低い電位を第5の配線3005に与えればよい。または、ノードFGに与えられた電荷によらずトランジスタ3200が「導通状態」となるような電位、つまり、V_{th_L}より高い電位を第5の配線3005に与えればよい。

なお、上記においては、2種類の電荷をノードFGに保持する例について示したが、本発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードFGに3種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、当該半導体装置を多値化して記憶容量の増大を図ることができる。

<記憶装置1の構造> 図39は、図38(A)に対応する半導体装置の断面図である。図39に示す半導体装置は、トランジスタ3200と、トランジスタ3300と、容量素子3400と、を有する。また、トランジスタ3300および容量素子3400は、トランジスタ3200の上方に配置する。なお、トランジスタ3300としては、上述したトランジスタ2100についての記載を参照する。また、トランジスタ3200としては、図35に示したトランジスタ2200についての記載を参照する。なお、図35では、トランジスタ2200がpチャネル型トランジスタである場合について説明したが、トランジスタ3200がnチャネル型トランジスタであっても構わない。

図39に示すトランジスタ3200は、半導体基板450を用いたトランジスタである。トランジスタ3200は、半導体基板450中の領域472aと、半導体基板450中の領域472bと、絶縁体462と、導電体454と、を有する。

図39に示す半導体装置は、絶縁体464と、絶縁体466と、絶縁体468と、導電体480aと、導電体480bと、導電体480cと、導電体478aと、導電体478bと、導電体478cと、導電体476aと、導電体476bと、導電体474aと、導電体474bと、導電体474cと、導電体496aと、導電体496bと、導電体496cと、導電体496dと、導電体498aと、導電体498bと、導電体498cと、絶縁体489と、絶縁体490と、絶縁体491と、絶縁体492と、絶縁体493と、絶縁体494と、を有する。

絶縁体464は、トランジスタ3200上に配置する。また、絶縁体466は、絶縁体464上に配置する。また、絶縁体468は、絶縁体466上に配置する。また、絶縁体489は、絶縁体468上に配置する。また、トランジスタ3300は、絶縁体489上に配置する。また、絶縁体493は、トランジスタ3300上に配置する。また、絶縁体494は、絶縁体493上に配置する。

絶縁体464は、領域472aに達する開口部と、領域472bに達する開口部と、導電体454に達する開口部と、を有する。また、開口部には、それぞれ導電体480a、導電体480bまたは導電体480cが埋め込まれている。

また、絶縁体466は、導電体480aに達する開口部と、導電体480bに達する開口部と、導電体480cに達する開口部と、を有する。また、開口部には、それぞれ導電体478a、導電体478bまたは導電体478cが埋め込まれている。

また、絶縁体468は、導電体478bに達する開口部と、導電体478cに達する開口部と、を有する。また、開口部には、それぞれ導電体476aまたは導電体476bが埋め込まれている。

また、絶縁体489は、トランジスタ3300のチャネル形成領域と重なる開口部と、導電体476aに達する開口部と、導電体476bに達する開口部と、を有する。また、開口部には、それぞれ導電体474a、導電体474bまたは導電体474cが埋め込まれている。

導電体474aは、トランジスタ3300のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体474aに一定の電位を印加することで、トランジスタ3300のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体474aとトランジスタ3300のトップゲート電極である導電体504とを電気的に接続しても構わない。こうすることで、トランジスタ3300のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ3300の飽和領域における電気特性を安定にすることができる。

また、絶縁体490は、導電体474bに達する開口部と、導電体474cに達する開口部と、を有する。なお、絶縁体490は上記実施の形態の絶縁体153に相当するため、詳細については絶縁体153の記載を参酌することができる。上記実施の形態に記載したように、開口部を除いて導電体474a乃至474cの上を覆うように絶縁体490を設けることにより、絶縁体491から導電体474a乃至474cが酸素を引き抜くことを防ぐことができる。これにより、絶縁体491からトランジスタ3300の酸化物半導体に効果的に酸素を供給することができる。

また、絶縁体491は、導電体474bに達する開口部と、導電体474cに達する開口部と、を有する。なお、絶縁体491は上記実施の形態の絶縁体154に相当するため、詳細については絶縁体154の記載を参酌することができる。

また、絶縁体492は、トランジスタ3300のソース電極またはドレイン電極の一方である導電体516bを通って、導電体474bに達する開口部と、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aと絶縁体511を介して重なる導電体514に達する開口部と、トランジスタ3300のゲート電極である導電体504に達する開口部と、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aを通って、導電体474cに達する開口部と、を有する。なお、絶縁体492は上記実施の形態の絶縁体166に相当するため、詳細については絶縁体166の記載を参酌することができる。

また、絶縁体493は、トランジスタ3300のソース電極またはドレイン電極の一方である導電体516bを通って、導電体474bに達する開口部と、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aと絶縁体511を介して重なる導電体514に達する開口部と、トランジスタ3300のゲート電極である導電体504に達する開口部と、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aを通って、導電体474cに達する開口部と、を有する。また、開口部には、それぞれ導電体496a、導電体496b、導電体496cまたは導電体496dが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ3300などの構成要素のいずれかが有する開口部を介する場合がある。

また、絶縁体494は、導電体496aに達する開口部と、導電体496bに達する開口部と、導電体496cに達する開口部と、を有する。また、開口部には、それぞれ導電体498a、導電体498bまたは導電体498cが埋め込まれている。

絶縁体464、絶縁体466、絶縁体468、絶縁体489、絶縁体493または絶縁体494の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ3300の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ3300の電気特性を安定にすることができる。

トランジスタ3200のソースまたはドレインは、導電体480bと、導電体478bと、導電体476aと、導電体474bと、導電体496cと、を介してトランジスタ3300のソース電極またはドレイン電極の一方である導電体516bと電気的に接続する。また、トランジスタ3200のゲート電極である導電体454は、導電体480cと、導電体478cと、導電体476bと、導電体474cと、導電体496dと、を介してトランジスタ3300のソース電極またはドレイン電極の他方である導電体516aと電気的に接続する。

容量素子3400は、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aと、導電体514と、絶縁体511と、を有する。なお、絶縁体511は、トランジスタ3300のゲート絶縁体として機能する絶縁体と同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電体514として、トランジスタ3300のゲート電極として機能する導電体504と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。

そのほかの構造については、適宜図35などについての記載を参酌することができる。

なお、図40に示す半導体装置は、図39に示した半導体装置のトランジスタ3200の構造が異なるのみである。よって、図40に示す半導体装置については、図39に示した半導体装置の記載を参酌する。具体的には、図40に示す半導体装置は、トランジスタ3200がFin型である場合を示している。Fin型であるトランジスタ3200については、図36に示したトランジスタ2200の記載を参照する。なお、図36では、トランジスタ2200がpチャネル型トランジスタである場合について説明したが、トランジスタ3200がnチャネル型トランジスタであっても構わない。

また、図41に示す半導体装置は、図39に示した半導体装置のトランジスタ3200の構造が異なるのみである。よって、図41に示す半導体装置については、図39に示した半導体装置の記載を参酌する。具体的には、図41に示す半導体装置は、トランジスタ3200がSOI基板である半導体基板450に設けられた場合を示している。SOI基板である半導体基板450に設けられたトランジスタ3200については、図37に示したトランジスタ2200の記載を参照する。なお、図37では、トランジスタ2200がpチャネル型トランジスタである場合について説明したが、トランジスタ3200がnチャネル型トランジスタであっても構わない。

<記憶装置2> 図38(B)に示す半導体装置は、トランジスタ3200を有さない点で図38(A)に示した半導体装置と異なる。この場合も図38(A)に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。

図38(B)に示す半導体装置における、情報の読み出しについて説明する。トランジスタ3300が導通状態になると、浮遊状態である第3の配線3003と容量素子3400とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって、異なる値をとる。

例えば、容量素子3400の電極の一方の電位をV、容量素子3400の容量をC、第3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×VB0+C×V)/(CB+C)となる。したがって、メモリセルの状態として、容量素子3400の電極の一方の電位がV1とV0(V1>V0)の2つの状態をとるとすると、電位V1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V1)/(CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。

そして、第3の配線3003の電位を所定の電位と比較することで、情報を読み出すことができる。

この場合、メモリセルを駆動させるための駆動回路に上記第1の半導体が適用されたトランジスタを用い、トランジスタ3300として第2の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。

以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合(ただし、電位は固定されていることが好ましい)であっても、長期にわたって記憶内容を保持することが可能である。

また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。

<記憶装置3> 図38(A)に示す半導体装置(記憶装置)の変形例について、図42に示す回路図を用いて説明する。

図42に示す半導体装置は、トランジスタ4100乃至トランジスタ4400と、容量素子4500及び容量素子4600と、を有する。ここでトランジスタ4100は、上述のトランジスタ3200と同様のトランジスタを用いることができ、トランジスタ4200乃至4400は、上述のトランジスタ3300と同様のトランジスタを用いることができる。なお、図42に示す半導体装置は、図42では図示を省略したが、マトリクス状に複数設けられる。図42に示す半導体装置は、配線4001、配線4003、配線4005乃至4009に与える信号又は電位に従って、データ電圧の書き込み、読み出しを制御することができる。

トランジスタ4100のソース又はドレインの一方は、配線4003に接続される。トランジスタ4100のソース又はドレインの他方は、配線4001に接続される。なお図42では、トランジスタ4100の導電型をpチャネル型として示すが、nチャネル型でもよい。

図42に示す半導体装置は、2つのデータ保持部を有する。例えば第1のデータ保持部は、ノードFG1に接続されるトランジスタ4400のソース又はドレインの一方、容量素子4600の一方の電極、及びトランジスタ4200のソース又はドレインの一方の間で電荷を保持する。また、第2のデータ保持部は、ノードFG2に接続されるトランジスタ4100のゲート、トランジスタ4200のソース又はドレインの他方、トランジスタ4300のソース又はドレインの一方、及び容量素子4500の一方の電極の間で電荷を保持する。

トランジスタ4300のソース又はドレインの他方は、配線4003に接続される。トランジスタ4400のソース又はドレインの他方は、配線4001に接続される。トランジスタ4400のゲートは、配線4005に接続される。トランジスタ4200のゲートは、配線4006に接続される。トランジスタ4300のゲートは、配線4007に接続される。容量素子4600の他方の電極は、配線4008に接続される。容量素子4500の他方の電極は、配線4009に接続される。

トランジスタ4200乃至4400は、データ電圧の書き込みと電荷の保持を制御するスイッチとしての機能を有する。なおトランジスタ4200乃至4400は、非導通状態においてソースとドレインとの間を流れる電流(オフ電流)が低いトランジスタが用いられることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ(OSトランジスタ)であることが好ましい。OSトランジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点がある。なお図42では、トランジスタ4200乃至4400の導電型をnチャネル型として示すが、pチャネル型でもよい。

トランジスタ4200及びトランジスタ4300と、トランジスタ4400とは、酸化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図42に示す半導体装置は、図42に示すように、トランジスタ4100を有する第1の層4021と、トランジスタ4200及びトランジスタ4300を有する第2の層4022と、トランジスタ4400を有する第3の層4023と、で構成されることが好ましい。トランジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体装置の小型化を図ることができる。

次いで、図42に示す半導体装置への情報の書き込み動作について説明する。

最初に、ノードFG1に接続されるデータ保持部へのデータ電圧の書き込み動作(以下、書き込み動作1とよぶ。)について説明する。なお、以下において、ノードFG1に接続されるデータ保持部に書きこむデータ電圧をV_D1とし、トランジスタ4100の閾値電圧をV_thとする。

書き込み動作1では、配線4003をV_D1とし、配線4001を接地電位とした後に、電気的に浮遊状態とする。また配線4005、4006をハイレベルにする。また配線4007乃至4009をローレベルにする。すると、電気的に浮遊状態にあるノードFG2の電位が上昇し、トランジスタ4100に電流が流れる。電流が流れることで、配線4001の電位が上昇する。またトランジスタ4400、トランジスタ4200が導通状態となる。そのため、配線4001の電位の上昇につれて、ノードFG1、FG2の電位が上昇する。ノードFG2の電位が上昇し、トランジスタ4100でゲートとソースとの間の電圧(V_gs)がトランジスタ4100の閾値電圧V_thになると、トランジスタ4100を流れる電流が小さくなる。そのため、配線4001、ノードFG1、FG2の電位の上昇は止まり、V_D1からV_thだけ下がった「V_D1−V_th」で一定となる。

つまり、配線4003に与えたV_D1は、トランジスタ4100に電流が流れることで、配線4001に与えられ、ノードFG1、FG2の電位が上昇する。電位の上昇によって、ノードFG2の電位が「V_D1−V_th」となると、トランジスタ4100のV_gsがV_thとなるため、電流が止まる。

次に、ノードFG2に接続されるデータ保持部へのデータ電圧の書き込み動作(以下、書き込み動作2とよぶ。)について説明する。なお、ノードFG2に接続されるデータ保持部に書きこむデータ電圧をV_D2として説明する。

書き込み動作2では、配線4001をV_D2とし、配線4003を接地電位とした後に、電気的に浮遊状態とする。また配線4007をハイレベルにする。また配線4005、4006、4008、4009をローレベルにする。トランジスタ4300を導通状態として配線4003をローレベルにする。そのため、ノードFG2の電位もローレベルにまで低下し、トランジスタ4100に電流が流れる。電流が流れることで、配線4003の電位が上昇する。またトランジスタ4300が導通状態となる。そのため、配線4003の電位の上昇につれて、ノードFG2の電位が上昇する。ノードFG2の電位が上昇し、トランジスタ4100でV_gsがトランジスタ4100のV_thになると、トランジスタ4100を流れる電流が小さくなる。そのため、配線4003、ノードFG2の電位の上昇は止まり、V_D2からV_thだけ下がった「V_D2−V_th」で一定となる。

つまり、配線4001に与えたV_D2は、トランジスタ4100に電流が流れることで、配線4003に与えられ、ノードFG2の電位が上昇する。電位の上昇によって、ノードFG2の電位が「V_D2−V_th」となると、トランジスタ4100のV_gsがV_thとなるため、電流が止まる。このとき、ノードFG1の電位は、トランジスタ4200、4400共に非導通状態であり、書き込み動作1で書きこんだ「V_D1−V_th」が保持される。

図42に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線4009をハイレベルにして、ノードFG1、FG2の電位を上昇させる。そして、各トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する。

以上説明したノードFG1、FG2へのデータ電圧の書き込み動作によって、複数のデータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「V_D1−V_th」や「V_D2−V_th」を一例として挙げて説明したが、これらは多値のデータに対応するデータ電圧である。そのため、それぞれのデータ保持部で4ビットのデータを保持する場合、16値の「V_D1−V_th」や「V_D2−V_th」を取り得る。

次いで、図42に示す半導体装置からの情報の読み出し動作について説明する。

最初に、ノードFG2に接続されるデータ保持部へのデータ電圧の読み出し動作(以下、読み出し動作1とよぶ。)について説明する。

読み出し動作1では、プリチャージを行ってから電気的に浮遊状態とした、配線4003を放電させる。配線4005乃至4008をローレベルにする。また、配線4009をローレベルとして、電気的に浮遊状態にあるノードFG2の電位を「V_D2−V_th」とする。ノードFG2の電位が下がることで、トランジスタ4100に電流が流れる。電流が流れることで、電気的に浮遊状態の配線4003の電位が低下する。配線4003の電位の低下につれて、トランジスタ4100のV_gsが小さくなる。トランジスタ4100のV_gsがトランジスタ4100のV_thになると、トランジスタ4100を流れる電流が小さくなる。すなわち、配線4003の電位が、ノードFG2の電位「V_D2−V_th」からV_thだけ大きい値である「V_D2」となる。この配線4003の電位は、ノードFG2に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はA/D変換を行い、ノードFG2に接続されるデータ保持部のデータを取得する。

つまり、プリチャージ後の配線4003を浮遊状態とし、配線4009の電位をハイレベルからローレベルに切り替えることで、トランジスタ4100に電流が流れる。電流が流れることで、浮遊状態にあった配線4003の電位は低下して「V_D2」となる。トランジスタ4100では、ノードFG2の「V_D2−V_th」との間のV_gsがV_thとなるため、電流が止まる。そして、配線4003には、書き込み動作2で書きこんだ「V_D2」が読み出される。

ノードFG2に接続されるデータ保持部のデータを取得したら、トランジスタ4300を導通状態として、ノードFG2の「V_D2−V_th」を放電させる。

次に、ノードFG1に保持される電荷をノードFG2に分配し、ノードFG1に接続されるデータ保持部のデータ電圧を、ノードFG2に接続されるデータ保持部に移す。ここで、配線4001、4003をローレベルとする。配線4006をハイレベルにする。また、配線4005、配線4007乃至4009をローレベルにする。トランジスタ4200が導通状態となることで、ノードFG1の電荷が、ノードFG2との間で分配される。

ここで、電荷の分配後の電位は、書きこんだ電位「V_D1−V_th」から低下する。そのため、容量素子4600の容量値は、容量素子4500の容量値よりも大きくしておくことが好ましい。あるいは、ノードFG1に書きこむ電位「V_D1−V_th」は、同じデータを表す電位「V_D2−V_th」よりも大きくすることが好ましい。このように、容量値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低下を抑制することができる。電荷の分配による電位の変動については、後述する。

次に、ノードFG1に接続されるデータ保持部へのデータ電圧の読み出し動作(以下、読み出し動作2とよぶ。)について説明する。

読み出し動作2では、プリチャージを行ってから電気的に浮遊状態とした、配線4003を放電させる。配線4005乃至4008をローレベルにする。また、配線4009は、プリチャージ時にハイレベルとして、その後ローレベルとする。配線4009をローレベルとすることで、電気的に浮遊状態にあるノードFG2を電位「V_D1−V_th」とする。ノードFG2の電位が下がることで、トランジスタ4100に電流が流れる。電流が流れることで、電気的に浮遊状態の配線4003の電位が低下する。配線4003の電位の低下につれて、トランジスタ4100のV_gsが小さくなる。トランジスタ4100のV_gsがトランジスタ4100のV_thになると、トランジスタ4100を流れる電流が小さくなる。すなわち、配線4003の電位が、ノードFG2の電位「V_D1−V_th」からV_thだけ大きい値である「V_D1」となる。この配線4003の電位は、ノードFG1に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はA/D変換を行い、ノードFG1に接続されるデータ保持部のデータを取得する。以上が、ノードFG1に接続されるデータ保持部へのデータ電圧の読み出し動作である。

つまり、プリチャージ後の配線4003を浮遊状態とし、配線4009の電位をハイレベルからローレベルに切り替えることで、トランジスタ4100に電流が流れる。電流が流れることで、浮遊状態にあった配線4003の電位は低下して「V_D1」となる。トランジスタ4100では、ノードFG2の「V_D1−V_th」との間のV_gsがV_thとなるため、電流が止まる。そして、配線4003には、書き込み動作1で書きこんだ「V_D1」が読み出される。

以上説明したノードFG1、FG2からのデータ電圧の読み出し動作によって、複数のデータ保持部からデータ電圧を読み出すことができる。例えば、ノードFG1及びノードFG2にそれぞれ4ビット(16値)のデータを保持することで計8ビット(256値)のデータを保持することができる。また、図42においては、第1の層4021乃至第3の層4023からなる構成としたが、さらに層を形成することによって、半導体装置の面積を増大させず記憶容量の増加を図ることができる。

なお読み出される電位は、書きこんだデータ電圧よりV_thだけ大きい電圧として読み出すことができる。そのため、書き込み動作で書きこんだ「V_D1−V_th」や「V_D2−V_th」のV_thを相殺して読み出す構成とすることができる。その結果、メモリセルあたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけることができるため、データの信頼性に優れたものとすることができる。

また、図43に図42に対応する半導体装置の断面図を示す。図43に示す半導体装置は、トランジスタ4100乃至トランジスタ4400と、容量素子4500及び容量素子4600と、を有する。ここで、トランジスタ4100は第1の層4021に形成され、トランジスタ4200、4300、及び容量素子4500は第2の層4022に形成され、トランジスタ4400及び容量素子4600は第3の層4023に形成される。

ここで、トランジスタ4200乃至4400としてはトランジスタ3300の記載を、トランジスタ4100としてはトランジスタ3200の記載を参酌することができる。また、その他の配線、絶縁体等についても適宜図39の記載を参酌することができる。

なお、図39に示す半導体装置の容量素子3400では導電層を基板に対して平行に設けて容量を形成する構成としたが、容量素子4500、4600では、トレンチ状に導電層を設けて、容量を形成する構成としている。このような構成とすることで、同じ占有面積であっても大きい容量値を確保することができる。

<撮像装置> 以下では、本発明の一態様に係る撮像装置について説明する。

図44(A)は、本発明の一態様に係る撮像装置200の例を示す平面図である。撮像装置200は、画素部210と、画素部210を駆動するための周辺回路260と、周辺回路270、周辺回路280と、周辺回路290と、を有する。画素部210は、p行q列(pおよびqは2以上の整数)のマトリクス状に配置された複数の画素211を有する。周辺回路260、周辺回路270、周辺回路280および周辺回路290は、それぞれ複数の画素211に接続し、複数の画素211を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路260、周辺回路270、周辺回路280および周辺回路290などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路260は周辺回路の一部といえる。

また、撮像装置200は、光源291を有することが好ましい。光源291は、検出光P1を放射することができる。

また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の1つを有する。また、周辺回路は、画素部210を形成する基板上に形成してもよい。また、周辺回路の一部または全部にICチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路260、周辺回路270、周辺回路280および周辺回路290のいずれか一以上を省略してもよい。

また、図44(B)に示すように、撮像装置200が有する画素部210において、画素211を傾けて配置してもよい。画素211を傾けて配置することにより、行方向および列方向の画素間隔(ピッチ)を短くすることができる。これにより、撮像装置200における撮像の品質をより高めることができる。

<画素の構成例1> 撮像装置200が有する1つの画素211を複数の副画素212で構成し、それぞれの副画素212に特定の波長帯域の光を透過するフィルタ(カラーフィルタ)を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。

図45(A)は、カラー画像を取得するための画素211の一例を示す平面図である。図45(A)に示す画素211は、赤(R)の波長帯域の光 を透過するカラーフィルタが設けられた副画素212(以下、「副画素212R」ともいう)、緑(G)のの光波長帯域を透過するカラーフィルタが設けられた副画素212(以下、「副画素212G」ともいう)および青(B)のの光波長帯域を透過するカラーフィルタが設けられた副画素212(以下、「副画素212B」ともいう)を有する。副画素212は、フォトセンサとして機能させることができる。

副画素212(副画素212R、副画素212G、および副画素212B)は、配線231、配線247、配線248、配線249、配線250と電気的に接続される。また、副画素212R、副画素212G、および副画素212Bは、それぞれが独立した配線253に接続している。また、本明細書等において、例えばn行目の画素211に接続された配線248および配線249を、それぞれ配線248[n]および配線249[n]と記載する。また、例えばm列目の画素211に接続された配線253を、配線253[m]と記載する。なお、図45(A)において、m列目の画素211が有する副画素212Rに接続する配線253を配線253[m]R、副画素212Gに接続する配線253を配線253[m]G、および副画素212Bに接続する配線253を配線253[m]Bと記載している。副画素212は、上記配線を介して周辺回路と電気的に接続される。

また、撮像装置200は、隣接する画素211の、同じ波長帯域の光を透過するカラーフィルタが設けられた副画素212同士がスイッチを介して電気的に接続する構成を有する。図45(B)に、n行(nは1以上p以下の整数)m列(mは1以上q以下の整数)に配置された画素211が有する副画素212と、該画素211に隣接するn+1行m列に配置された画素211が有する副画素212の接続例を示す。図45(B)において、n行m列に配置された副画素212Rと、n+1行m列に配置された副画素212Rがスイッチ201を介して接続されている。また、n行m列に配置された副画素212Gと、n+1行m列に配置された副画素212Gがスイッチ202を介して接続されている。また、n行m列に配置された副画素212Bと、n+1行m列に配置された副画素212Bがスイッチ203を介して接続されている。

なお、副画素212に用いるカラーフィルタは、赤(R)、緑(G)、青(B)に限定されず、それぞれシアン(C)、黄(Y)およびマゼンダ(M)の光を透過するカラーフィルタを用いてもよい。1つの画素211に3種類の異なる波長帯域の光を検出する副画素212を設けることで、フルカラー画像を取得することができる。

または、それぞれ赤(R)、緑(G)および青(B)の光を透過するカラーフィルタが設けられた副画素212に加えて、黄(Y)の光を透過するカラーフィルタが設けられた副画素212を有する画素211を用いてもよい。または、それぞれシアン(C)、黄(Y)およびマゼンダ(M)の光を透過するカラーフィルタが設けられた副画素212に加えて、青(B)の光を透過するカラーフィルタが設けられた副画素212を有する画素211を用いてもよい。1つの画素211に4種類の異なる波長帯域の光を検出する副画素212を設けることで、取得した画像の色の再現性をさらに高めることができる。

また、例えば、図45(A)において、赤の波長帯域を検出する副画素212、緑の波長帯域を検出する副画素212、および青の波長帯域を検出する副画素212の画素数比(または受光面積比)は、1:1:1でなくても構わない。例えば、画素数比(受光面積比)を赤:緑:青=1:2:1とするBayer配列としてもよい。または、画素数比(受光面積比)を赤:緑:青=1:6:1としてもよい。

なお、画素211に設ける副画素212は1つでもよいが、2つ以上が好ましい。例えば、同じ波長帯域を検出する副画素212を2つ以上設けることで、冗長性を高め、撮像装置200の信頼性を高めることができる。

また、可視光を吸収または反射して、赤外光を透過するIR(IR:Infrared)フィルタを用いることで、赤外光を検出する撮像装置200を実現することができる。

また、ND(ND:Neutral Density)フィルタ(減光フィルタ)を用いることで、光電変換素子(受光素子)に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるNDフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。

また、前述したフィルタ以外に、画素211にレンズを設けてもよい。ここで、図46の断面図を用いて、画素211、フィルタ254、レンズ255の配置例を説明する。レンズ255を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図46(A)に示すように、画素211に形成したレンズ255、フィルタ254(フィルタ254R、フィルタ254Gおよびフィルタ254B)、および画素回路230等を通して光256を光電変換素子220に入射させる構造とすることができる。

ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光256の一部が配線257の一部によって遮光されてしまうことがある。したがって、図46(B)に示すように光電変換素子220側にレンズ255およびフィルタ254を配置して、光電変換素子220が光256を効率良く受光させる構造が好ましい。光電変換素子220側から光256を光電変換素子220に入射させることで、検出感度の高い撮像装置200を提供することができる。

図46に示す光電変換素子220として、pn型接合またはpin型の接合が形成された光電変換素子を用いてもよい。

また、光電変換素子220を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。

例えば、光電変換素子220にセレンを用いると、可視光や、紫外光、赤外光に加えて、X線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子220を実現できる。

ここで、撮像装置200が有する1つの画素211は、図45に示す副画素212に加えて、第1のフィルタを有する副画素212を有してもよい。

<画素の構成例2> 以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。

図47(A)、図47(B)は、撮像装置を構成する素子の断面図である。図47(A)に示す撮像装置は、シリコン基板300に設けられたシリコンを用いたトランジスタ351、トランジスタ351上に積層して配置された酸化物半導体を用いたトランジスタ352およびトランジスタ353、ならびにシリコン基板300に設けられたフォトダイオード360を含む。各トランジスタおよびフォトダイオード360は、種々のプラグ370および配線371と電気的な接続を有する。また、フォトダイオード360のアノード361は、低抵抗領域363を介してプラグ370と電気的に接続を有する。

また撮像装置は、シリコン基板300に設けられたトランジスタ351およびフォトダイオード360を有する層310と、層310と接して設けられ、配線371を有する層320と、層320と接して設けられ、トランジスタ352およびトランジスタ353を有する層330と、層330と接して設けられ、配線372および配線373を有する層340を備えている。

なお図47(A)の断面図の一例では、シリコン基板300において、トランジスタ351が形成された面とは逆側の面にフォトダイオード360の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード360の受光面をトランジスタ351が形成された面と同じとすることもできる。

なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層310を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層310を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。

なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層330を省略すればよい。層330を省略した断面図の一例を図47(B)に示す。

なお、シリコン基板300は、SOI基板であってもよい。また、シリコン基板300に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。

ここで、トランジスタ351およびフォトダイオード360を有する層310と、トランジスタ352およびトランジスタ353を有する層330と、の間には絶縁体380が設けられる。ただし、絶縁体380の位置は限定されない。

トランジスタ351のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ351の信頼性を向上させる効果がある。一方、トランジスタ352およびトランジスタ353などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ352およびトランジスタ353などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体380を設けることが好ましい。絶縁体380より下層に水素を閉じ込めることで、トランジスタ351の信頼性が向上させることができる。さらに、絶縁体380より下層から、絶縁体380より上層に水素が拡散することを抑制できるため、トランジスタ352およびトランジスタ353などの信頼性を向上させることができる。

絶縁体380としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用いる。

また、図47(A)の断面図において、層310に設けるフォトダイオード360と、層330に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。

また、図48(A1)および図48(B1)に示すように、撮像装置の一部または全部を湾曲させてもよい。図48(A1)は、撮像装置を同図中の一点鎖線X1−X2の方向に湾曲させた状態を示している。図48(A2)は、図48(A1)中の一点鎖線X1−X2で示した部位の断面図である。図48(A3)は、図48(A1)中の一点鎖線Y1−Y2で示した部位の断面図である。

図48(B1)は、撮像装置を同図中の一点鎖線X3−X4の方向に湾曲させ、かつ、同図中の一点鎖線Y3−Y4の方向に湾曲させた状態を示している。図48(B2)は、図48(B1)中の一点鎖線X3−X4で示した部位の断面図である。図48(B3)は、図48(B1)中の一点鎖線Y3−Y4で示した部位の断面図である。

撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。

以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むCPUについて説明する。

図49は、上述したトランジスタを一部に用いたCPUの一例の構成を示すブロック図である。

図49に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198、書き換え可能なROM1199、およびROMインターフェース1189を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図49に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図49に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。

バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。

ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。

また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

図49に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。

図49に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。即ち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。

図50は、レジスタ1196として用いることのできる記憶素子1200の回路図の一例である。記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。

ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子1200への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートにはGND(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とする。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とする。

スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1213の導通状態または非導通状態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースとドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1214の導通状態または非導通状態)が選択される。

トランジスタ1209のソースとドレインの一方は、容量素子1208の一対の電極のうちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続部分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電位を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1208の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。

なお、容量素子1207および容量素子1208は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。

トランジスタ1209のゲートには、制御信号WEが入力される。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号RDによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となる。

トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデータに対応する信号が入力される。図50では、回路1201から出力された信号が、トランジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206によってその論理値が反転された反転信号となり、回路1220を介して回路1201に入力される。

なお、図50では、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206および回路1220を介して回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号を当該ノードに入力することができる。

また、図50において、記憶素子1200に用いられるトランジスタのうち、トランジスタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板1190にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子1200に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる膜または基板1190にチャネルが形成されるトランジスタとすることもできる。

図50における回路1201には、例えばフリップフロップ回路を用いることができる。また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いることができる。

本発明の一態様に係る半導体装置では、記憶素子1200に電源電圧が供給されない間は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208によって保持することができる。

また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ1209として用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。

また、スイッチ1203およびスイッチ1204を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元のデータを保持しなおすまでの時間を短くすることができる。

また、回路1202において、容量素子1208によって保持された信号はトランジスタ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開された後、容量素子1208に保持された信号によって、トランジスタ1210の導通状態、または非導通状態が切り替わり、その状態に応じて信号を回路1202から読み出すことができる。それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。

このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。

記憶素子1200をCPUに用いる例として説明したが、記憶素子1200は、DSP(Digital Signal Processor)、カスタムLSI、PLD(Programmable Logic Device)等のLSI、RF(Radio Frequency)デバイスにも応用可能である。

<表示装置> 以下では、本発明の一態様に係る表示装置について、図51および図52を用いて説明する。

表示装置に用いられる表示素子としては液晶素子(液晶表示素子ともいう。)、発光素子(発光表示素子ともいう。)などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electroluminescence)、有機ELなどを含む。以下では、表示装置の一例としてEL素子を用いた表示装置(EL表示装置)および液晶素子を用いた表示装置(液晶表示装置)について説明する。

なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。

また、以下に示す表示装置は画像表示デバイス、または光源(照明装置含む)を指す。また、コネクター、例えばFPC、TCPが取り付けられたモジュール、TCPの先にプリント配線板を有するモジュールまたは表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。

図51は、本発明の一態様に係るEL表示装置の一例である。図51(A)に、EL表示装置の画素の回路図を示す。図51(B)は、EL表示装置全体を示す上面図である。また、図51(C)は、図51(B)の一点鎖線M−Nの一部に対応するM−N断面である。

図51(A)は、EL表示装置に用いられる画素の回路図の一例である。

なお、本明細書等においては、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。

なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。

図51(A)に示すEL表示装置は、スイッチ素子743と、トランジスタ741と、容量素子742と、発光素子719と、を有する。

なお、図51(A)などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図51(A)の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。

トランジスタ741のゲートはスイッチ素子743の一端および容量素子742の一方の電極と電気的に接続される。トランジスタ741のソースは容量素子742の他方の電極と電気的に接続され、発光素子719の一方の電極と電気的に接続される。トランジスタ741のドレインは電源電位VDDが与えられる。スイッチ素子743の他端は信号線744と電気的に接続される。発光素子719の他方の電極は定電位が与えられる。なお、定電位は接地電位GNDまたはそれより小さい電位とする。

スイッチ素子743としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いEL表示装置とすることができる。また、スイッチ素子743として、トランジスタ741と同一工程を経て作製されたトランジスタを用いると、EL表示装置の生産性を高めることができる。なお、トランジスタ741または/およびスイッチ素子743としては、例えば、上述したトランジスタを適用することができる。

図51(B)は、EL表示装置の上面図である。EL表示装置は、基板700と、基板750と、シール材734と、駆動回路735と、駆動回路736と、画素737と、FPC732と、を有する。シール材734は、画素737、駆動回路735および駆動回路736を囲むように基板700と基板750との間に配置される。なお、駆動回路735または/および駆動回路736をシール材734の外側に配置しても構わない。

図51(C)は、図51(B)の一点鎖線M−Nの一部に対応するEL表示装置の断面図である。

図51(C)には、トランジスタ741として、基板700上の導電体704aと、導電体704a上の絶縁体712aと、絶縁体712a上の絶縁体712bと、絶縁体712b上にあり導電体704aと重なる半導体706aおよび半導体706bと、半導体706aおよび半導体706bと接する導電体716aおよび導電体716bと、半導体706b上、導電体716a上および導電体716b上の絶縁体718aと、絶縁体718a上の絶縁体718bと、絶縁体718b上の絶縁体718cと、絶縁体718c上にあり半導体706bと重なる導電体714aと、を有する構造を示す。なお、トランジスタ741の構造は一例であり、図51(C)に示す構造と異なる構造であっても構わない。

したがって、図51(C)に示すトランジスタ741において、導電体704aはゲート電極としての機能を有し、絶縁体712aおよび絶縁体712bはゲート絶縁体としての機能を有し、導電体716aはソース電極としての機能を有し、導電体716bはドレイン電極としての機能を有し、絶縁体718a、絶縁体718bおよび絶縁体718cはゲート絶縁体としての機能を有し、導電体714aはゲート電極としての機能を有する。なお、半導体706a、706bは、光が当たることで電気特性が変動する場合がある。したがって、導電体704a、導電体716a、導電体716b、導電体714aのいずれか一以上が遮光性を有すると好ましい。

なお、絶縁体718aおよび絶縁体718bの界面を破線で表したが、これは両者の境界が明確でない場合があることを示す。例えば、絶縁体718aおよび絶縁体718bとして、同種の絶縁体を用いた場合、観察手法によっては両者の区別が付かない場合がある。

図51(C)には、容量素子742として、基板上の導電体704bと、導電体704b上の絶縁体712aと、絶縁体712a上の絶縁体712bと、絶縁体712b上にあり導電体704bと重なる導電体716aと、導電体716a上の絶縁体718aと、絶縁体718a上の絶縁体718bと、絶縁体718b上の絶縁体718cと、絶縁体718c上にあり導電体716aと重なる導電体714bと、を有し、導電体716aおよび導電体714bの重なる領域で、絶縁体718aおよび絶縁体718bの一部が除去されている構造を示す。

容量素子742において、導電体704bおよび導電体714bは一方の電極として機能し、導電体716aは他方の電極として機能する。

したがって、容量素子742は、トランジスタ741と共通する膜を用いて作製することができる。また、導電体704aおよび導電体704bを同種の導電体とすると好ましい。その場合、導電体704aおよび導電体704bは、同一工程を経て形成することができる。また、導電体714aおよび導電体714bを同種の導電体とすると好ましい。その場合、導電体714aおよび導電体714bは、同一工程を経て形成することができる。

図51(C)に示す容量素子742は、占有面積当たりの容量が大きい容量素子である。したがって、図51(C)は表示品位の高いEL表示装置である。なお、図51(C)に示す容量素子742は、導電体716aおよび導電体714bの重なる領域を薄くするため、絶縁体718aおよび絶縁体718bの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電体716aおよび導電体714bの重なる領域を薄くするため、絶縁体718cの一部が除去された構造を有しても構わない。

トランジスタ741および容量素子742上には、絶縁体720が配置される。ここで、絶縁体720は、トランジスタ741のソース電極として機能する導電体716aに達する開口部を有してもよい。絶縁体720上には、導電体781が配置される。導電体781は、絶縁体720の開口部を介してトランジスタ741と電気的に接続してもよい。

導電体781上には、導電体781に達する開口部を有する隔壁784が配置される。隔壁784上には、隔壁784の開口部で導電体781と接する発光層782が配置される。発光層782上には、導電体783が配置される。導電体781、発光層782および導電体783の重なる領域が、発光素子719となる。

ここまでは、EL表示装置の例について説明した。次に、液晶表示装置の例について説明する。

図52(A)は、液晶表示装置の画素の構成例を示す回路図である。図52に示す画素は、トランジスタ751と、容量素子752と、一対の電極間に液晶の充填された素子(液晶素子)753とを有する。

トランジスタ751では、ソース、ドレインの一方が信号線755に電気的に接続され、ゲートが走査線754に電気的に接続されている。

容量素子752では、一方の電極がトランジスタ751のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。

液晶素子753では、一方の電極がトランジスタ751のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子752の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子753の他方の電極に与えられる共通電位とが異なる電位であってもよい。

なお、液晶表示装置も、上面図はEL表示装置と同様として説明する。図51(B)の一点鎖線M−Nに対応する液晶表示装置の断面図を図52(B)に示す。図52(B)において、FPC732は、端子731を介して配線733aと接続される。なお、配線733aは、トランジスタ751を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。

トランジスタ751は、トランジスタ741についての記載を参照する。また、容量素子752は、容量素子742についての記載を参照する。なお、図52(B)には、図51(C)の容量素子742に対応した容量素子752の構造を示したが、これに限定されない。

なお、トランジスタ751の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子752に保持された電荷がリークしにくく、長期間に渡って液晶素子753に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ751をオフ状態とすることで、トランジスタ751の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子752の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。

トランジスタ751および容量素子752上には、絶縁体721が配置される。ここで、絶縁体721は、トランジスタ751に達する開口部を有する。絶縁体721上には、導電体791が配置される。導電体791は、絶縁体721の開口部を介してトランジスタ751と電気的に接続する。

導電体791上には、配向膜として機能する絶縁体792が配置される。絶縁体792上には、液晶層793が配置される。液晶層793上には、配向膜として機能する絶縁体794が配置される。絶縁体794上には、スペーサ795が配置される。スペーサ795および絶縁体794上には、導電体796が配置される。導電体796上には、基板797が配置される。

上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード(LED:Light Emitting Diode)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイパネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。

EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク、電子粉流体(登録商標)、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。

なお、LEDを用いる場合、LEDの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体などを容易に成膜することができる。さらに、その上に、結晶を有するp型GaN半導体などを設けて、LEDを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体との間に、AlN層を設けてもよい。なお、LEDが有するGaN半導体は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LEDが有するGaN半導体は、スパッタリング法で成膜することも可能である。

<電子機器> 本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図53に示す。

図53(A)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス908等を有する。なお、図53(A)に示した携帯型ゲーム機は、2つの表示部903と表示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図53(B)は携帯データ端末であり、第1筐体911、第2筐体912、第1表示部913、第2表示部914、接続部915、操作キー916等を有する。第1表示部913は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられている。そして、第1筐体911と第2筐体912とは、接続部915により接続されており、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能である。第1表示部913における映像を、接続部915における第1筐体911と第2筐体912との間の角度にしたがって、切り替える構成としてもよい。また、第1表示部913および第2表示部914の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。

図53(C)はノート型パーソナルコンピュータであり、筐体921、表示部922、キーボード923、ポインティングデバイス924等を有する。

図53(D)は電気冷凍冷蔵庫であり、筐体931、冷蔵室用扉932、冷凍室用扉933等を有する。

図53(E)はビデオカメラであり、第1筐体941、第2筐体942、表示部943、操作キー944、レンズ945、接続部946等を有する。操作キー944およびレンズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けられている。そして、第1筐体941と第2筐体942とは、接続部946により接続されており、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能である。表示部943における映像を、接続部946における第1筐体941と第2筐体942との間の角度にしたがって切り替える構成としてもよい。

図53(F)は自動車であり、車体951、車輪952、ダッシュボード953、ライト954等を有する。

なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。

本実施例では、本発明の一態様に係るトランジスタについてデバイスシミュレーションを行い、トランジスタの電気特性の確認を行った。

本実施例では、上記実施の形態で示した、トランジスタ17、トランジスタ22及びトランジスタ30に対応させてモデルA乃至Cを作成し、モデルA乃至Cに対してデバイスシミュレーションを行った。図54(A)乃至(C)にモデルA乃至Cの断面図を示す。

トランジスタ17、トランジスタ22及びトランジスタ30は、上記実施の形態に示すようにトランジスタ10の変形例である。よって、モデルA乃至Cは同じように、導電体102、絶縁体104、絶縁体106a、半導体106b、絶縁体106c、絶縁体106d、導電体108a及び108b、絶縁体112、導電体114、絶縁体116、絶縁体118を有する。

ここで、モデルA乃至Cは、絶縁体106cの設け方が互いに異なる。モデルAでは、絶縁体106cの端部と絶縁体106a及び半導体106bの端部が一致するように形成される。モデルBでは、絶縁体106cが絶縁体106a及び106bの側面までを覆うように形成される。モデルCでは、絶縁体106cが絶縁体106a、半導体106b、導電体108a及び導電体108bを覆うように形成される。

ここで、絶縁体106aはIGZO(132)を、半導体106bはIGZO(111)と、絶縁体106cはIGZO(132)を、絶縁体106dはGaOxを想定した。また、半導体106b及び絶縁体106cの導電体108a及び導電体108bと接する領域では、深さ2.5nmで低抵抗領域が形成されるものとした。

計算は、Silvaco社デバイスシミュレータATLASを用いた。主な計算条件としては、L/W=0.8/0.8μmとし、各種膜厚は、絶縁体104を400nm、絶縁体106aを20nm、半導体106bを15nm、絶縁体106cを5nm、絶縁体106dを5nm、絶縁体112を20nmとした。また、以下の表1に、計算に用いた詳細なパラメータを示す。なお、Egはエネルギーギャップ、Ncは伝導帯の実効状態密度、Nvは価電子帯の実効状態密度を示す。また、絶縁体106aのパラメータは膜厚を除いて絶縁体106cと同じである。

上記実施の形態に示すように、絶縁体106aのエネルギーギャップは、半導体106bのエネルギーギャップより大きい。また、絶縁体106cのエネルギーギャップは、半導体106bのエネルギーギャップより大きい。また、絶縁体106dのエネルギーギャップは、絶縁体106cのエネルギーギャップより大きい。

モデルA乃至Cについて伝導帯下端のエネルギー準位Ecについて計算した結果を図55(A)乃至(C)について示す。図55(A)乃至(C)において、横軸には、絶縁体104と絶縁体106aの境界を0μmとして、絶縁体106a、半導体106b、絶縁体106c、絶縁体106dの膜厚方向の座標をとり、縦軸には、伝導帯下端のエネルギー準位Ecをとっている。なお、図55(A)乃至(C)に示す伝導帯下端のエネルギー準位は、モデルA乃至Cの断面図において、導電体108aと導電体108bとのちょうど中間点付近のものになる。

図55(A)乃至(C)に示す伝導帯下端のエネルギー準位Ecは、以下のようになった。絶縁体106aの伝導帯下端のエネルギー準位Ecは、半導体106bの伝導帯下端のエネルギー準位Ecより真空準位に近い。また、絶縁体106cの伝導帯下端のエネルギー準位Ecは、半導体106bの伝導帯下端のエネルギー準位Ecより真空準位に近い。絶縁体106dの伝導帯下端のエネルギー準位Ecは、絶縁体106cの伝導帯下端のエネルギー準位Ecより真空準位に近い。

また、モデルA乃至Cの伝導帯下端のエネルギー準位Ecは、絶縁体106a、半導体106b、絶縁体106c、絶縁体106dにおいて、ほぼ同じであった。

このように、上記実施の形態に示すエネルギーギャップとエネルギー準位の関係を満たすモデルA乃至Cにおいて、デバイスシミュレーションを行って得たId−Vg特性(ドレイン電流−ゲート電圧特性)を図56に示す。図56において、横軸にゲート電圧Vg[V]、縦軸にドレイン電流Id[A]をとる。また、ドレイン電圧Vdを0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで掃引させている。

図56に示すように、モデルA乃至Cのいずれにおいても、しっかりとオン/オフ比がとれており、良好なトランジスタ特性を示した。特にモデルCにおいては、トランジスタのソース電極及びドレイン電極として機能する、導電体108a及び導電体108bが半導体106bの上面と直接接するように形成されるため、モデルA及びモデルBよりもオン電流を増加させることができた。

本実施例でデバイスシミュレーションを行ったトランジスタは、上記実施の形態に示すように、絶縁体106dを設けて絶縁体106dから絶縁体112へのInの拡散を抑制することによりリーク電流の増大を抑制することができる。さらに、半導体106bと絶縁体106dの間に絶縁体106cを設けることにより、主にチャネルが形成される半導体106bと絶縁体106cとの間に良好な界面を形成することができる。

本実施例では、本発明の一態様に係るトランジスタとして、イオン注入法を用いて酸素イオンを添加する方法でトランジスタを作製した。比較例として酸素イオンを添加しないトランジスタ2Aを作製し、本発明の一態様に係るトランジスタとしてトランジスタ2B乃至トランジスタ2Dを作製した。

なお、トランジスタの構成については、図23などを参照することができ、トランジスタの作製方法については、図31乃至図33などを参照することができる。

まず、基板150として、厚さが100nmの酸化シリコンと、厚さが280nmの窒化酸化シリコンと、厚さが300nmの酸化シリコンと、厚さが300nmの酸化シリコンと、がこの順番で積層されたシリコン基板を準備した。

次に、絶縁体151として、スパッタリング法によって厚さが50nmの酸化アルミニウムを成膜した。

次に、スパッタリング法によって厚さが150nmのタングステンを成膜した。次に、タングステン上にレジストを形成し、該レジストを用いて加工し、導電体152を形成した(図31(A)(B)参照。)。

次に、絶縁体153として、ALD法によって厚さが20nmの酸化アルミニウムを成膜した。この後、窒素雰囲気下で550℃1時間の加熱処理を行った。

次に、PECVD法によって絶縁体154として厚さが60nmの酸化シリコンを成膜した(図31(C)(D)参照。)。

次に、絶縁体176aとして、DCスパッタリング法によって厚さが20nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:3:4[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス40sccmおよび酸素ガス5sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、半導体176bとして、DCスパッタリング法によって厚さが20nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:1:1[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を300℃とし、ターゲット−基板間距離を60mmとした。

次に、窒素雰囲気下で450℃1時間の加熱処理を行い、さらに酸素雰囲気下で450℃1時間の加熱処理を行った。

次に、導電体178として、DCスパッタリング法によって厚さが150nmのタングステンを成膜した(図31(E)(F)参照。)。

次に、導電体178上にレジストを形成し、該レジストを用いて加工し、導電体158aおよび導電体158bを形成した。

次に、レジスト、導電体158aおよび導電体158bを用いて、絶縁体176a及び半導体176bを加工し、絶縁体156a及び半導体156bを形成した(図31(G)(H)参照。)。

次に、絶縁体176cとして、RFスパッタリング法によって厚さが5nmの酸化ガリウムを成膜した。なお、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.4Paとし、成膜電力を1000Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、絶縁体182として、PECVD法によって厚さが20nmの酸化窒化シリコンを成膜した。

次に、導電体184として、DCスパッタリング法によって厚さが30nmの窒化チタンと、厚さが135nmのタングステンと、をこの順番で成膜した(図32(A)(B)参照。)。次に、導電体184上にレジストを形成し、該レジストを用いて加工し、導電体164を形成した。

次に、レジストまたは/および導電体164を用いて、絶縁体176c及び絶縁体182を加工し、絶縁体156c及び絶縁体162を形成した(図32(C)(D)参照。)。

次に、絶縁体166として、ALD法によって厚さが10nmの酸化アルミニウムを成膜した(図32(E)(F)参照。)。

次に、イオン注入装置を用いて、ドーズ量が1×10¹⁶ions/cm²の酸素イオンを添加した(図33(A)(B)参照。)。ここで、トランジスタ2Aでは酸素イオンの添加を行わず、トランジスタ2Bでは加速電圧5kVで酸素イオンを添加し、トランジスタ2Cでは加速電圧7.5kVで酸素イオンを添加し、トランジスタ2Dでは加速電圧10kVで酸素イオンを添加した。

次に、RFスパッタリング法によって厚さが130nmの酸化アルミニウムを成膜した。

次に、酸素雰囲気下で400℃1時間の加熱処理を行った(図33(C)(D)参照。)。

次に、PECVD法によって厚さが300nmの酸化窒化シリコンを成膜した。

次に、DCスパッタリング法によって厚さが50nmのチタンと、厚さが200nmのアルミニウムと、厚さが50nmのチタンと、をこの順番で成膜した。次にこの膜を、レジストを用いて加工して導電体170a及び導電体170bを形成した(図33(E)(F)参照。)。

以上のようにして、チャネル長Lが0.77μm、チャネル幅Wが0.99μmのトランジスタ2A乃至2Dを作製した。

トランジスタ2A乃至2DについてId−Vg特性(ドレイン電流−ゲート電圧特性)を測定した。Id−Vg特性の測定は、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させた。

Id−Vg特性の測定結果を図57(A)乃至(D)に示す。図57(A)乃至(D)はそれぞれ、トランジスタ2A乃至2DのId−Vg特性の測定結果に対応しており、横軸にゲート電圧Vg[V]、左側の縦軸にドレイン電流Id[A]、右側の縦軸に電界効果移動度μFE[cm²/Vs]をとる。また、図57(A)乃至(D)において、ドレイン電流を実線で示し、電界効果移動度を破線で示している。

図57(A)乃至(D)に示す通り、酸素イオンが添加されていないトランジスタ2Aでは、オンオフがとれておらず、電気特性が得られなかったが、酸素イオンが添加されたトランジスタ2B乃至2Dでは、良好な電気特性が得られた。また、トランジスタ2B乃至2Dにおいては、電界効果移動度も良好な値だった。

この結果から、層間絶縁膜として機能する絶縁体166を貫通して酸素イオンを添加することにより、過剰酸素が供給され、トランジスタの酸化物半導体において酸素欠損などの欠陥が低減されることが示唆される。このように欠陥が低減された酸化物半導体を用いることにより、安定した電気特性を有するトランジスタを提供することができる。

本実施例では、RFスパッタリング法で成膜した酸化アルミニウム膜のTDSの分析結果について説明する。TDS評価に用いた試料は、比較例として酸化アルミニウム膜を成膜していない試料3Aと、実施例として酸化アルミニウム膜をRFスパッタ法で成膜した試料3Bと、実施例として酸化アルミニウム膜をRFスパッタ法で成膜した後で除去した試料3Cと、実施例として酸化アルミニウム膜をRFスパッタ法で成膜し、さらに酸素雰囲気下で熱処理を行った後で酸化アルミニウム膜を除去した試料3Dである。

まず、シリコンウェハを熱酸化し、シリコンウェハ表面に100nmの熱酸化膜を形成した。熱酸化の条件は950℃で4時間であり、熱酸化の雰囲気は、3体積%HClを含む酸素雰囲気とした。

次に、試料3B乃至3Dにおいて、熱酸化膜上に、RFスパッタリング法を用いて20nmの酸化アルミニウム膜を成膜した。なお、成膜ガスとしてアルゴンガス25sccmおよび酸素ガス25sccmを用い、成膜圧力を0.4Paとし、成膜電力を2500Wとし、基板温度を250℃とし、ターゲット−基板間距離を60mmとした。

次に、試料3Dに、酸素雰囲気下で400℃1時間の加熱処理を行った。

次に、試料3C及び試料3Dにおいて、85℃でウェットエッチングを行って酸化アルミニウム膜を除去した。

以上のようにして作製した試料3A乃至3Dに、TDS分析を行った結果を図58(A)乃至(D)に示す。なお、当該TDS分析においては、酸素分子に相当する質量電荷比M/z=32の放出量を測定した。図58(A)乃至(D)で横軸は基板の加熱温度[℃]をとり、縦軸は質量電荷比M/z=32の放出量に比例する強度をとる。

図58(A)に示すように、酸化アルミニウム膜を成膜しなかった試料3Aでは、酸素分子はほとんど放出されなかった。これに対して、RFスパッタリング法を用いて酸化アルミニウムを成膜し、その後酸化アルミニウム膜を除去した試料3C及び試料3Dでは、酸素分子の放出が見られた。試料3Cの酸素分子放出量は2.2×10¹⁵molecules/cm²となり、試料3Dの酸素分子放出量は1.3×10¹⁵molecules/cm²となった。これにより、上述の実施の形態で示したように酸化アルミニウムの層間絶縁膜と接する酸化シリコンの下地絶縁膜において、TDS分析にて、酸素分子の脱離量が1.0×10¹⁴molecules/cm²以上1.0×10¹⁶molecules/cm²以下、より好ましくは、1.0×10¹⁵molecules/cm²以上5.0×10¹⁵molecules/cm²以下となることが示唆される。

一方、酸化アルミニウム膜を成膜し、成膜したままにした試料3Bではほとんど酸素分子の放出は見られなかった。これは、TDS分析の際、酸化アルミニウム膜が成膜されていた試料3Bでは酸素分子の放出がブロックされ、酸化アルミニウム膜が成膜されていなかった試料3C及び試料3Dでは酸素分子が放出されたためと推測される。よって、酸化アルミニウム膜は高い酸素ブロック性を有することが示唆される。これにより、酸化アルミニウム膜は、酸化シリコンに添加された酸素の外方拡散を防ぐことができる。

また、酸化アルミニウム膜の成膜後、酸素雰囲気下400℃で加熱処理を行った試料3Dでも酸素分子の放出が見られたことから、熱処理を行ったときも酸化アルミニウムによって酸素の外方拡散がブロックされていたことが分かった。

本実施例では、酸化シリコン膜上に酸化アルミニウム膜を成膜した試料において、SIMS分析を用いて酸素の拡散について調査した。本実施例では、試料4A乃至試料4Fの計6サンプルを作製した。また、SIMS分析では基板側から測定を行った。

以下に、試料4A乃至試料4Fの作製方法について説明する。

まず、シリコンウェハを熱酸化し、シリコンウェハ表面に100nmの酸化シリコン膜を形成した。熱酸化の条件は950℃で4時間とし、熱酸化の雰囲気は、3体積%HClを含む酸素雰囲気とした。

次に、試料4A乃至試料4Eにおいて、酸化シリコン膜上に、ALD法を用いて10nmの酸化アルミニウム膜を成膜した。なお、プリカーサとしてTMA(Trimethyl Aluminum)を用い、酸化剤としてオゾンを用い、基板温度を250℃として成膜した。

また、試料4Fにおいて、酸化シリコン膜上に、RFスパッタリング法を用いて膜厚70nmの酸化アルミニウム膜を成膜した。なお、ターゲットは酸化アルミニウム(Al₂O₃)とし、成膜ガスは酸素流量を25sccm、アルゴン流量を25sccm(O₂=50体積%、Ar=50体積%)とし、成膜圧力を0.4Paとし、成膜電力を2500Wとし、基板温度を250℃とし、ターゲット−基板間距離を60mmとした。なお、スパッタリングガスに使用する酸素ガスとして、質量数18の酸素原子からなる酸素分子(¹⁸O₂)の酸素ガスを用いた。

次に、試料4B乃至試料4Eにおいて、イオン注入装置を用いて、ドーズ量が1.0×10¹⁶ions/cm²の酸素イオンを添加した。ここで、試料4Bでは加速電圧2.5kVで酸素イオンを添加し、試料4Cでは加速電圧5.0kVで酸素イオンを添加し、試料4Dでは加速電圧7.5kVで酸素イオンを添加し、試料4Eでは加速電圧10.0kVで酸素イオンを添加した。なお、酸素イオンの添加には、質量数18の酸素イオン(¹⁸O⁺)を用いた。

以上のようにして作製した試料4A乃至試料4Fに、SIMS分析を行って¹⁸Oを検出した結果を図59に示す。図59で横軸はdepth(酸化アルミニウム膜の表面を基準とする深さ)[nm]をとり、縦軸は¹⁸O concentration(¹⁸Oの濃度)[atoms/cm³]をとる。なお、SIMS測定は、アルバック・ファイ社製四重極型質量分析装置(ADEPT1010特型)を用いた。

図59より、試料4Aでは、ほとんど¹⁸Oが添加されておらず、試料4B乃至試料4Eでは、加速電圧の大きさと¹⁸Oの打ち込み深さが相関していることが分かる。試料4Fのプロファイルは、試料4Cのプロファイルと一部が重なっている。このことから、試料4Fにおいて、加速電圧5kVのイオン注入と同程度のエネルギーで¹⁸Oが添加されたと推測される。また、試料4Fに含まれる¹⁸Oが、比較的深い領域(酸化シリコンとシリコンウェハの界面近傍及びそれより深い領域)において、試料4B乃至試料4Eより濃度が高いのは、試料4Fで¹⁸Oが添加されるとき、つまりRFスパッタリング法を用いて酸化アルミニウム膜を成膜するとき基板温度を250℃程度に加熱していたためと考えられる。

このように、RFスパッタリング法で酸化アルミニウム膜を成膜することによって酸化シリコンに酸素を添加しても、加速電圧5kV程度のイオン注入によって酸素イオンを添加した時と同程度の酸素を添加できることが示された。

本実施例では、本発明の一態様に係るトランジスタとして、イオン注入法を用いないで酸素イオンを添加する方法でトランジスタを作製した。

なお、トランジスタの構成については、図23などを参照することができ、トランジスタの作製方法については、図31乃至図33などを参照することができる。

まず、基板150として、厚さが100nmの酸化シリコンと、厚さが280nmの窒化酸化シリコンと、厚さが300nmの酸化シリコンと、厚さが300nmの酸化シリコンと、がこの順番で積層されたシリコン基板を準備した。

次に、絶縁体151として、スパッタリング法によって厚さが50nmの酸化アルミニウムを成膜した。

次に、スパッタリング法によって厚さが50nmのタングステンを成膜した。次に、タングステン上にレジストを形成し、該レジストを用いて加工し、導電体152を形成した(図31(A)(B)参照。)。

次に、PECVD法によって厚さが10nmの酸化シリコンを成膜した(図30(A)(B)に示すトランジスタ68の絶縁体155に相当する)。

次に、絶縁体153として、ALD法によって厚さが20nmの酸化ハフニウムを成膜した。

次に、絶縁体154として、PECVD法によって厚さが30nmの酸化シリコンを成膜した(図31(C)(D)参照。)。

次に、絶縁体176aとして、DCスパッタリング法によって厚さが40nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:3:4[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス40sccmおよび酸素ガス5sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、半導体176bとして、DCスパッタリング法によって厚さが20nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:1:1[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を300℃とし、ターゲット−基板間距離を60mmとした。

次に、窒素雰囲気下で550℃1時間の加熱処理を行い、さらに酸素雰囲気下で550℃1時間の加熱処理を行った。

次に、導電体178として、DCスパッタリング法によって厚さが50nmのタングステンを成膜した(図31(E)(F)参照。)。

次に、導電体178上にレジストを形成し、該レジストを用いて加工し、導電体158aおよび導電体158bを形成した。

次に、レジスト、導電体158aおよび導電体158bを用いて、絶縁体176a及び半導体176bを加工し、絶縁体156a及び半導体156bを形成した(図31(G)(H)参照。)。

次に、絶縁体176cとして、DCスパッタリング法によって厚さが5nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:3:2[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.7Paとし、成膜電力を500Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、絶縁体182として、PECVD法によって厚さが13nmの酸化窒化シリコンを成膜した。

次に、導電体184として、DCスパッタリング法によって厚さが30nmの窒化チタンと、厚さが135nmのタングステンと、をこの順番で成膜した(図32(A)(B)参照。)。次に、導電体184上にレジストを形成し、該レジストを用いて加工し、導電体164を形成した。

次に、レジストまたは/および導電体164を用いて、絶縁体176c及び絶縁体182を加工し、絶縁体156c及び絶縁体162を形成した(図32(C)(D)参照。)。

次に、絶縁体166として、RFスパッタリング法によって厚さが140nmの酸化アルミニウムを成膜した(図32(E)(F)参照。)。なお、成膜ガスとしてアルゴンガス25sccmおよび酸素ガス25sccmを用い、成膜圧力を0.4Paとし、成膜電力を2500Wとし、基板温度を250℃とし、ターゲット−基板間距離を60mmとした。

なお、上記実施の形態でも記載したように、スパッタリング法で絶縁体166を成膜したときに、同時に酸素イオンなどを添加し、絶縁体154などに過剰酸素を供給することができる。よって、本実施例においては、図33(A)(B)に示すイオン注入法による酸素イオンの添加は行わない。

次に、酸素雰囲気下で400℃1時間の加熱処理を行った。

次に、PECVD法によって厚さが300nmの酸化窒化シリコンを成膜した。

次に、DCスパッタリング法によって厚さが50nmのチタンと、厚さが200nmのアルミニウムと、厚さが50nmのチタンと、をこの順番で成膜した。次にこの膜を、レジストを用いて加工して導電体170a及び導電体170bを形成した(図33(E)(F)参照。)。

以上のようにして、チャネル長Lが0.21μm、チャネル幅Wが0.34μmのトランジスタを作製した。

トランジスタについてId−Vg特性(ドレイン電流−ゲート電圧特性)を測定した。Id−Vg特性の測定は、バックゲート電圧を0Vと−5Vの条件で行った。他の測定条件は、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させた。

Id−Vg特性の測定結果を図60(A)及び図60(B)に示す。ここで、図60(A)はバックゲート電圧を0Vとした条件、図60(B)はバックゲート電圧を−5Vとした条件に対応している。図60(A)及び図60(B)は、横軸にゲート電圧Vg[V]、左側の縦軸にドレイン電流Id[A]、右側の縦軸に電界効果移動度μFE[cm²/Vs]をとる。また、図60(A)及び図60(B)において、ドレイン電流を実線で示し、電界効果移動度を破線で示している。

図60(A)及び図60(B)に示す通り、スパッタリング法などを用いて酸素イオンの添加を行っても、トランジスタの良好な電気特性が得られた。また、バックゲート電圧0V、ドレイン電圧Vd=0.1Vにおいて、電界効果移動度も6.4cm²/Vsと良好な値であり、サブスレッショルドスイング値(S値)も104.6mV/decと良好な値であった。さらに、バックゲート電圧−5V、ドレイン電圧Vd=0.1Vにおいて、電界効果移動度も2.8cm²/Vsと良好な値であり、S値も112.2mV/decと良好な値であった。

次に、本実施例のトランジスタのしきい値電圧V_thおよびShiftを算出する。

ここで、本明細書におけるしきい値電圧及びShiftについて説明する。しきい値電圧は、ゲート電圧Vg[V]を横軸、ドレイン電流の平方根Id^1/2[A]を縦軸としてプロットしたVg−Id曲線において、曲線上の傾きが最大である点における接線と、Id^1/2=0の直線(すなわちVg軸)との交点におけるゲート電圧と定義する。なお、ここでは、ドレイン電圧Vd=1.8Vとして、しきい値電圧を算出する。

また、Id−Vg特性におけるドレイン電流の立ち上がりのゲート電圧をShiftと呼ぶ。本明細書におけるShiftは、ゲート電圧Vg[V]を横軸、ドレイン電流Id[A]の対数を縦軸としてプロットしたVg−Id曲線において、曲線上の傾きが最大である点における接線と、Id=1.0×10⁻¹²[A]の直線との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Vd=1.8Vとして、Shiftを算出する。

本実施例において、バックゲート電圧0Vでは、トランジスタのしきい値電圧は0.7V、Shiftは0.1Vであり、トランジスタはバックゲート電圧0Vでもノーマリーオフの電気特性を示している。また、バックゲート電圧−5Vでは、トランジスタのしきい値電圧は1.8V、Shiftは1.16Vであり、こちらもノーマリーオフの電気特性を示している。

以上の結果から、層間絶縁膜として機能する絶縁体166を、スパッタリング法などを用いて成膜し、同時に酸素イオンなどを添加することにより、絶縁体154などに過剰酸素が供給され、トランジスタの酸化物半導体において酸素欠損などの欠陥が低減されることが示唆される。このように欠陥が低減された酸化物半導体を用いることにより、安定した電気特性を有するトランジスタを提供することができる。

次に、本実施例で作製したトランジスタの基板の面内125点において、電界効果移動度μFE、Shift、S値及びしきい値電圧V_thのばらつきについて調べた結果を図61(A)乃至(D)に示す。図61(A)乃至(D)は、横軸は、それぞれ電界効果移動度μFE[cm²/Vs]、Shift[V]、S値[mV/dec]及びしきい値電圧V_th[V]をとり、縦軸は確率分布をとる。

図61(A)乃至(D)に示すように、電界効果移動度μFE、Shift、S値及びしきい値電圧V_thのいずれも基板面内でのばらつきは小さくなっている。

また、バックゲート(導電体152)電圧によって、V_th制御を行い、その前後におけるShiftのばらつきの変化を評価した。評価は、上記トランジスタと同様の構造を有するトランジスタを、5インチ基板上に5×5のブロックに分割して作製して、1ブロックの面内60点について測定を行った。V_th制御は、バックゲート電圧Vbg=38Vとして200ミリ秒間電圧を印加して行った。Shiftのばらつきの評価結果を図62に示す。図62は、横軸はShift[V]をとり、縦軸は確率分布をとる。

図62に示すように、V_th制御前のShiftのばらつきがσ=53.0mV、V_th制御後のShiftのばらつきがσ=73.2mV、と制御後に若干ばらつきの増加が見られるが、顕著なばらつきの増加は見られなかった。

次に、各種ストレス試験に対するトランジスタの電気特性の変動を測定した。

図63(A)にプラスゲートBT(Bias−Temperature)ストレス試験の結果を示す。プラスゲートBTストレス試験では、まず、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ドレイン電圧を0V、バックゲート電圧を0Vとし、ゲート電圧として3.3Vを1時間印加してストレス試験後のId−Vg特性を測定した。図63(A)に示すように、1時間のプラスゲートBTストレス試験前後のShiftの変動値(ΔShift)は小さく、0.08Vであった。

図63(B)にマイナスゲートBTストレス試験の結果を示す。マイナスゲートBTストレス試験では、まず、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ドレイン電圧を0V、バックゲート電圧を0Vとし、ゲート電圧として−3.3Vを1時間印加してストレス試験後のId−Vg特性を測定した。図63(B)に示すように、1時間のマイナスゲートBTストレス試験前後のΔShiftは小さく、0.03Vであった。

図63(C)にプラスドレインBTストレス試験の結果を示す。プラスドレインBTストレス試験では、まず、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ゲート電圧を0V、バックゲート電圧を0Vとし、ドレイン電圧として1.8Vを1時間印加してストレス試験後のId−Vg特性を測定した。図63(C)に示すように、1時間のプラスドレインBTストレス試験前後のΔShiftは小さく、0.01Vであった。

図63(D)にマイナスバックゲートBTストレス試験の結果を示す。マイナスバックゲートBTストレス試験では、まず、バックゲート電圧を−5V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ドレイン電圧を0V、ゲート電圧を0Vとし、バックゲート電圧として−5Vを1時間印加してストレス試験後のId−Vg特性を測定した。図63(D)に示すように、1時間のマイナスバックゲートBTストレス試験前後のΔShiftは小さく、0.01Vであった。

以上に示すように、絶縁体166の成膜にスパッタリング法を用いて酸素イオンの添加を行っても、各種ストレス試験によるトランジスタの電気特性の変動は小さかった。よって、本実施例に示す構成とすることにより、信頼性の高いトランジスタを提供することができる。

本実施例では、シリコン基板上に酸化シリコン膜を成膜した試料において、TDS分析の昇温速度を3種類に分けて行った結果から、当該試料の酸化シリコン膜における酸素の拡散長を求めた。

以下に試料の作製方法について示す。まず、シリコンウェハを熱酸化し、シリコンウェハ表面に100nmの熱酸化膜を形成した。熱酸化の条件は950℃で4時間であり、熱酸化の雰囲気は、3体積%HClを含む酸素雰囲気とした。

次に、熱酸化膜上に、RFスパッタリング法を用いて100nmの酸化シリコン膜を成膜した。なお、成膜ガスとして酸素ガス50sccmを用い、成膜圧力を0.4Paとし、成膜電力を1500Wとし、基板温度を100℃とし、ターゲット−基板間距離を60mmとした。

以上のようにして作製した試料を、昇温速度を15℃/min(試料6A)、30℃/min(試料6B)、60℃/min(試料6C)に分けてTDS分析を行った。なお、当該TDS分析においては、酸素分子に相当する質量電荷比M/z=32の放出量を測定した。

TDS分析の結果を図64に示す。図64で横軸は基板温度[℃]をとり、縦軸は質量電荷比M/z=32の放出量に比例する脱離信号の強度をとる。

さらに、図64に示す脱離信号を積分して規格化した反応率曲線を図65に示す。図65で横軸は基板温度[℃]をとり、縦軸は反応率αをとる。なお、図65に示す反応率曲線はバックグラウンドの値(脱離信号の最初の値)を引いて積分を行っている。

図65に示す試料6A乃至6Cの反応率曲線からα=0.4、α=0.6、α=0.8の値を取り出し、基板温度Tの逆数に対して昇温速度βの自然対数lnβをプロットした。プロットしたlnβとそれを一次関数で近似したグラフを図66に示す。図66で横軸は基板温度の逆数1/T[1/K]をとり、縦軸は昇温速度βの自然対数lnβをとる。α=0.4、α=0.6及びα=0.8それぞれのプロットに対して近似直線が得られる。当該近似直線の傾きからアレニウスの式により活性化エネルギーEa[eV]が得られる。反応率α=0.4、α=0.6及びα=0.8に対応する活性化エネルギーEa[eV]を表2に示す。

ここで、酸素の拡散長を求めるにあたっては、以下の式(1)に示す、拡散定数D(T)を求める必要がある。

ここで、D₀は頻度因子、kはボルツマン定数を示す。

また、昇温脱離信号q(T)のモデルは以下の式(2)で表すことができる。

ここで、C₀は初期濃度、βは昇温速度を示す。また式(2)中のΨ(T)は以下の式(3)で表すことができる。

式(1)より、拡散定数D(T)を求めるにあたって未知のパラメータは、EaとD₀である。このうちEaは表1により確定した。よって、次にD₀を求める。

D₀は、式(2)に示すモデルの曲線と、図64に示すTDS分析結果の脱離信号のピークとが一致するように定める。ここで、昇温速度は変わってもD₀は一定となるので、15℃/min、30℃/min及び60℃/minの3条件全てにおいて、式(2)のモデルの曲線と図64に示す実測の脱離信号のピーク位置とが近くなるようにD₀を選ぶことになる。

図67に昇温速度15℃/min、30℃/min及び60℃/minにおける、式(2)のモデルの曲線と、TDS分析の脱離信号のピーク位置と、を示す。図67で横軸は基板温度[℃]をとり、縦軸は脱離信号の強度をとる。

図67に示すように、TDS分析の実測の脱離信号のピーク位置と、式(2)のモデル曲線のピーク位置とが、全体として近くなるようにしてD₀を求めた。このようにして、D₀は4.50×10⁻⁶cm²/secと求められた。

上記のα=0.4におけるEa=0.84eVと、D₀=4.50×10⁻⁶cm²/secから求めた、基板温度300℃、350℃、400℃、450℃における、拡散定数D(T)および拡散長2√D(T)・tを表3に示す。ここで、拡散長2√D(T)・tにおいてtは熱処理時間を示しており、ここでは、一時間(3600秒)で計算している。なお、表3においては、基板温度300℃、350℃、400℃、450℃の4条件について示したが、これ以上の基板温度についても上記数式を用いて拡散定数及び拡散長を求めることができる。

表3に示す通り、酸化シリコン中の酸素は400℃、一時間の熱処理により約1μm乃至3μm拡散することが確認できた。よって、上記実施の形態に示したように、トランジスタ50などにおいて、酸素の拡散源となる絶縁体166と絶縁体154が接する領域と半導体156bなどのチャネル形成領域として機能する領域との距離は3μm以下、より好ましくは1μm以下とすればよい。

本実施例では、シリコン基板上に、絶縁膜を成膜し、当該絶縁膜上にIn−Ga−Zn酸化物を成膜し、当該酸化物をパターン形成してから熱処理を行った試料を作製し、TDSを用いて分析した結果について説明する。本実施例では、酸化物のパターン形成後に熱処理を行わない試料7Aと、酸化物のパターン形成後に熱処理を行う試料7Bの計2サンプルを作製して評価を行った。

TDSの評価に用いた試料の作製方法について説明する。まず、シリコンウェハを熱酸化し、シリコンウェハ表面に100nmの酸化シリコン膜を形成した。熱酸化の条件は950℃で4時間であり、熱酸化の雰囲気は、3体積%HClを含む酸素雰囲気とした。

次に、酸化シリコン膜上にPECVD法を用いて10nm酸化シリコン膜を成膜した。成膜条件は、成膜ガスとしてSiH₄を1sccm、N₂Oを800sccm用い、RF電源周波数を60MHz、RF電源パワーを150Wとし、成膜圧力を40Paとし、基板温度を400℃とした。

次に、酸化シリコン膜上にALD法を用いて20nmの酸化ハフニウム膜を成膜した。ALD法による成膜では、基板温度を200℃とし、テトラキスジメチルアミドハフニウム(TDMAH)を含む液体を気化させた原料ガスと、酸化剤としてO₃ガスを用いた。

次に、酸化ハフニウム膜上にPECVD法を用いて30nm酸化シリコン膜を成膜した。成膜条件は、成膜ガスとしてSiH₄を1sccm、N₂Oを800sccm用い、RF電源周波数を60MHz、RF電源パワーを150Wとし、成膜圧力を40Paとし、基板温度を400℃とした。なお、以下において、上記の10nmの酸化シリコン膜、20nmの酸化ハフニウム膜、30nmの酸化シリコン膜の積層膜を下地絶縁膜と呼ぶ場合がある。

次に、DCスパッタリング法によって厚さが40nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:3:4[原子数比]ターゲットを用いており、以下当該酸化物を、In−Ga−Zn酸化物(134)と呼ぶ場合がある。また、成膜ガスとしてアルゴンガス40sccmおよび酸素ガス5sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、DCスパッタリング法によって厚さが20nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:1:1[原子数比]ターゲットを用いており、以下当該酸化物を、In−Ga−Zn酸化物(111)と呼ぶ場合がある。また、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を300℃とし、ターゲット−基板間距離を60mmとした。

次に、窒素雰囲気下で400℃1時間の加熱処理を行い、さらに酸素雰囲気下で400℃1時間の加熱処理を行った。

次に、DCスパッタリング法によって厚さが20nmのW膜を成膜した。成膜条件は、成膜ガスとしてアルゴンガス80sccmを用い、成膜圧力を0.8Paとし、成膜電力を1000Wとし、基板温度を130℃とし、ターゲット−基板間距離を60mmとした。

次に、W膜、In−Ga−Zn酸化物(111)及びIn−Ga−Zn酸化物(134)、上にレジストマスクを形成し、これらの積層膜を当該レジストを用いて加工した。

積層膜の加工は、ICPドライエッチング法により2ステップで行った。1stステップの処理条件は、圧力を1.2Pa、RF電源の電力を上部側1000W、下側を400W、エッチングガスをメタン12.5sccm、アルゴン75sccm、処理時間を15secとした。2ndステップの処理条件は、圧力を0.6Pa、RF電源の電力を上部側1000W、下側を400W、エッチングガスをメタン12.5sccm、アルゴン75sccm、処理時間を82secとした。

このように当該積層膜を加工した後、試料7Bだけ窒素雰囲気下で400℃1時間の加熱処理を行った。

次に、試料7A及び試料7Bでウェットエッチングを行い、W膜、In−Ga−Zn酸化物(111)及びIn−Ga−Zn酸化物(134)の積層膜を除去した。よって、試料7A及び試料7Bは下地絶縁膜が露出した構造となる。

以上のようにして作製した試料7A及び試料7Bに、TDS分析を行った結果を図68(A)及び図68(B)に示す。なお、当該TDS分析においては、水素分子に相当する質量電荷比M/z=2の放出量と、水分子に相当する質量電荷比M/z=18の放出量を測定した。図68(A)に水素の測定結果を、図68(B)に水の測定結果を示す。図68(A)及び図68(B)で横軸は基板の加熱温度[℃]をとり、縦軸はそれぞれの質量電荷比の放出量に比例する強度をとる。

図68(B)に示すように、試料7Bの水分子放出量は、試料7Aの水分子放出量より低減されていた。特に基板温度400℃以下において、試料7Bの水分子放出量は試料7Aの水分子放出量より顕著に低減されていた。これは、試料7Bで下地絶縁膜上のW膜、In−Ga−Zn酸化物(111)及びIn−Ga−Zn酸化物(134)のパターン形成後に行った熱処理の温度400℃との対応が見られる。

このように、下地絶縁膜上のW膜、In−Ga−Zn酸化物(111)及びIn−Ga−Zn酸化物(134)をパターン形成して、窒素雰囲気下で熱処理を行うことにより、下地絶縁膜に含まれる水が低減されることが示された。

また、水素分子放出量については基板温度200℃から300℃の温度範囲において若干試料7Bの方が小さかったが、大きな差は見られなかった。下地絶縁膜中の水素は基板加熱によって、下地絶縁膜中の酸素と結合して水分子を形成することが推測される。よって、上記TDS分析で測定された水分子には、下地絶縁膜中で水素であったものも含まれていると考えられる。つまり、下地絶縁膜上のW膜、In−Ga−Zn酸化物(111)及びIn−Ga−Zn酸化物(134)をパターン形成して、窒素雰囲気下で熱処理を行うことにより、下地絶縁膜に含まれる水素も低減されていることが推測される。

本実施例では、本発明の一態様に係るトランジスタとして、トランジスタの作製工程において高温(例えば550℃以上)の熱処理を用いる試料8Aと、トランジスタの作製工程において低温(例えば410℃以下)の熱処理を用いる試料8Bと、トランジスタの作製工程において低温(例えば410℃以下)の熱処理を用い、さらに酸化物半導体のパターン形成後に熱処理を行う試料8Cと、を作製した。そして、試料8A乃至試料8Cのトランジスタの電気特性と信頼性について評価を行った。

なお、トランジスタの構成については、図30(A)などを参照することができ、トランジスタの作製方法については、図31乃至図33などを参照することができる。

まず、基板150として、厚さが100nmの酸化シリコンと、厚さが50nmの窒化酸化シリコンと、厚さが300nmの酸化シリコンと、厚さが300nmの酸化シリコンと、がこの順番で積層されたシリコン基板を準備した。

次に、試料8Aでは窒素雰囲気下で590℃、10時間の加熱処理を行い、試料8B及び試料8Cでは窒素雰囲気下で410℃、10時間の加熱処理を行った。

次に、絶縁体151として、RFスパッタリング法によって厚さが50nmの酸化アルミニウムを成膜した。なお、成膜ガスとしてアルゴンガス25sccmおよび酸素ガス25sccmを用い、成膜圧力を0.4Paとし、成膜電力を2500Wとし、基板温度を250℃とし、ターゲット−基板間距離を60mmとした。

次に、DCスパッタリング法によって厚さが50nmのタングステンを成膜した。成膜条件は、成膜ガスとしてアルゴンガス80sccmを用い、成膜圧力を0.8Paとし、成膜電力を1000Wとし、基板温度を130℃とし、ターゲット−基板間距離を60mmとした。次に、タングステン上にレジストを形成し、該レジストを用いて加工し、導電体152を形成した。

次に、絶縁体155として、PECVD法によって厚さが10nmの酸化シリコンを成膜した。成膜条件は、成膜ガスとしてSiH₄を1sccm、N₂Oを800sccm用い、RF電源周波数を60MHz、RF電源パワーを150Wとし、成膜圧力を40Paとし、基板温度を400℃とした。

次に、絶縁体153として、ALD法によって厚さが20nmの酸化ハフニウムを成膜した。ALD法による成膜では、基板温度を200℃とし、テトラキスジメチルアミドハフニウム(TDMAH)を含む液体を気化させた原料ガスと、酸化剤としてO₃ガスを用いた。

次に、絶縁体154として、PECVD法によって厚さが30nmの酸化シリコンを成膜した。成膜条件は、成膜ガスとしてSiH₄を1sccm、N₂Oを800sccm用い、RF電源周波数を60MHz、RF電源パワーを150Wとし、成膜圧力を40Paとし、基板温度を400℃とした。

次に、試料8Aでは酸素雰囲気下で550℃、1時間の加熱処理を行い、試料8B及び試料8Cでは酸素雰囲気下で410℃、1時間の加熱処理を行った。

次に、絶縁体156aとなる酸化物として、DCスパッタリング法によって厚さが40nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:3:4[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス40sccmおよび酸素ガス5sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、半導体156bとなる酸化物として、DCスパッタリング法によって厚さが20nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:1:1[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.7Pa(キャノンアネルバ製ミニチュアゲージMG−2によって計測した。)とし、成膜電力を500Wとし、基板温度を300℃とし、ターゲット−基板間距離を60mmとした。

次に、試料8Aでは窒素雰囲気下で550℃1時間の加熱処理を行い、さらに酸素雰囲気下で550℃1時間の加熱処理を行った。また、試料8B及び試料8Cでは窒素雰囲気下で400℃1時間の加熱処理を行い、さらに酸素雰囲気下で400℃1時間の加熱処理を行った。

次に、導電体158a、158bとなる導電体として、DCスパッタリング法によって厚さが50nmのタングステンを成膜した。

次に、当該導電体上にレジストを形成し、該レジストを用いて加工し、導電体158aおよび導電体158bを形成した。

次に、レジスト、導電体158aおよび導電体158bを用いて、上記酸化物を加工し、絶縁体156a及び半導体156bを形成した。

次に、試料8Cでのみ窒素雰囲気下で400℃、1時間の加熱処理を行った。

次に、絶縁体156cとなる酸化物として、DCスパッタリング法によって厚さが5nmのIn−Ga−Zn酸化物を成膜した。なお、In−Ga−Zn酸化物の成膜には、In:Ga:Zn=1:3:2[原子数比]ターゲットを用い、成膜ガスとしてアルゴンガス30sccmおよび酸素ガス15sccmを用い、成膜圧力を0.7Paとし、成膜電力を500Wとし、基板温度を200℃とし、ターゲット−基板間距離を60mmとした。

次に、絶縁体162となる酸化窒化物として、PECVD法によって厚さが13nmの酸化窒化シリコンを成膜した。

次に、導電体164となる導電体として、DCスパッタリング法によって厚さが30nmの窒化チタンと、厚さが135nmのタングステンと、をこの順番で成膜した。次に、当該導電体上にレジストを形成し、該レジストを用いて加工し、導電体164を形成した。

次に、レジストを用いて、上記酸化物及び酸化窒化物を加工し、絶縁体156c及び絶縁体162を形成した。

次に、絶縁体166として、RFスパッタリング法によって厚さが140nmの酸化アルミニウムを成膜した。なお、成膜ガスとしてアルゴンガス25sccmおよび酸素ガス25sccmを用い、成膜圧力を0.4Paとし、成膜電力を2500Wとし、基板温度を250℃とし、ターゲット−基板間距離を60mmとした。

次に、酸素雰囲気下で400℃1時間の加熱処理を行った。

次に、絶縁体168として、PECVD法によって厚さが300nmの酸化窒化シリコンを成膜した。

次に、DCスパッタリング法によって厚さが50nmのチタンと、厚さが200nmのアルミニウムと、厚さが50nmのチタンと、をこの順番で成膜した。次にこの膜をレジストを用いて加工して導電体170a及び導電体170bを形成した。

以上のようにして、チャネル長Lが0.20μm、チャネル幅Wが0.20μmのトランジスタを作製した。

試料8A乃至試料8CについてId−Vg特性(ドレイン電流−ゲート電圧特性)を測定した。Id−Vg特性の測定は、バックゲート電圧を0Vの条件で行った。他の測定条件は、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させた。

試料8A乃至試料8CのId−Vg特性の測定結果を図69(A)乃至図69(C)に示す。図69(A)乃至図69(C)は、トランジスタのId−Vg特性の測定結果に対応しており、横軸にゲート電圧Vg[V]、左側の縦軸にドレイン電流Id[A]、右側の縦軸に電界効果移動度μFE[cm²/Vs]をとる。また、図69(A)乃至図69(C)において、ドレイン電流を実線で示し、電界効果移動度を破線で示している。

図69(A)乃至図69(C)に示すように、試料8Bではトランジスタ特性に顕著なばらつきが見られ、全体的にドレイン電流の立ち上がりのゲート電圧がマイナス側にシフトしていた。これに対して、試料8Cではトランジスタ特性にばらつきが見られずトランジスタの作製工程において高温の熱処理を用いた試料8Aと同程度の良好な電気特性を示していた。また、試料8Cでは、バックゲート電圧0V、ドレイン電圧Vd=0.1Vにおいて、電界効果移動度も4.5cm²/Vsと良好な値であり、サブスレッショルドスイング値(S値)も107.3mV/decと良好な値であった。

次に、試料8Cのトランジスタのしきい値電圧V_thおよびShiftを算出した。試料8Cにおいて、バックゲート電圧0Vでは、トランジスタのしきい値電圧は0.6V、Shiftは0.0Vであり、トランジスタはバックゲート電圧0Vでもノーマリーオフの電気特性を示している。

ここで、試料8Cは、実施例7の試料7Bと同様に半導体156bの形成後に絶縁体154を露出させた状態で加熱処理を行っている。これにより、絶縁体155、絶縁体153及び絶縁体154の積層膜中に含まれる水または水素を低減し、良好なトランジスタ特性が得られたと推測される。さらに、試料8Cの作製工程における加熱温度は400℃程度であったが、作製工程の加熱温度を550℃程度にした試料8Aと同程度の良好なトランジスタ特性が得られることが示された。

以上の結果から、半導体156bの形成後に絶縁体154を露出させた状態で加熱処理を行うことにより、半導体156b近傍の下地絶縁膜(絶縁体154など)から水、水素などを低減し、半導体156bの欠陥準位の形成が抑制されることが示唆される。このように欠陥準位密度が低減された酸化物半導体を用いることにより、安定した電気特性を有するトランジスタを提供することができる。

次に、各種ストレス試験に対する試料8A乃至試料8Cの電気特性の変動を測定した。

図70(A)乃至図72(A)にプラスゲートBT(Bias−Temperature)ストレス試験の結果を示す。ここで、図70(A)に試料8Aの結果を、図71(A)に試料8Bの結果を、図72(A)に試料8Cの結果を示す。なお、以下のストレス試験では基板温度150℃で行う。プラスゲートBTストレス試験では、まず、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ドレイン電圧を0V、バックゲート電圧を0Vとし、ゲート電圧として3.3Vを1時間印加してストレス試験後のId−Vg特性を測定した。なお、測定は、ストレス印加後、100秒、300秒、600秒、1000秒、30分、1時間、2時間、10000秒、5時間、9時間、12時間後に行い、以下においては、ストレス印加後12時間後の値を記載している。図70(A)乃至図72(A)に示すように、試料8A乃至試料8Cにおいて、信頼性に大きな差は見られなかった。また試料8Cにおいて、12時間のプラスゲートBTストレス試験前後のShiftの変動値(ΔShift)は小さく、0.15Vであった。

図70(B)乃至図72(B)にマイナスゲートBTストレス試験の結果を示す。ここで、図70(B)に試料8Aの結果を、図71(B)に試料8Bの結果を、図72(B)に試料8Cの結果を示す。なお、以下のストレス試験では基板温度150℃で行う。マイナスゲートBTストレス試験では、まず、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ドレイン電圧を0V、バックゲート電圧を0Vとし、ゲート電圧として−3.3Vを1時間印加してストレス試験後のId−Vg特性を測定した。なお、測定は、ストレス印加後、100秒、300秒、600秒、1000秒、30分、1時間、2時間、10000秒、5時間、9時間、12時間後に行い、以下においては、ストレス印加後12時間後の値を記載している。図70(B)乃至図72(B)に示すように、試料8A乃至試料8Cにおいて、信頼性に大きな差は見られなかった。また試料8Cにおいて、12時間のマイナスゲートBTストレス試験前後のΔShiftは小さく、−0.08Vであった。

図70(C)乃至図72(C)にプラスドレインBTストレス試験の結果を示す。ここで、図70(C)に試料8Aの結果を、図71(C)に試料8Bの結果を、図72(C)に試料8Cの結果を示す。なお、以下のストレス試験では基板温度150℃で行う。プラスドレインBTストレス試験では、まず、バックゲート電圧を0V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ゲート電圧を0V、バックゲート電圧を0Vとし、ドレイン電圧として1.8Vを1時間印加してストレス試験後のId−Vg特性を測定した。なお、測定は、ストレス印加後、100秒、300秒、600秒、1000秒、30分、1時間、2時間、10000秒、5時間、9時間、12時間後に行い、以下においては、ストレス印加後12時間後の値を記載している。図70(C)乃至図72(C)に示すように、試料8A乃至試料8Cにおいて、信頼性に大きな差は見られなかった。また試料8Cにおいて、12時間のプラスドレインBTストレス試験前後のΔShiftは小さく、0.05Vであった。

図70(D)乃至図72(D)にマイナスバックゲートBTストレス試験の結果を示す。ここで、図70(D)に試料8Aの結果を、図71(D)に試料8Bの結果を、図72(D)に試料8Cの結果を示す。なお、以下のストレス試験では基板温度150℃で行う。マイナスバックゲートBTストレス試験では、まず、バックゲート電圧を−5V、ドレイン電圧を0.1Vまたは1.8Vとし、ゲート電圧を−3.0Vから3.0Vまで0.1Vステップで掃引させることでストレス試験前のId−Vg特性を測定する。次に、ドレイン電圧を0V、ゲート電圧を0Vとし、バックゲート電圧として−5Vを1時間印加してストレス試験後のId−Vg特性を測定した。なお、測定は、ストレス印加後、100秒、300秒、600秒、1000秒、30分、1時間、2時間、10000秒、5時間、9時間、12時間後に行い、以下においては、ストレス印加後12時間後の値を記載している。図70(D)乃至図72(D)に示すように、試料8A乃至試料8Cにおいて、信頼性に大きな差は見られなかった。また試料8Cにおいて、12時間のマイナスバックゲートBTストレス試験前後のΔShiftは小さく、−0.05Vであった。

以上に示すように、半導体156bの形成後に絶縁体154を露出させた状態で加熱処理を行ったトランジスタにおいて、各種ストレス試験によるトランジスタの電気特性の変動は小さかった。よって、本実施例に示す構成とすることにより、信頼性の高いトランジスタを提供することができる。さらに、当該トランジスタの作製工程における加熱温度は400℃程度であったが、良好な信頼性が得られることが示された。

次に、試料8A及び試料8Cについて、基板温度を125℃、150℃、175℃として、プラスゲートBTストレス試験を行った結果を図73(試料8A)及び図74(試料8C)に示す。図73(A)及び図74(A)に基板温度125℃の結果を、図73(B)及び図74(B)に基板温度150℃の結果を、図73(C)及び図74(C)に基板温度175℃の結果を示す。よって、図73(B)に示す結果は、図70(A)に示す結果と同じものであり、図74(B)に示す結果は、図72(A)に示す結果と同じものである。なお、当該プラスゲートBTストレス試験の条件は、基板温度以外は上記プラスゲートBTストレス試験の条件と同様である。

さらに、図73及び図74に示すトランジスタ特性からストレス試験前後のV_thの変動値(ΔV_th)、ΔShift、Ionの劣化率を算出し、図75及び図76に示す。図75(A)乃至図75(C)に試料8Aの結果を示し、図75(A)はΔV_th[V]、図75(B)はΔShift[V]、図75(C)はIonの劣化率[%]、をストレス印加時間に対応させて示している。また、図76(A)乃至図76(C)に試料8Cの結果を示し、図76(A)はΔV_th[V]、図76(B)はΔShift[V]、図76(C)はIonの劣化率[%]、をストレス印加時間に対応させて示している。

図73乃至図76に示すように、基板温度を125℃、175℃に変化させても、試料8Cと試料8Aで信頼性に大きな差は見られなかった。

次に、試料8A及び試料8Cについて、基板温度150℃、ストレス時間1時間でプラスゲートBTストレス試験を行い、各基板の面内9点において、ΔShiftのばらつきについて調べた。なお、当該プラスゲートBTストレス試験の他の条件は上記プラスゲートBTストレス試験の条件と同様である。

ΔShiftのばらつきの評価結果を図77(A)(B)に示す。ここで、図77(A)は試料8Aに、図77(B)は試料8Cに対応している。図77(A)(B)は、横軸はΔShift[V]をとり、縦軸は確率分布をとる。

図77(A)(B)に示すように、試料8Cと試料8AでΔShiftに大きな差は見られなかった。

10 トランジスタ 12 トランジスタ 14 トランジスタ 16 トランジスタ 17 トランジスタ 18 トランジスタ 19 トランジスタ 20 トランジスタ 22 トランジスタ 24 トランジスタ 26 トランジスタ 28 トランジスタ 30 トランジスタ 32 トランジスタ 34 トランジスタ 50 トランジスタ 52 トランジスタ 54 トランジスタ 56 トランジスタ 58 トランジスタ 60 トランジスタ 62 トランジスタ 64 トランジスタ 66 トランジスタ 68 トランジスタ 70 トランジスタ 100 基板 101 絶縁体 102 導電体 103 絶縁体 104 絶縁体 106a 絶縁体 106b 半導体 106c 絶縁体 106d 絶縁体 108a 導電体 108b 導電体 109a 低抵抗領域 109b 低抵抗領域 110a 導電体 110b 導電体 112 絶縁体 112a 絶縁体 112b 絶縁体 112c 絶縁体 114 導電体 116 絶縁体 118 絶縁体 120a 導電体 120b 導電体 122 導電体 124 絶縁体 126 酸素イオン 130 混合領域 131 酸素 150 基板 151 絶縁体 152 導電体 153 絶縁体 154 絶縁体 155 絶縁体 156a 絶縁体 156b 半導体 156c 絶縁体 157 絶縁体 158a 導電体 158b 導電体 159a 低抵抗領域 159b 低抵抗領域 160a 導電体 160b 導電体 162 絶縁体 162a 絶縁体 162b 絶縁体 162c 絶縁体 164 導電体 166 絶縁体 168 絶縁体 170a 導電体 170b 導電体 172 導電体 174a 導電体 174b 導電体 176a 絶縁体 176b 半導体 176c 絶縁体 178 導電体 182 絶縁体 184 導電体 186 酸素イオン 187 領域 188 チャネル形成領域 200 撮像装置 201 スイッチ 202 スイッチ 203 スイッチ 210 画素部 211 画素 212 副画素 212B 副画素 212G 副画素 212R 副画素 220 光電変換素子 230 画素回路 231 配線 247 配線 248 配線 249 配線 250 配線 253 配線 254 フィルタ 254B フィルタ 254G フィルタ 254R フィルタ 255 レンズ 256 光 257 配線 260 周辺回路 270 周辺回路 280 周辺回路 290 周辺回路 291 光源 300 シリコン基板 310 層 320 層 330 層 340 層 351 トランジスタ 352 トランジスタ 353 トランジスタ 360 フォトダイオード 361 アノード 363 低抵抗領域 370 プラグ 371 配線 372 配線 373 配線 380 絶縁体 450 半導体基板 452 絶縁体 454 導電体 456 領域 460 領域 462 絶縁体 464 絶縁体 466 絶縁体 468 絶縁体 472a 領域 472b 領域 474a 導電体 474b 導電体 474c 導電体 476a 導電体 476b 導電体 478a 導電体 478b 導電体 478c 導電体 480a 導電体 480b 導電体 480c 導電体 489 絶縁体 490 絶縁体 491 絶縁体 492 絶縁体 493 絶縁体 494 絶縁体 496a 導電体 496b 導電体 496c 導電体 496d 導電体 498a 導電体 498b 導電体 498c 導電体 504 導電体 511 絶縁体 514 導電体 516a 導電体 516b 導電体 700 基板 704a 導電体 704b 導電体 706 半導体 706a 半導体 706b 半導体 712a 絶縁体 712b 絶縁体 714a 導電体 714b 導電体 716a 導電体 716b 導電体 718a 絶縁体 718b 絶縁体 718c 絶縁体 719 発光素子 720 絶縁体 721 絶縁体 731 端子 732 FPC 733a 配線 734 シール材 735 駆動回路 736 駆動回路 737 画素 741 トランジスタ 742 容量素子 743 スイッチ素子 744 信号線 750 基板 751 トランジスタ 752 容量素子 753 液晶素子 754 走査線 755 信号線 781 導電体 782 発光層 783 導電体 784 隔壁 791 導電体 792 絶縁体 793 液晶層 794 絶縁体 795 スペーサ 796 導電体 797 基板 901 筐体 902 筐体 903 表示部 904 表示部 905 マイクロフォン 906 スピーカー 907 操作キー 908 スタイラス 911 筐体 912 筐体 913 表示部 914 表示部 915 接続部 916 操作キー 921 筐体 922 表示部 923 キーボード 924 ポインティングデバイス 931 筐体 932 冷蔵室用扉 933 冷凍室用扉 941 筐体 942 筐体 943 表示部 944 操作キー 945 レンズ 946 接続部 951 車体 952 車輪 953 ダッシュボード 954 ライト 1000 成膜装置 1002 搬入室 1004 搬出室 1006 搬送室 1008 成膜室 1010 成膜室 1012 成膜室 1020 チャンバー 1021a 原料供給部 1021b 原料供給部 1022a 高速バルブ 1022b 高速バルブ 1023a 原料導入口 1023b 原料導入口 1024 原料排出口 1025 排気装置 1026 基板ホルダ 1030 基板 1189 ROMインターフェース 1190 基板 1191 ALU 1192 ALUコントローラ 1193 インストラクションデコーダ 1194 インタラプトコントローラ 1195 タイミングコントローラ 1196 レジスタ 1197 レジスタコントローラ 1198 バスインターフェース 1199 ROM 1200 記憶素子 1201 回路 1202 回路 1203 スイッチ 1204 スイッチ 1206 論理素子 1207 容量素子 1208 容量素子 1209 トランジスタ 1210 トランジスタ 1213 トランジスタ 1214 トランジスタ 1220 回路 2100 トランジスタ 2200 トランジスタ 3001 配線 3002 配線 3003 配線 3004 配線 3005 配線 3200 トランジスタ 3300 トランジスタ 3400 容量素子 4001 配線 4003 配線 4005 配線 4006 配線 4007 配線 4008 配線 4009 配線 4021 第1の層 4022 第2の層 4023 第3の層 4100 トランジスタ 4200 トランジスタ 4300 トランジスタ 4400 トランジスタ 4500 容量素子 4600 容量素子 5200 ペレット 5201 イオン 5203 粒子 5206 酸化物薄膜 5220 基板 5230 ターゲット 5240 プラズマ