首页 / 专利库 / 信号处理 / 信号 / 一种时钟抖动产生装置

一种时钟抖动产生装置

阅读:46发布:2023-02-06

专利汇可以提供一种时钟抖动产生装置专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种时钟抖动产生装置,由可控抖动注入 电路 产生幅度抖动 门 限 信号 ,与被加抖的正弦 时钟信号 一并进入比较器,生成 波形 边沿抖动的方波,并作为高速传输系统数据发送端的时钟,从而实现对高速传输系统误码率的检测。本发明输出方波的边沿 位置 会随着门限信号幅度抖动变化而变化,这样通过控制门限信号的抖动幅度,来控制比较器输出方波的边沿抖动,完成时钟注入抖动。此外,本发明采用将幅度抖动转换为时序抖动的思路,具有电路结构简单的特点。,下面是一种时钟抖动产生装置专利的具体信息内容。

1.一种时钟抖动产生装置,其特征在于,包括:
一可控抖动注入电路,用于产生幅度抖动的信号,并输入到比较器的一个输入端;
一比较器,其另一输入端与需要加抖(被加抖)的正弦时钟信号连接,在比较器中,正弦时钟信号与幅度抖动的门限信号的电平进行比较,生成波形边沿抖动的方波,并作为高速传输系统数据发送端的时钟。
2.根据权利要求1所述的时钟抖动产生装置,其特征在于,所述幅度抖动的门限信号为在标准电平信号(幅度为正弦时钟信号的幅度均值,并没有抖动的情形的直流电平信号)基础叠加了幅度抖动信号的比较电平信号。

说明书全文

一种时钟抖动产生装置

技术领域

[0001] 本发明属于误码率测试技术领域,更为具体地讲,涉及一种时钟抖动产生装置,在仪器仪表中,为时钟增加可控制抖动。

背景技术

[0002] 在通信系统中,当发送端发出信号后,由于受到通道中媒介的影响,接收端接收的信号总是带有噪声的。在数字通信的情况下,信息以“1”和“0”的逻辑比特编码。理想的信号可以由“0”到“1”上升时间或“1”到“0”的下降时间的梯形表示,接收端由于受到通信中噪声的影响,实际接收到的波形与理想信号不同。由于抖动的存在,带有抖动的数据信号在高速通信系统中传输,会对整个通信系统带来很大的影响。工程师在设计高速通信系统时,抖动已成为不得不考虑的一个至关重要的影响因素,为了能够作为测试流程的一部分注入一定平的故意抖动,以测试误码率。在数据率日益提高的情况下,当前工程师需要解决在电路系统上的功能性测试和一致性测试的问题。为了帮助工程师解决设计中面对的问题,成功进行时钟抖动的合成对其进行真实环境的模拟具有重要的意义。
[0003] 在2019年07月12日授权公告的、公告号为CN107271890B、名称为“一种序列脉冲部分下降沿加抖的装置”的中国发明专利中,公开了一种脉冲(时钟)加抖的装置,将输入序列脉冲(时钟)通过同步后的控信号截取,得到需要在下降沿加载抖动的部分和门控信号之外的无需加载抖动的部分。对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号,将抖动转化为延迟定时控制加载到上升沿,上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高,下降沿来时拉低,实现对该部分序列脉冲信号的下降沿加抖后的波形合成。其中,下降沿在可编程延迟线的作用下时延,由于时延的数值是可编程控制的,因此下降沿到来的时刻随控制数据变化,由上升沿和下降沿合成的序列脉冲信号的下降沿就产生了抖动。最后通过数据合成电路将加载了抖动的部分序列脉冲和未加载抖动的部分序列脉冲合成得到完整的部分下降沿加抖的序列脉冲信号。然而上述中国发明专利,电路结构相对复杂。

发明内容

[0004] 本发明目的在于克服现有技术的补正,提供一种时钟抖动产生装置,在高速传输系统的数据发送时钟端注入抖动,以检测其误码率的同时,简化电路结构。
[0005] 为实现上述发明目的,本发明时钟抖动产生装置,其特征在于,包括:
[0006] 一可控抖动注入电路,用于产生幅度抖动的门限信号,并输入到比较器的一个输入端;
[0007] 一比较器,其另一输入端与需要加抖(被加抖)的正弦时钟信号连接,在比较器中,正弦时钟信号与幅度抖动的门限信号的电平进行比较,生成波形边沿抖动的方波,并作为高速传输系统数据发送端的参考时钟。
[0008] 本发明的目的是这样实现的。
[0009] 本发明时钟抖动产生装置,由可控抖动注入电路产生幅度抖动门限信号,与被加抖的正弦时钟信号一并进入比较器,生成波形边沿抖动的方波,并作为高速传输系统数据发送端的参考时钟,从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化,这样通过控制门限信号的抖动幅度,来控制比较器输出方波的边沿抖动,完成时钟注入抖动。此外,本发明采用将幅度抖动转换为时序抖动的思路,具有电路结构简单的特点。附图说明
[0010] 图1是时钟抖动产生装置一种具体实施方式原理框图
[0011] 图2是边沿抖动产生过程的波形示意图;
[0012] 图3是边沿抖动范围与幅度抖动范围的关系示意图;
[0013] 图4是边沿抖动产生过程一具体实例仿真波形图。

具体实施方式

[0014] 下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
[0015] 在串行数据在高速传递中,由于受到传输信道噪声、干扰、同步错误的影响,数据接收端接收到的数据可能会和数据发送端发送的数据有所不同,会出现误码。因此,测量高速数据传输系统的误码率对判断其系统可靠性,显得尤为重要。面对高速信息传输的快速发展,在真实环境的模拟下检测高速传输系统误码率,设计一款边沿抖动可调节的误码率测试仪尤为迫切,而抖动的注入需要在数据发送时钟端进行。
[0016] 图1是时钟抖动产生装置一种具体实施方式原理框图。
[0017] 在本实施例中,如图1所示,本发明时钟抖动产生装置包括可控抖动注入电路1以及比较器2。
[0018] 可控抖动注入电路1产生幅度抖动的门限信号,并输入到比较器2的一个输入端。比较器2的另一输入端与需要加抖(被加抖)的正弦时钟信号Sin连接,在比较器2中,正弦时钟信号Sin与幅度抖动的门限信号的电平进行比较,生成波形边沿抖动的方波,并作为高速传输系统数据发送端的参考时钟。
[0019] 图2是边沿抖动产生过程的波形示意图,其中(a)是正弦时钟信号与标准电平信号(幅度未发生抖动时的门限信号,为正弦时钟信号的幅度均值)进行比较的波形示意图,(b)是抖动未注入的比较器输出方波,(c)是正弦时钟信号与幅度抖动的门限信号进行比较的波形示意图,(b)是抖动注入后比较器输出方波。
[0020] 在本实施例中,如图2(a)、(b)所示,在正弦时钟信号与标准电平信号(幅度为正弦时钟信号的幅度均值,并没有抖动的情形的直流电平信号)进行比较,得到脉宽相同,占空比为50%的方波信号。在标准电平信号的基础上,如图2(c)、(d)所示,幅度抖动的门限信号为在标准电平信号基础上叠加了幅度抖动信号的比较电平信号,该幅度抖动的门限信号与被加抖的正弦时钟信号输入到比较器中,由于门限电平的幅度发生了变化,会导致比较器输出方波的边沿位置发生变化,所以控制标准电平的幅度抖动可以实现控制比较器输出方波的边沿抖动。
[0021] 图3是边沿抖动范围与幅度抖动范围的关系示意图。
[0022] 如图3所示,可以通过加入一定范围的幅度抖动信号来实现控制边沿抖动。在本实施例中,标准电平信号的幅度为0,幅度抖动的门限信号幅度计算公式如下:
[0023] B=A sinω0T
[0024] 其中,B为幅度抖动的门限信号幅度,A为正弦时钟信号幅度,ω0为正弦时钟信号频率,T为边沿抖动幅度。
[0025] 正弦时钟信号的函数表达式为:
[0026] S0(t)=Asinω0t
[0027] 其中,S0(t)为正弦时钟信号,A为正弦时钟信号幅度,ω0为正弦时钟信号频率。
[0028] 设定期望边沿抖动类型为:
[0029]
[0030] 其中, 表示正弦时钟信号的二分之一个周期, 表示边沿抖动幅度,ω为边沿抖动频率, 为边沿抖动初始相位
[0031] 将T(t)代入正弦时钟信号的函数表达式S0(t)中,令t=T(t)可以得到:
[0032] 幅度抖动的门限信号的函数表达式为:
[0033]
[0034] 其中,S(t)为幅度抖动门限信号,α表示最大边沿抖动值为 个正弦时钟信号周期值,ω为边沿抖动频率, 为边沿抖动初始相位。
[0035] 可以看出,幅度抖动门限信号的确定与正弦时钟信号的频率与相位无关,只与正弦时钟信号的幅度以及边沿抖动类型的幅度、频率、相位相关。
[0036] 图4是边沿抖动产生过程一具体实例仿真波形图,其中,(a)为正弦时钟信号(实线)与幅度抖动的门限信号(虚线)波形图;(b)为波形边沿抖动的方波。
[0037] 在本实例中,实线为幅度为4,频率为2Π,初始相位为0的正弦时钟信号;虚线为幅度为4,频率为0,相位为幅度为0.3Π,频率为0.2Π,初始相位为0的正弦变化函数的幅度抖动门限信号。下图为叠加了最大边沿抖动值为0.15,频率为0.2Π,初始相位为0的正弦抖动后的比较器输出方波信号。
[0038] 根据具体的边沿抖动类型,抖动频率,抖动幅度以及正弦时钟信号的表达式,可以得到幅度抖动的门限信号的波形表达式,从而获得所需要的具有一定抖动类型的信号。
[0039] 尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈