本開示は、例えば液晶表示装置等の表示装置、及び表示装置を備えた電子機器に関する。

特開2009−109820号公報

液晶表示装置では、赤(R)、緑(G)、青(B)の3色、或いは白(W)を加えた4色のサブ画素(サブピクセル)を有しており、表示上ではこれらの加法混色で白を得るようにしている。所望の白をだすためには、R,G,Bのそれぞれの明るさを変えて、白バランスをとる必要がある。

各色の明るさを変える方法はいろいろある。通常、R画素、G画素、B画素の画素の面積比は1:1:1である。そのため、R画素、G画素、B画素に与える画素信号の電圧をそれぞれ変える(同一階調の場合でも異なる電圧値とする)ことが用いられる。或いは各画素に遮光部を設け、画素の開口面積のバランスをとる方法も一般的である。

但しこれらはいずれも、本来得られる透過率をロスしているため、より効率的な方法はR画素、G画素、B画素自体の面積比を変える方法(画素の異型化)である。 例えば上記特許文献1には色毎に異なる画素面積とする構造が開示されている。

一方で液晶表示装置では高精細化が進んでおり、500ppi(pixcel per inch)クラスの商品化が目前となっている。 このクラスになるとトランジスタ、コンタクトのレイアウト設計ルールから、最小の画素ピッチ、特にH方向(短軸)が決まってくる。

ところが、上述のようにR画素、G画素、B画素自体の面積比を変えるように、画素を異型化すると、面積の小さい画素について、トランジスタ等の画素回路部の配置領域が十分にとれなくなる。このため高精細表示装置では、R画素、G画素、B画素の異型化(面積比調整)によって白バランスをとることが困難となる。 そこで本開示では、高精細化が進んでも、各色の画素の異型化を実現できるようにすることを目的とする。

本開示の表示装置は、複数色のそれぞれに対応する画素が行列配置されているとともに、上記画素は、画素の表示駆動のための回路が配置された画素回路部と、有効な表示光を得る領域となる画素開口部とを有する。そして少なくとも一の色に対応する画素である第一の画素の上記画素開口部は、他の色に対応する画素である第二の画素の上記画素開口部とは異なる面積とされ、前記第一の画素と前記第二の画素とが並ぶ方向における前記第一の画素の前記画素開口部の幅は、前記第二の画素の前記画素開口部の幅よりも大きく、前記第一の画素と前記第二の画素とが並ぶ方向に設けられた各画素における上記画素回路部は均等ピッチで配置されている。 本開示の電子機器は、このような表示装置を有する。

即ち本開示の表示装置は、例えばトランジスタやコンタクト部等を有する画素回路部は、あくまでも均等ピッチで配置されるようにする。その上で、画素における画素開口部(有効な表示光(例えば透過光)を得る領域)の面積が、色によって異なるようにする。つまり画素回路部は例えば水平方向に並ぶ全画素で同じサイズで配置される上で、画素開口部を色に応じて異型化する。

本開示によれば、画素開口部は色によって異型化され、結局画素開口面積比で表示色の調整がなされる上で、画素回路部は均等ピッチで配置されている。つまり画素開口部の面積比が小さい画素でも、画素回路部の領域面積は、より画素開口部が広い画素と同等である。従って画素開口部の異型化によって、画素回路配置が困難となる画素が生じることはなく、高精細化を進めても画素開口面積比による白バランス調整が可能となる。

本開示の実施の形態の液晶表示装置のブロック図である。

画素異型化が高精細化により困難となることの説明図である。

第1の実施の形態の画素回路部と画素開口部の構成の説明図である。

第1の実施の形態の液晶表示装置の具体的な画素構造の説明図である。

第1の実施の形態の液晶表示装置の断面構造の説明図である。

第1の実施の形態の図4の画素構造にコンタクト部を明示した説明図である。

第1の実施の形態の図4の画素構造に遮光膜を加えて示した説明図である。

第1の実施の形態の図4の画素構造におけるR、G、B画素の画素開口部を明示した説明図である。

第2の実施の形態の画素回路部と画素開口部の構成の説明図である。

第2の実施の形態の液晶表示装置の具体的な画素構造の説明図である。

第3の実施の形態の画素回路部と画素開口部の構成の説明図である。

実施の形態の適用例の電子機器の説明図である。

実施の形態の適用例の電子機器の説明図である。

実施の形態の適用例の電子機器の説明図である。

以下、実施の形態としての液晶表示装置を、次の順序で説明する。 <1.液晶表示装置の回路構成> <2.第1の実施の形態の画素構造> <3.第2の実施の形態の画素構造> <4.第3の実施の形態の画素構造> <5.変形例、適用例>

<1.液晶表示装置の回路構成> まず実施の形態として液晶表示装置の回路構成を図1で説明する。 この液晶表示装置は、アクティブマトリクス方式の表示装置の一例であり、図1に示すようにコントローラ1、信号線ドライバ2、走査線ドライバ3、画素アレイ4、選択スイッチ部5を有する。

画素アレイ4は、書き込まれた画素信号に応じて表示階調が制御される複数の画素10(10R、10G、10B)が行方向及び列方向にマトリクス状に配設されて成る。画素10はN×(M×3)個配置され、N行と(M×3)列のマトリクスを構成する。 図において画素10(10R、10G、10B)は、画素トランジスタTrと液晶セル容量LCにより示している。液晶画素を構成する回路は多様な例が考えられる。ここではあくまで説明上、簡略的に示したものである。

画素10RはR(赤)画素、画素10GはG(緑)画素、画素10BはB(青)画素を示している。画素10R、10G、10Bはいわゆるサブピクセルであり、この3つのサブピクセルで1つのカラー画素が形成される。 R画素、G画素、B画素に対応しては、図示していないが、R、G、Bの各カラーフィルタが配置される。R画素、G画素、B画素が例えば図示のように配列されることでカラー表示画面を構成する。 なお、ここではR画素、G画素、B画素の3原色画素構成としているが、例えばR画素、G画素、B画素に加えてW(白)画素を設ける場合もある。 以下では、サブピクセルを特に区別する必要がない場合は「画素10」と表記する。

各画素10は、例えばTFT(薄膜トランジスタ)などによる画素トランジスタTr(例えばNチャネルTFT)と、液晶セルLCを少なくとも有して構成される。 画素トランジスタTrは、ゲート電極(制御端子)が走査線GL(GL_1〜GL_Nのいずれか)と接続され、ソース電極・ドレイン電極の一方(入力端子)が信号線SL(SL_1R〜SL_MBのいずれか)と接続される。 液晶セル容量LCは、その画素電極が画素トランジスタTrのソース電極・ドレイン電極の他方(出力端子)と接続されている。液晶セル容量LCの他方は共通電極とされている。

各画素10においては、走査線GL(GL_1〜GL_N)に走査パルスが印加されることで画素トランジスタTrが導通され、その際に信号線SLに与えられている画素信号電圧(階調値)が入力される。 液晶セルLCは書き込まれた画素信号電圧に応じて透過率が制御され、図示しないバックライトからの光の表示輝度が制御される。

画素アレイ4に対しては、各ラインの画素10に対応して、走査線GL(GL_1〜GL_N)が配設される。 走査線ドライバ3は、1フレーム期間において、各走査線GL_1〜GL_Nを順次駆動する。つまり順次走査パルスを印加する。

また各列の画素10に対応して、信号線SL(SL_1R、SL_1G、SL_1B、SL_2R・・・SL_MB)が配設される。 信号線SL_1R、SL_2R・・・はR画素10Rの画素列に対して画素信号を供給する。 信号線SL_1G、SL_2G・・・はG画素10Gの画素列に対して画素信号を供給する。 信号線SL_1B、SL_2B・・・はB画素10Bの画素列に対して画素信号を供給する。 信号線ドライバ2は、1ライン期間毎に、画素アレイ4に配設された複数の信号線SLに対し、各画素10に対する画素信号を、極性信号SPに応じた極性で出力する。

コントローラ1には、映像信号Vs、垂直クロックVCK、垂直同期信号Vsy、水平同期信号Hsyが供給される。 コントローラ1は、外部より供給された映像信号Vsについて、画素アレイ4での表示を実行させるため、信号線ドライバ2及び走査線ドライバ3を垂直クロックVCK、垂直同期信号Vsy、水平同期信号Hsyに基づいて制御し、これらが互いに同期して動作するように制御する。 例えばコントローラ1は、1フレーム期間を規定する垂直スタートパルスVCKを例えば垂直同期信号Vsyや垂直クロックVCKを用いて生成し、信号線ドライバ2及び走査線ドライバ3に供給する。 またコントローラ1は、例えば垂直クロックVCKを分周して極性信号SPを生成し、信号線ドライバ2に供給する。

走査線ドライバ3は、垂直スタートパルスVSTと垂直クロックVCKに基づいて、各走査線GL_1〜GL_Nに対して走査パルスを出力する。 走査線ドライバ3には垂直スタートパルスVSTを垂直クロックVCKのタイミングで順次転送するシフトレジスタが設けられる。これにより、垂直スタートパルスのタイミングを起点として、走査線GL_1、GL_2・・・GL_Nに、順次走査パルスを出力する。これによって画素アレイ4では、第1ライン目の画素10から第Nライン目の画素までが、順次垂直クロックVCKのタイミング毎に画素信号書込のための選択状態となる。

信号線ドライバ2は、コントローラ1から供給される映像信号Vsについて、1ライン単位の画素信号を、垂直スタートパルスVSTを起点として、垂直クロックVCKのタイミング毎(1H期間毎)に各信号線SL_1R〜SL_MBに出力させる動作を行う。 ここで、この構成例の場合、選択スイッチ部5が設けられている。 信号線ドライバ2は、カラー画素単位で時分割多重化した画素信号を各多重化信号線MSL(MSL_1〜MSL_M)に出力する。 選択スイッチ部5では、1本の多重化信号線MSLに対して、3本の信号線SLのそれぞれを選択するスイッチSWR、SWG、SWBを有する。 スイッチSWRは、R画素10Rの列に対応する信号線SL_xRと多重化信号線MSLを断接する。(xは1〜M) スイッチSWGは、G画素10Gの列に対応する信号線SL_xGと多重化信号線MSLを断接する。 スイッチSWBは、B画素10Bの列に対応する信号線SL_xBと多重化信号線MSLを断接する。

各スイッチSWR、SWG、SWBはそれぞれ、信号線ドライバ2からのスイッチ制御信号selR、selG、selBによってオン/オフされる。 信号線ドライバ2は、多重化信号線MSLに多重画素信号を出力するタイミングに合わせてスイッチ制御信号selR、selG、selBを出力する。 信号線ドライバ2は、1H期間に1つの多重化信号線MSLに、R画素10R、G画素10G、B画素10Bのそれぞれに対する画素信号を時分割多重化して出力する。これとともに信号線ドライバ2は、スイッチSWR、SWR、SWBを制御し、各画素信号を信号線SL_xR、SL_xG、SL_xBに供給させる。 なお液晶セルLCの極性反転駆動を行うため、信号線ドライバ2は極性信号SPに従って、多重化信号線MSLに出力する画素信号電圧の極性反転を行う。

以上の信号線ドライバ2及び走査線ドライバ3の動作により、1フレーム期間に、第1ライン目の画素10から第Nライン目の画素まで、順次画素信号が書き込まれていき、それによって各画素の階調(液晶セルの光透過率)が設定される。これによって図示していないバックライトからの光が各画素10で輝度制御され、さらに図示しないカラーフィルタを介することで、カラー映像表示が実行される。

<2.第1の実施の形態の画素構造> 本実施の形態の液晶表示装置では、上述のように画素アレイ4において複数色(R、G、B)のそれぞれに対応する画素が行列配置されている。 この画素の構造として第1の実施の形態を説明していく。

図1では画素10内に画素トランジスタTrを示したが、実際の画素構造において画素10は、パネル平面からみた領域として、画素トランジスタTr等が配置される画素回路部と、有効な表示光(例えば透過光)を得る領域となる画素開口部を有する構造となる。 先に述べたように表示において所望の白をだすためには、R,G,Bのそれぞれの明るさを変えて、白バランスをとる必要がある。このための透過率ロスのない効率的な手法としては、画素面積を色によって変えることがよい。ところが、高精細化を進め画素サイズを小さくした場合、特に異型化により面積が他よりも小さくなった画素では画素回路配置が困難になる。 このことを図2で説明する。図2Aは、R画素10R、G画素10G、B画素10Bを等しい面積とした場合を模式的に示している。 各画素10には、実際に表示光の透過領域となる画素開口部16(16R、16G、16B)が存在し、また画素トランジスタTrや信号線SL、画素電極とのコンタクト部等が配される画素回路部15(15R、15G、15B)が存在する。 今、一例として1ピクセル(=3サブピクセル)画素のサイズを57μm×57μmだとすると、1つの画素10(サブピクセル)の水平方向の幅は19μmとなる。

画素回路部15については、トランジスタ、コンタクトのレイアウト設計ルールから、水平方向(短軸)の最小の画素ピッチが決まってくる。例えば18μm程度である。この場合、図2Aのように1つの画素10の水平方向の幅が19μmであれば、画素回路部15のレイアウトも可能ではある。

ここで図2Bに、画素を色によって異型化した例を示す。B画素10Bの面積を広くしている。例えば水平方向の幅としては、R画素10Rは17μm、G画素10Gは17μm、B画素10Bは20μmとするとする。 この場合、画素回路部15R、15G、15Bの水平方向の幅も、それぞれ17μm、17μm、20μmとなる。すると、画素回路部15R、15Gは、その幅が最小ピッチより狭くなり、回路レイアウト設計が困難である。 つまり、画素を異型化することで白バランスをとることは、高精細化が進むと画素回路配置の都合上、困難となる。

これに対し本実施の形態では、高精細化が進んでも画素を異型化することができるようにする。このため、画素開口部16を色によって異型化する。つまり少なくとも一の色に対応する画素10の画素開口部16は、他の色に対応する画素10の画素開口部16とは異なる面積とされるようにする。そして各画素10における画素回路部15は均等ピッチで配置されているようにする。

図3に模式的に示す。 図3Bは、図1のように行列配置されているR画素10R、G画素10G、B画素10Bを示している。図3Bにおいて破線で囲った部分を拡大して図3Aに示す。 R画素10Rは画素開口部16Rと画素回路部15Rを有する。 G画素10Gは画素開口部16Gと画素回路部15Gを有する。 B画素10Bは画素開口部16Bと画素回路部15Bを有する。 この場合に、図示のように、例えばB画素10Bの画素開口部16Bは、R画素10R、G画素10Gの画素開口部16R、16Gよりも大きい面積となるように異型化されている。 ところが、画素回路部15についてみると、各色の画素回路部15R、15G、15Bは、均等のピッチPgで配置されている。 今、仮に図2Bの例と同様に、画素開口部16Bの水平方向の幅を20μm、画素開口部16R、16Gの水平方向の幅を17μmとする。この場合、画素回路部15R、15G、15Bの配置ピッチPgは、18μmとなる。即ち画素回路のレイアウト可能なピッチとなる。

このように本実施の形態では、少なくとも一の色に対応する画素10の画素開口部16は、他の色に対応する画素10の上記画素開口部16とは異なる面積とし、一方で各画素10における画素回路部15は均等ピッチで配置する。このようにすることで高精細化を進めても、画素回路レイアウトが可能な状態で画素異型化による色バランス調整を可能とする。

以下、第1の実施の形態としての具体例を説明していく。 なお、以下の例は、特には、フリンジフィールドスイッチング(Fringe field switching:FFS)モードで液晶分子を駆動する表示装置の構造としての例とする。 横電界モードの液晶表示装置は、広視野角、高コントラストを実現する液晶モードとして注目されている。このうち特に、フリンジフィールドスイッチング(Fringe field switching:FFS)モードは、インプレーンスイッチング(In-Plane-Switching:IPS)モードと比較して、開口率および透過率の改善が図られている。

図4は図1に示した画素アレイ4において一部の画素10の部分を示している。走査線GL_y、GL_(y+1)、及び信号線SL_(x−1)G〜信号線SL_(x+1)Gの交差する領域に形成されるR画素10Rの列、G画素10Gの列、B画素10Bの列である。(xは1

図5は図4におけるA−A断面の構造を模式的に示したものである。 図6は図4の構造においてコンタクトホール部CT1,CT2を明示したものである。 図7は図4の構造上に遮光膜33(ブラックマトリクス)を重ねて示したものである。 図8は図4の構造における画素開口部16R、16G、16B、及び画素回路部15R、15G、15Bを明示したものである。 これらの図を適宜参照しながら、実施の形態の画素構造を説明する。

図4に示すように、信号線SL(SL_(x−1)G〜SL_(x+1))、ゲート線GL(GL_y、GL_(y+1))の配線に対して、画素10R、10G、10Bが形成される。 画素10R、10G、10Bとしては、この図では画素電極11(11R、11G、11B)と、画素トランジスタTrを構成する電極パターン12を示している。 画素10における画素開口部16(16R、16G、16B)は、図8に太線で囲って示すように、画素電極11及び画素電極間のスリットが現れている領域となる。 一方、画素10における画素回路部15R、15G、15Bは、画素トランジスタTr(電極パターン12及び走査線GL)や、画素電極11のブリッジ部BRが設けられる領域である。つまり図8に太破線で囲って示す領域である。この画素回路部15R、15G、15Bは図7に示すように遮光膜33(グレーで示した領域)で覆われている。

図4、図5で画素開口部16の構造を説明する。 図5に示すように液晶表示装置は、可視光に対して光透過性を有する第1基板20、第2基板30の間に、液晶層40が設けられる構成となる。

第1基板20上にはゲート絶縁膜21が設けられる。図5のA−A断面では見られないが、図4に示した走査線GLは、ゲート絶縁膜21に覆われるように水平方向に配設されている。そして走査線GLに対して上部に、半導体膜(図4では図示省略)を介して図4に示したPo−Siによる電極パターン12が形成される。この電極パターン12がソース及びドレインとなり、また走査線GLがゲートとなって、図1に示した画素トランジスタTrが形成される。

A−A断面では図5に示すように、ゲート絶縁膜21上には、複数の信号線SL(SL_(x−1)G〜SL_(x+1))が、走査線GLと交差する垂直方向に配線されている。これらの走査線GLおよび信号線SLの各交差部に画素10が形成されることになる。

また、以上のように画素トランジスタTrや信号線SLを覆う状態で、ゲート絶縁膜21上には層間絶縁膜の第1層目として第1絶縁膜22が設けられている。この第1絶縁膜22は、下層の信号線SLおよび画素トランジスタTrのソース電極およびドレイン電極と、上層との絶縁性を確実に図ることが可能な膜厚を備えている。

この第1絶縁膜22上には、各画素に共通のベタ膜状に透明導電性材料(例えばITO、IZO等)からなる共通電極23が設けられている。 そして、共通電極23上には、層間絶縁膜の第2層目として第2絶縁膜24が設けられている。この第2絶縁膜24は、液晶層40を構成する液晶分子mの駆動特性を良好に得るために、膜厚均一性が確保された薄膜状とされる。

このような第2絶縁膜24上には、各画素10R、10G、10B毎に画素電極11R、11G、11Bが設けられる。またこれにより、各画素10R、10G、10Bには、共通電極23と画素電極11R、11G、11Bとの間に、第2絶縁膜24を誘電体として挟持してなる容量素子Cが設けられることになる。

ここで、図4からわかるように、画素電極11R、11G、11Bは、いわゆる櫛歯状の電極形状として構成されており、信号線SLに沿って平行に延設された複数の櫛歯部Kと、各櫛歯部Kを両端部分で接続するブリッジ部BRを有する形状とされている。 そして本例の場合、例えば、R画素10R及びG:画素10Gの画素電極11R、11Bは、2本の櫛歯部Kを備え、B画素10Bは、3本の櫛歯部Kを備える。つまり、画素開口部16R、16Gでは画素電極11R、11Gが2本配置され、画素開口部16Bでは3本の画素電極11Bが配置されている。

画素電極11R、11G、11Bは、透明導電性材料(例えばITO、IZO等)からなる。そして図6に示すコンタクトホールCT2を介して、画素トランジスタTrを構成する電極パターン12(ドレイン電極)に接続されている。 また、画素トランジスタTrを構成する電極パターン12(ソース電極側)は図6に示すコンタクトホールCT2を介して信号線SLに接続されている。 これにより、走査線GLに入力する走査パルスによって画素トランジスタTrが選択され、選択された画素トランジスタTrを介して信号線SLから書き込まれた画素信号が画素電極11に供給され、共通電極23−画素電極11間の容量素子Cに保持される構成となっている。

そして以上のような画素電極11が設けられた第1基板20上に、図5に示すように配向膜25が設けられ、駆動側の第1基板20の上部が構成されている。

このような第1基板20に対して、第2基板30が対向配置されている。第2基板30は光透過性材料からなり、画素電極11に向かう面上には、カラーフィルタ層32が形成される。 カラーフィルタ層32においては、R画素10Rに対応する位置に赤色フィルタ32R、G画素10Gに対応する位置に緑色フィルタ32G、B画素10Bに対応する位置に青色フィルタ32Bが形成されている。 また信号線SLや画素回路部15に相当する位置には、遮光膜33が形成されている。図7に示すように、遮光膜33は画素開口部16R、16G、16B以外(表示に寄与しない部分)を遮光するブラックマトリクスとして形成される。

なお、このようにブラックマトリクスを形成する場合、有効な表示光を得る画素開口部16R、16G、16Bとしての領域は、最終的にはブラックマトリクスのパターンに依存して決まることとなる。但し本例の場合、図7からわかるようにブラックマトリクスは信号線SL及び画素回路部15の部分を遮光しており、画素開口部16R、16G、16Bの領域のほぼ全体を遮光していない。つまり画素開口部16は遮光膜33が形成されていない領域と略一致する。 このためブラックマトリクスにより透過光量をR、G、B毎に調整するものではなく、透過光量をロスするものでもない。

以上のような各色のカラーフィルタ32R、32G、32Bおよび遮光膜33が設けられたカラーフィルタ層32上には、図5のように配向膜31が設けられている。そして、第1基板20の配向膜25と第2基板30の配向膜31の間に、液晶層40が形成される。

また第1基板20および第2基板30の外側には、偏光板41,43が配置される。なお図示していないが、第1基板20側の偏光板41の外側にはバックライトが配置される。 このような液晶表示装置における光学構成は、一般的なFFSモードの液晶表示装置と同様であって良い。

また、この液晶表示装置においては、上述したように走査線GLに入力する走査パルスによって画素トランジスタTrを選択することにより、選択した画素トランジスタTrを介して信号線SLから書き込まれた画素信号が、共通電極23−画素電極11間の容量素子Cに保持されると共に画素電極11に供給される。これにより、共通電極23と画素電極11との間に電位差が与えられ、第1基板20に対して平行な電界が発生し、液晶分子mを駆動させることにより光学変調が行われる。

このような第1の実施の形態においては、まず各画素10の画素開口部16について見ると、図8に示すように、B画素10Bの画素開口部16Bは、R画素10R、G画素10Gの画素開口部16R、16Gとは異型化されて広い面積とされている。 一方、各画素10の画素回路部15についてみると、同じ行に配置された各画素10R、10G、10Bの画素回路部15R、15G、15Bは、行方向に並んで配置されている。そして、画素回路部15R、15G、15Bは同一の面積で均等のピッチPgで配置されている。

このような配置を実現するために、一部の信号線SLが屈曲されている。 即ち図4,図6,図7,図8に示す範囲で言えば、G画素10Gに対する信号線SL_(x−1)G、SL_xG、SL_(x+1)Gは、屈曲されない直線状の信号線である。 一方、B画素10Bに対する信号線SL_(x−1)B、SL_xBは、B画素10Bの画素開口部16Bの左側を広げるように屈曲されている。 また、R画素10Rに対する信号線SL_xR、SL_(x+1)Rは、B画素10Bの画素開口部16Bの右側を広げるように屈曲されている。 すべての信号線SLは、画素回路部15の部分でみると、等間隔になっている。

このように一部の信号線SLがB画素10Bの画素開口部16Bの面積を広げるように屈曲されることで、画素開口部16Bを、画素開口部16R、16Gとは異型化し、しかも、画素回路部15R、15G、15Bは同じ面積で等ピッチで配列されるようにしている。 これにより高精細化が進んでも画素を異型化することができるようになる。つまり、画素開口部16R、16G、16Bの面積を異なるようにすることで、所望の白バランスを得ることができる。そして、画素開口部16R、16G、16Bが異型化されたとしても、画素回路部15R、15G、15Bは同サイズで均等のピッチPgで配置される。このため、例えば画素開口部16R、16Gの水平方向の幅が狭くなっていても、画素回路部15R、15Gは狭くなることはなく、回路レイアウト設計が困難となるものではない。 従って高精細化が進んでも画素サイズ(画素開口部面積比)によって白バランスを得ることができる。これによって光量損失のない白バランス調整が可能となる。

また、同じ行に配置された各画素10の画素回路部15は、行方向に並んで配置されていることで、信号線SLの屈曲パターン形成が容易となる。 また本例の場合、上述のように画素開口部16R、16Gでは画素電極11が2本、画素開口部16Bでは画素電極11が3本となっている。これによっても面積の異なる各画素について適切な液晶駆動が実現できる。

<3.第2の実施の形態の画素構造> 第2の実施の形態を説明する。第2の実施の形態は、R、G、B、Wの4色の画素を備える場合で、B画素、W画素を間引き配置する例に、本開示の技術を適用した例である。

図9Bは、図1のように行列配置されている各画素10について、W画素10Wを加えて配列された例を示している。 R画素10R、及びG画素10Gは、列方向(垂直方向)に並んで配置される。B画素10BとW画素10Wは、同じ列に交互に配置される。つまりB画素10BとW画素10Wは、R画素10R、G画素10Gに比べて画素数が少なくなる(間引かれている)。 図9Bの破線で囲った部分を拡大して図9Aに示す。 R画素10R、G画素10G、B画素10B、W画素10Wは、いずれも画素開口部16(16R、16G、16B、16W)と画素回路部15(15R、15G、15B、15W)を有する。

この場合に、図示のように、例えばB画素10Bの画素開口部16Bは、R画素10R、G画素10G、W画素10Wの画素開口部16R、16G、16Wよりも大きい面積となるように異型化されている。 一方で画素回路部15についてみると、各色の画素回路部15R、15G、15B、15Wは均等のピッチPgで配置されている。

このようにすることで、第1の実施の形態の場合と同様、画素開口部16Bの異型化により白バランスをとることができ、しかも高精細化の場合にも対応できる。 特にB画素10BとW画素10Wを間引く構成では、青の面積比が赤、緑に比べて小さくなる。このため、より面積の差が大きい異型化を行う必要があり、サブピクセル単位での最小画素幅がより小さくなる。このため本実施の形態のように、画素回路部15は均等ピッチとしたうえで、B画素10Bの画素開口部16Bを広くすることは非常に有効である。 さらに、単に列単位で異型化する、つまりW画素10の画素開口部16Wも画素開口部16Bと同じように面積を広げると、白の面積が大きくなりすぎて、赤、緑、青の総面積が小さくなりすぎる。本実施の形態の場合、W画素10の画素開口部16Wの面積は広げていないため、そのような問題は生じず、色バランスを考慮した異型化設計を容易に実現できる。

具体的なレイアウト例を図10に示す。 図10は、図9Aに示した範囲のレイアウト例を示している。なおここでは走査線GL_y、GL_(y+1)、及び信号線SL_(x−1)G〜信号線SL_(x+1)G、及び画素電極11(11R、11G、11B、11W)のみを示している。 なお、B画素10BとW画素10Wが配列される列の信号線SLは、信号線SL_(x−1)BW、SL_xBWとして示している。 また太線で画素開口部16R、16G、16B、16Wを明示し、また太破線で画素回路部15R、15G、15B、15Wを明示した。

図示のように、R画素10R、G画素10G、W画素10Wが並ぶ行では、画素開口部16R、16G、16Wは等面積である。一方、R画素10R、G画素10G、B画素10Bが並ぶ行では、B画素10Bの画素開口部16Rが広い面積とされ、画素開口部16R、16Gは面積が狭くされている。 また全ての画素の画素回路部15は等面積で均等ピッチで配置されている。

このような配置を実現するために、一部の信号線SLが屈曲されている。 即ち図10に示す範囲で言えば、G画素に対する信号線SL_(x−1)G、SL_xG、SL_(x+1)Gは、屈曲されない直線状の信号線である。 一方、B画素10B及びW画素10Wに対する信号線SL_(x−1)BW、SL_xBWは、B画素10Bの画素開口部16Bに隣接する部分のみ、画素開口部16Bの左側を広げるように屈曲されている。W画素10Wの画素開口部16Wに隣接する部分では屈曲されていない。 また、R画素に対する信号線SL_xR、SL_(x+1)Rは、B画素10Bの画素開口部16Bに隣接する部分のみ、画素開口部16Bの右側を広げるように屈曲されている。W画素10Wの画素開口部16Wに隣接する部分では屈曲されていない。 そしてすべての信号線SLは、画素回路部15の部分でみると、等間隔になっている。

このように一部の信号線SLがB画素10Bの画素開口部16Bの面積を広げるように屈曲されることで、画素開口部16Bを、画素開口部16R、16G、16Wとは異型化し、しかも、画素回路部15R、15G、15B、15Wは同じ面積で等ピッチで配列されるようにできる。

<4.第3の実施の形態の画素構造> 第3の実施の形態を説明する。第3の実施の形態もR、G、B、Wの4色の画素を備える場合である。図11Bは、図1のように行列配置されている各画素10について、W画素10Wを加えて配列された例を示しているが、この例は、B画素10B、W画素10Wが特に間引きされずに配列される例としている。 即ちR画素10R、G画素10G、B画素10B、W画素10Wは、それぞれ列方向(垂直方向)に並んで配置される。

図11Bの破線で囲った部分を拡大して図11Aに示す。 R画素10R、G画素10G、B画素10B、W画素10Wは、いずれも画素開口部16(16R、16G、16B、16W)と画素回路部15(15R、15G、15B、15W)を有する。

この場合に、図示のように、例えばB画素10Bの画素開口部16Bは、R画素10R、G画素10G、W画素10Wの画素開口部16R、16G、16Wよりも大きい面積となるように異型化されている。 一方で画素回路部15についてみると、各色の画素回路部15R、15G、15B、15Wは均等のピッチPgで配置されている。

このようにすることで、第1の実施の形態の場合と同様、画素開口部16Bの異型化により白バランスをとることができ、しかも高精細化の場合にも対応できる。 特に4つのサブピクセルを配置する場合、1つのサブピクセル(画素10)がより小さい幅になることが多く、その点で本例のように異型化は有効となる。 なお、具体的な画素レイアウトは、図4で説明したものと同様の考え方でよい。つまりB画素10Bの画素開口部16Bに隣接する部分の信号線SLを屈曲させて、画素開口部16Bの面積が広げられればよい。

<5.変形例、適用例> 以上、実施の形態を説明してきたが、上述した液晶表示装置の構成は一例であり、また画素10の構成も一例である。 またR画素10R、G画素10G、B画素10B、さらにはW画素10Wの配置例も上述の例以外にも多様に考えられる。 一部の色の画素を異型化する場合は、その画素開口部16に隣接する信号線SLを屈曲させるレイアウトを採用すればよい。

また実施の形態ではB画素10Bの画素開口部16Bを大きな面積にする例で述べたが、もちろんこれは一例である。設計上でターゲットとする色バランスに応じて画素開口部16の異型化設計を行えばよい。 例えばR、G、Bの各画素、或いはR、G、B、Wの各画素で、画素開口部16を全て異なる面積とすることも考えられる。 また或る色の画素開口部16を、他の色の画素開口部16より広くするのではなく、狭くするという場合もあり得る。 つまり、少なくとも或る一つの色に対応する画素10に注目した場合に、その画素開口部16が、他の色(他の全部の色又は他の一部の色)に対応する画素10の画素開口部16とは異なる面積となるような例は、多様に想定される。

また実施の形態ではFFS方式の構造例で述べたが、FFS方式に限られない。液晶層40を画素電極、対向電極が挟みこむ構造の液晶表示装置でも、当然に本開示の技術は適用できる。 また本開示は液晶表示装置だけでなく、プラズマ表示装置、有機EL表示装置等にも広く適用できる。

次に図12〜図14を参照して、実施の形態で説明した液晶表示装置の適用例について説明する。実施の形態の液晶表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。

(適用例1) 図12Aは、実施の形態の液晶表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル511およびフィルターガラス512を含む映像表示画面部510等を有しており、この映像表示画面部510は、上記実施の形態に係る液晶表示装置により構成されている。

(適用例2) 図12Bは、上記実施の形態の液晶表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体531、文字等の入力操作のためのキーボード532および画像を表示する表示部533等を有しており、その表示部533は、上記実施の形態に係る液晶表示装置により構成されている。

(適用例3) 図12Cは、上記実施の形態の液晶表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部541、この本体部541の前方側面に設けられた被写体撮像用のレンズ542、撮像時のスタート/ストップスイッチ543および表示部544等を有しており、その表示部544は、上記実施の形態に係る液晶表示装置により構成されている。

(適用例4) 図13A、図13Bは、上記実施の形態の液晶表示装置が適用されるデジタルカメラの外観を表したものである。図13Aは正面側、図13Bは背面側の外観を示している。このデジタルカメラは、例えば、タッチパネル付きの表示部520、撮像レンズ521、フラッシュ用の発光部523、シャッターボタン524等を有しており、その表示部520は、上記実施の形態に係る液晶表示装置により構成されている。

(適用例5) 図14は、上記実施の形態の液晶表示装置が適用される携帯電話機の外観を表したものである。図14Aは筐体を開いた状態の操作面及び表示面、図14Bは筐体を閉じた状態の上面側、図14Cは筐体を閉じた状態の底面側をそれぞれ示している。図14D、図14Eは筐体を閉じた状態の上面側からと底面側からの斜視図である。 この携帯電話機は、例えば、上側筐体550と下側筐体551とを連結部(ヒンジ部)556で連結したものであり、ディスプレイ552、サブディスプレイ553、キー操作部554、カメラ555等を有している。ディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る液晶表示装置により構成されている。

なお本技術は以下のような構成も採ることができる。 (1)複数色のそれぞれに対応する画素が行列配置されているとともに、 上記画素は、画素の表示駆動のための回路が配置された画素回路部と、有効な表示光を得る領域となる画素開口部とを有し、 少なくとも一の色に対応する画素の上記画素開口部は、他の色に対応する画素の上記画素開口部とは異なる面積とされ、 各画素における上記画素回路部は均等ピッチで配置されている表示装置。 (2)各画素に画素信号を供給するための複数の信号線と、 上記信号線と直交する方向に配設され、上記画素回路部の動作を制御する走査パルスが与えられる複数の走査線とを有し、 少なくとも一部の上記信号線が屈曲されることで、上記一の色に対応する画素の上記画素開口部が、他の色に対応する画素の上記画素開口部と異なる面積とされる上記(1)に記載の表示装置。 (3)上記信号線、上記走査線、及び上記画素回路部の領域は、表示面平面に対して遮光膜により遮光されており、上記画素開口部は、遮光膜が形成されていない領域とされる上記(2)に記載の表示装置。 (4)上記行列配置における同じ行に配置された各画素の上記画素回路部は、行方向に並んで配置されている上記(1)乃至(3)のいずれかに記載の表示装置。 (5)横電界モードで液晶分子を駆動する表示装置であって、 上記一の色に対応する画素の上記画素開口部に配される画素電極の本数が、他の色に対応する画素の上記画素開口部における画素電極の本数とは異なる上記(1)乃至(4)のいずれかに記載の表示装置。 (6)複数色として赤、緑、青の3色、もしくは赤、緑、青、白の4色に対応する画素が行列配置されており、 上記一の色として青に対応する画素の上記画素開口部が、他の色に対応する画素の上記画素開口部より大きな面積とされている上記(1)乃至(5)のいずれかに記載の表示装置。

10 画素、10R R画素、10G G画素、10B B画素、10W W画素、11(11R、11G、11B、11W) 画素電極、12 電極パターン、15(15R、15G、15B、15W) 画素回路部、16(16R、16G、16B、16W) 画素開口部、33 遮光膜