运算放大器
阅读：890发布：2020-05-08
专利汇可以提供运算放大器专利检索，专利查询，专利分析的服务。并且一种 运算 放大器 1，包括：形成输入级的晶体管Q1和Q2；以及与伴随晶体管Q1和Q2的寄生电容器C1和C2一起形成 滤波器 的输入 电阻 器 R1和R2。 电阻器 R1和R2的电阻值R可以被设置为R＝1/(2π·fc·C)，其中，C是寄生电容器C1和C2中的每一个的电容值，并且fc是滤波器的目标截止 频率 。 运算放大器 1还可以包括电源电阻器R0，该电源电阻器R0与伴随电源线的寄生电容器C0一起形成滤波器。，下面是运算放大器专利的具体信息内容。
1.一种运算放大器，其包括：
晶体管，其形成输入级；以及
输入电阻器，其与所述晶体管的寄生电容器一起形成滤波器。
2.根据权利要求1所述的运算放大器，
其中，基于所述寄生电容器的电容值C和所述滤波器的目标截止频率fc来设置所述输入电阻器的电阻值R，使得R＝1/(2π·fc·C)。
3.根据权利要求2所述的运算放大器，所述运算放大器还包括与电源线的寄生电容器一起形成滤波器的电源电阻器。
4.一种半导体装置，其包括：
根据权利要求1至3中任一项所述的运算放大器；
参考电流设置单元，其用于设置所述运算放大器的参考电流；
电源线，其布置在电源端子与所述运算放大器和所述参考电流设置单元中的每一个之间；
接地线，其布置在接地端子与所述运算放大器和所述参考电流设置单元中的每一个之间；以及
参考电流设置线，其布置在所述运算放大器与所述参考电流设置单元之间。
5.根据权利要求4所述的半导体装置，所述半导体装置还包括电容器，该电容器连接在所述电源线和所述参考电流设置线之间。
6.根据权利要求5所述的半导体装置，
其中，所述电容器是所述电源线和所述参考电流设置线之间的寄生电容器。
7.根据权利要求6所述的半导体装置，
其中，在所述半导体装置的平面图中，所述电源线和所述参考电流设置线层叠布置从而彼此部分重叠。
8.根据权利要求7所述的半导体装置，
其中，在所述半导体装置的平面图中，所述参考电流设置线的与所述电源线重叠的一部分以网格图案布置。
9.根据权利要求8所述的半导体装置，
其中，在所述半导体装置的平面图中，在由以所述网格图案布置的所述参考电流设置线包围的区域中，形成作为所述运算放大器的参考电流源发挥作用的晶体管。
10.根据权利要求9所述的半导体装置，
其中，
所述晶体管由多个单位晶体管构成，并且
在所述半导体装置的平面图中，所述多个单位晶体管分别形成在由以所述网格图案布置的所述参考电流设置线包围的多个区域中。
11.根据权利要求8至10中任一项所述的半导体装置，
其中，在所述半导体装置的平面图中，在由以所述网格图案布置的所述参考电流设置线包围的区域中由所述电源线占据的面积的比例等于或大于1/2。
12.根据权利要求6至11中任一项所述的半导体装置，
其中，
使用第一布线层布置所述参考电流设置线，
使用第二布线层布置所述电源线，
所述电容器形成在所述电源线和所述参考电流设置线彼此重叠的区域中，所述第一布线层和所述第二布线层作为电极，并且在所述电极之间布置绝缘层作为介电体。
13.根据权利要求4至12中任一项所述的半导体装置，所述半导体装置还包括插入在所述电源线与另一布线和另一元件中的每一个之间的屏蔽构件。
14.根据权利要求13所述的半导体装置，
其中，所述屏蔽构件是接地线。
15.根据权利要求4至14中任一项所述的半导体装置，
其中，所述接地线的宽度和所述参考电流设置线的宽度均比所述电源线的宽度窄。
16.根据权利要求15所述的半导体装置，
其中，所述接地线的所述宽度和所述参考电流设置线的所述宽度均等于或小于所述电源线的所述宽度的一半。
17.根据权利要求4至16中任一项所述的半导体装置，
其中，所述半导体装置包括集成在其中的所述运算放大器的多个通道。
18.根据权利要求17所述的半导体装置，
其中，在封装的第一侧上设置用于第一通道的外部端子，并且在所述封装的第二侧上设置用于第二通道的外部端子。
19.一种电子设备，其包括根据权利要求4至18中任一项所述的半导体装置。
20.一种车辆，其包括权利要求19所述的电子设备。
运算放大器
技术领域
背景技术
[0002] 运算放大器通常用于各种领域。
[0004] 现有技术文献
[0005] 专利文献
[0006] 专利文献1：日本特开第2011-9800号公报
发明内容
[0007] 发明所要解决的课题
[0008] 然而，传统使用的运算放大器在其噪声特性方面仍有许多需要改进的地方。特别地，在工业设备和车载设备的领域中，随着电子部件数量的增加和部件密度的增加，对改善运算放大器的噪声特性的需求不断增长。
[0009] 鉴于本发明的发明人发现的上述问题，本文公开的本发明的目的是提供具有优良噪声特性的运算放大器。
[0010] 解决课题所采用的手段
[0013] 优选地，具有第一或第二配置的所述运算放大器还包括与电源线的寄生电容器一起形成滤波器的电源电阻器(第三配置)。
[0014] 优选地，本文公开的半导体装置包括具有第一至第三配置中的任何一个的所述运算放大器、用于设置所述运算放大器的参考电流的参考电流设置单元、布置在电源端子与所述运算放大器和所述参考电流设置单元中的每一个之间的电源线、布置在接地端子与所述运算放大器和所述参考电流设置单元中的每一个之间的接地线、以及布置在所述运算放大器和所述参考电流设置单元之间的参考电流设置线(第四配置)。
[0015] 优选地，具有第四配置的所述半导体装置还包括连接在所述电源线和所述参考电流设置线之间的电容器(第五配置)。
[0016] 优选地，在具有第五配置的所述半导体装置中，所述电容器是所述电源线和所述参考电流设置线之间的寄生电容器(第六配置)。
[0017] 优选地，在具有第六配置的所述半导体装置中，在所述半导体装置的平面图中，所述电源线和所述参考电流设置线层叠布置从而彼此部分重叠(第七配置)。
[0018] 优选地，在具有第七配置的所述半导体装置中，在所述半导体装置的平面图中，所述参考电流设置线的与所述电源线重叠的一部分以网格图案布置(第八配置)。
[0019] 优选地，在具有第八配置的所述半导体装置的平面图中，在由以所述网格图案布置的所述参考电流设置线包围的区域中，形成作为所述运算放大器的参考电流源发挥作用的晶体管(第九配置)。
[0020] 优选地，在具有第九配置的所述半导体装置中，所述晶体管由多个单位晶体管构成，并且在所述半导体装置的平面图中，所述多个单位晶体管分别形成在由以所述网格图案布置的所述参考电流设置线包围的多个区域中(第十配置)。
[0021] 优选地，在具有第八至第十配置中的任何一个的所述半导体装置的平面图中，在由以所述网格图案布置的所述参考电流设置线包围的区域中由所述电源线占据的面积的比例等于或大于1/2(第十一配置)。
[0022] 优选地，在具有第六至第十一配置中的任何一个的所述半导体装置中，使用第一布线层来布置所述参考电流设置线，使用第二布线层来布置所述电源线，在所述电源线和所述参考电流设置线彼此重叠的区域中形成所述电容器，所述第一布线层和所述第二布线层作为电极，并且在所述电极之间布置绝缘层作为介电体(第十二配置)。
[0023] 优选地，具有第四至第十二配置中的任何一个的所述半导体装置还包括插入在所述电源线与另一布线和另一元件中的每一个之间的屏蔽构件(第十三配置)。
[0024] 优选地，在具有第十三配置的所述半导体装置中，所述屏蔽构件是所述接地线(第十四配置)。
[0025] 优选地，在具有第四至第十四配置中的任何一个的所述半导体装置中，所述接地线的宽度和所述参考电流设置线的宽度均比所述电源线的宽度窄(第十五配置)。
[0026] 优选地，在具有第十五配置的所述半导体装置中，所述接地线的所述宽度和所述参考电流设置线的所述宽度均等于或小于所述电源线的所述宽度的一半(第十六配置)。
[0027] 优选地，具有第四至第十六配置中的任何一个的所述半导体装置包括集成在其中的所述运算放大器的多个通道(第十七配置)。
[0028] 优选地，在具有第十七配置的所述半导体装置中，在封装的第一侧上设置用于第一通道的外部端子，并且在所述封装的第二侧上设置用于第二通道的外部端子(第十八配置)。
[0029] 本文公开的电子设备包括具有第四至第十八配置中的任何一个的所述半导体装置(第十九配置)。
[0030] 本文公开的车辆包括具有第十九配置的所述电子设备(第二十配置)。
[0031] 发明的效果
[0033] 图1是用于说明通过阻抗调整来改善噪声特性的基本概念的图。
[0034] 图2是示出如何通过使用电阻器在运算放大器内部形成低通滤波器的图。
[0035] 图3是示出半导体装置的第一实施方式的图。
[0036] 图4是示出运算放大器的配置示例的图。
[0037] 图5是示出半导体装置的第二实施方式的图。
[0038] 图6是示出参考电流设置单元的配置示例的图。
[0039] 图7是pnp双极晶体管的垂直截面图。
[0040] 图8是npn双极晶体管的垂直截面图。
[0041] 图9是示出布线布局的示例的图。
[0042] 图10是示出在DPI测试中使用的测量电路的图。
[0043] 图11是示出在无线电发射测试中使用的测量电路的图。
[0044] 图12是示出DPI测试结果的示例的图。
[0045] 图13是示出无线电发射测试的示例的图。
[0046] 图14是示出半导体装置的第三实施方式的端子布置图。
[0047] 图15是示出半导体装置的键合图。
[0048] 图16是示出布线布局和焊盘布置的示例的平面图。
[0049] 图17是示出电容器的形成示例的垂直截面图。
[0050] 图18是车辆的外部视图。
具体实施方式
[0051] <基本概念>
[0052] 图1是用于说明通过阻抗调整来改善运算放大器的噪声特性的基本概念的图。
[0053] 如图所示，外部馈送到本配置示例的运算放大器1的噪声信号的主要示例包括馈送到电源端子VCC的噪声信号N0、馈送到非反相输入端子IN+的噪声信号N1、以及由于输出端子OUT的抖动或来自噪声输入线的干扰而馈送到反相输入端子IN-的噪声信号N2。
[0054] 为了处理这些信号，本配置示例的运算放大器1包括连接到电源端子VCC的电阻器R0(＝对应于电源电阻器)和分别连接到非反相输入端子IN+和反相输入端子IN-的电阻器R1和R2(＝对应于输入电阻器)。通过这样的配置，电源端子VCC、非反相输入端子IN+和反相输入端子IN-中的每一个的端子阻抗可以被提高以抑制噪声信号N0至N2的输入。
[0055] 图2是示出如何通过使用电阻器R0至R2在运算放大器1内部形成低通滤波器(称为EMI(电磁干扰)滤波器)的图。
[0056] 如图所示，电阻器R0与运算放大器1的电源线的寄生电容器C0一起形成低通滤波器。电阻器R1和R2分别与pnp双极晶体管Q1和Q2的寄生电容器C1和C2一起形成低通滤波器，其中pnp双极晶体管Q1和Q2分别形成运算放大器1的输入级。
[0057] 因此，在本配置示例的运算放大器1中，运算放大器1的各种组件的寄生电容器被用作低通滤波器的构成元件。利用这样的配置，不需要单独添加电容器来形成低通滤波器，并且这有助于防止引起诸如运算放大器1中的相位裕度劣化和电路面积增大之类的问题。
[0058] 这里，电阻器R1和R2中的每一个的电阻值R可以分别使用寄生电容器C1和C2的电容值C以及低通滤波器中的对应一个的目标截止频率fc，基于下面的公式(1)来设置。
[0059] R＝1/(2π·fc·C) (1)
[0060] 例如，在C＝8.5pF且fc＝20MHz的情况下，电阻值R可以设置为R≈900Ω。
[0061] 这里，基本上，也可以基于上面的公式(1)来设置电阻器R0的电阻值。然而，由于在运算放大器1的电源线中插入电阻器R0，所以在设置其电阻值时，应当充分注意防止运算放大器1的电源电压下降到低于运算放大器1的下限驱动电压。在仅最小电阻器可以用作电阻器R0的情况下，连同寄生电容器C0一起，可以单独地添加所需的最小数量的电容器。
[0062] <半导体装置(第一实施方式)>
[0063] 图3是示出半导体装置的第一实施方式的框图。本实施方式的半导体装置10是所谓的运算放大器IC，其是单片半导体集成电路装置，并且包括集成在其中的运算放大器1、参考电流设置单元2、电源线L1、接地线L2、驱动电流设置线L3、输出线L4以及静电保护二极管D1和D2。
[0064] 半导体装置10还包括多个外部端子(电源端子VCC、非反相输入端子IN+、反相输入端子IN-、接地端子VEE和输出端子OUT)作为用于与装置外部建立电连接的装置。
[0065] 如前所述，运算放大器1包括与未示出的寄生电容器C1和C2(参见图2)一起形成低通滤波器的电阻器R1和R2。更具体地，运算放大器1的非反相输入节点(+)经由电阻器R1连接到半导体装置10的非反相输入端子IN+。运算放大器1的反相输入节点(-)经由电阻器R2连接到半导体装置10的反相输入端IN-。这里，本图示出了具有一个通道的运算放大器1集成在半导体装置10中的示例，但是具有多个通道的运算放大器1可以替代地集成在半导体装置10中。
[0066] 参考电流设置单元2设置在运算放大器1内流动的参考电流Iref。稍后将描述参考电流设置单元2的电路配置。
[0067] 电源线L1布置在半导体装置10的电源端子VCC与运算放大器1和参考电流设置单元2中的每一个的电源节点之间。接地线L2布置在半导体装置10的接地端子VEE与运算放大器1和参考电流设置单元2中的每一个的接地节点之间。参考电流设置线L3布置在运算放大器1的参考电流设置节点与参考电流设置单元2的输出节点之间。输出线L4布置在运算放大器1的输出节点与半导体装置10的输出端子OUT之间。
[0068] 静电保护二极管D1的阴极连接到半导体装置10的非反相输入端子IN+。静电保护二极管D2的阴极连接到半导体装置10的反相输入端子IN-。静电保护二极管D1和D2的阳极都连接到半导体装置10的接地端子VEE。通过具有静电保护二极管D1和D2的这种配置，可以实现高的浪涌电阻。
[0069] 现在，许多普通半导体装置具有插入在电源端子和接地端子之间以调节电源电压的旁通电容器(例如，100pF)。然而，本发明的发明人通过认真研究发现，如果在半导体装置10的电源端子VCC和接地端子VEE之间插入旁通电容器，则电源端子VCC相对于高频信号的输入阻抗减小，使得噪声信号(高频信号)更有可能到达运算放大器1的电源节点，从而降低运算放大器1的噪声特性。
[0070] 因此，在本实施方式的半导体装置10中，如本图中的短划线所示，在电源端子VCC和接地端子VEE之间没有连接旁通电容器，此外，使电源线L1和接地线L2之间的寄生电容器最小化(例如，20pF或更低)。通过这样的配置，电源端子VCC相对于高频信号的输入阻抗增大，噪声信号不大可能到达运算放大器的电源节点，并且这有助于提高运算放大器1的噪声特性。
[0071] 图4是示出运算放大器1的配置示例的图。除了上述pnp双极晶体管Q1和Q2之外，本配置示例的运算放大器1还包括pnp双极晶体管Q3至Q6、npn双极晶体管Q7至Q13、电阻器R3、电容器C3和电流源I1至I7。电流源I1至I7分别通过由参考电流设置单元2设置的参考电流Iref(或与其对应的恒定电流)。
[0072] 电流源I1至I3的第一端子连接到电源端子VCC。电流源I1的第二端子连接到晶体管Q2的发射极和晶体管Q3的基极。电流源I2的第二端子连接到晶体管Q3和Q4的发射极。电流源I3的第二端子连接到晶体管Q1的发射极和晶体管Q4的基极。
[0073] 晶体管Q1的基极经由电阻器R1(参见图2或图3)与非反相输入端子IN+连接，电阻器R1在本图中未示出。晶体管Q2的基极经由电阻器R2(参见图2或图3)连接到反相输入端子IN-，电阻器R2在本图中未示出。晶体管Q1和Q2的集电极都连接到接地端子VEE。
[0074] 晶体管Q3的集电极连接到晶体管Q7的集电极。晶体管Q4的集电极连接到晶体管Q8的集电极。晶体管Q7和Q8的基极都连接到晶体管Q7的集电极。晶体管Q7和Q8的发射极都连接到接地端子VEE。
[0075] 如此连接的电流源I1至I3、晶体管Q1至Q4以及晶体管Q7和Q8形成运算放大器1的输入级或放大级。
[0076] 电流源I4和I5的第一端子均与电源端子VCC连接。电流源I4的第二端子连接到晶体管Q5的发射极和晶体管Q9的基极。电流源I5的第二端子连接到晶体管Q9的集电极。
[0077] 晶体管Q5的基极连接到晶体管Q8的集电极和电容器C3的第一端子。电容器C3的第二端子连接到晶体管Q10的集电极。晶体管Q9的发射极连接到晶体管Q10的基极。晶体管Q5的集电极和晶体管Q10的发射极都连接到接地端子VEE。
[0078] 电流源I6的第一端子以及晶体管Q12和Q13的集电极都连接到电源端子VCC。电流源I6的第二端子连接到晶体管Q10和Q11的集电极以及晶体管Q12的基极。晶体管Q12的发射极与晶体管Q13的基极连接。晶体管Q13的发射极连接到晶体管Q11的基极和电阻器R3的第一端子。
[0079] 晶体管Q6和Q11的发射极、电阻器R3的第二端子和电流源I7的第一端子都连接到输出端子OUT。晶体管Q6的基极连接到晶体管Q10的集电极。电流源I7的第二端子和晶体管Q6的集电极都连接到接地端子VEE。
[0080] 如此连接的电流源I4至I7、晶体管Q5和Q6、晶体管Q9至Q13、电容器C3和电阻器R3形成运算放大器1的输出级。
[0081] 应当注意，本图中所示的电路配置仅是示例，并且可以采用任何电路配置，只要其能够实现作为运算放大器1的期望操作即可。
[0082] <半导体装置(第二实施方式)>
[0083] 图5是示出半导体装置10的第二实施方式的图。本实施方式的半导体装置10基于上述第一实施方式(图3)，但是与第一实施方式的不同之处在于，还包括连接在电源线L1和参考电流设置线L3之间的电容器C4。
[0084] 通过这样的配置，当噪声被馈送到电源端子VCC时，可以使电源线L1和参考电流线L3以相同的行为波动，因此晶体管Q14的基极-发射极电压保持恒定。结果，在运算放大器1内流动的参考电流Iref(未示出)变得几乎不受噪声的影响，因此可以改善运算放大器1的噪声特性。
[0085] 图6是示出参考电流设置单元2的配置示例的图。如本图所示，本配置示例的参考电流设置单元2包括pnp双极型晶体管Q14和npn双极晶体管Q16。运算放大器1还包括pnp双极晶体管Q15。
[0086] 晶体管Q14和Q15的发射极都连接到电源端子VCC。晶体管Q14和Q15的基极都连接到晶体管Q14的集电极。因此，晶体管Q14和Q15用作电流镜，其通过以预定镜像比率(例如，10倍)复制晶体管Q14的集电极电流来生成晶体管Q15的集电极电流。
[0087] 这里，使晶体管Q15的集电极电流流向上述电流源I1至I7(参照图4)，作为运算放大器1的参考电流Iref。即，在当前图中示出为好像是单个元件的晶体管Q15实际上由多个单位晶体管构成，并且每个通过使用单位晶体管之一形成的电流镜用作电流源I1至I7。
[0088] 晶体管Q14的集电极连接到晶体管Q16的集电极。晶体管Q16的发射极连接到接地端子VEE。对晶体管Q16的基极施加预定偏置电压Vb。
[0089] 此外，如上所述，电容器C4连接在电源线L1和参考电流设置线L3之间。因此，即使噪声被馈送到电源端子VCC，也可以使电源线L1和参考电流线L3以类似的方式波动，并且这使得可以将晶体管Q14的基极-发射极电压维持在恒定值。
[0090] 然而，如图7中所示，晶体管Q14在其发射极(＝高浓度p型半导体区域P+)和其基极(＝作为高浓度n型半导体区域N+的n型掩埋层B/L和作为低浓度n型半导体区域N-的外延生长层EPI)之间具有寄生电容器Cx。这也适用于晶体管Q15。
[0091] 然而，如图8中所示，晶体管Q16在其集电极(＝作为高浓度N型半导体区域N+的n型掩埋层B/L和作为低浓度n型半导体区域N-的外延生长层EPI)与其p型半导体基板(＝P-sub)之间具有寄生电容器Cy。
[0092] 另外，在参考电流设置线L3与接地线L2之间形成有寄生电容器Cz。
[0093] 考虑到上述寄生电容器Cx至Cz的存在，优选地基于下面的公式(2)来设置电容器C4的电容值。
[0094] C4＝(Cy+Cz)-Cx (2)
[0095] 例如，在Cx＝550fF、Cy＝700fF、且Cz＝50fF的情况下，能够设置电容器C4的电容值使得C4＝200fF。
[0096] 通过进行这样的电容调整，能够使电源线L1与参考电流设置线L2之间的线间电容值与参考电流设置线L2与接地线L3之间的线间电容值相等，从而能够最大限度地发挥在向电源端子VCC馈送噪声时使电源线L1和参考电流线L3以类似的方式波动的前述效果。
[0097] <布线布局>
[0098] 图9是示意性地示出第二实施方式的半导体装置10中的布线布局的示例的平面图。这里，在本图中，以实线示出了布置在第二布线层中的电源线L1(宽度w1)和接地线L2(宽度w2)，并且以透视方式以短划线示出了布置在第一布线层(其在第二布线层正下方)中的参考电流设置线L3(宽度w3)。关于宽度w1至w3，优选地设计为使得参考电流设置线L3的宽度w3等于或小于电源线L1的宽度w1的一半；例如，可以将宽度设置为使得w1＝20μm、w2＝5μm、且w3＝5μm。
[0099] 在当前图所示的布线布局中，电源线L1和参考电流设置线L3以在半导体装置10的平面图中彼此部分重叠的方式层叠布置。更具体地，参考电流设置线L3不沿着运算放大器1和参考电流设置单元2之间的最短路径(即，在本图中，与电源线L1正交的路径)布置，而是沿着与电源线L1平行的旁通路径部分布置。此外，通过以参考电流设置线L3和电源线L1的中心彼此重叠的方式布置参考电流设置线L3和电源线L1，可以进一步减少噪声的生成。
[0100] 通过采用这样的布线布局，能够使用形成在电源线L1和参考电流设置线L3之间的寄生电容器作为上述电容器C4。
[0101] 电容器C4的电容值由真空介电常数ε0(＝8.85×10-12)、将电源线L1与参考电流设置线L3隔开的层间绝缘膜(例如SiN膜)的相对介电常数、以及电源线L1和参考电流设置线L3彼此重叠的重叠面积S根据以下公式(3)计算。
[0102] C4＝ε0×εr×S/d (3)
[0103] 因此，例如，在εr＝6.0且 的半导体装置10中，在希望进行C4≈200fF的调整的情况下，能够通过布置电源线L1和参考电流设置线L3使得S＝3800μm2来进行调整。
[0104] 此外，希望将电源线L1布置成尽可能远离布线3和元件4，布线3和元件4不连接到电源线L1。运算放大器1的电源节点优选地设置在尽可能远离其它节点(＝诸如输入节点和输出节点)的位置处。
[0105] 此外，希望在电源线L1与布线3和元件4中的每一个之间放置屏蔽构件(在本图中，接地线L2)，以防止相互的电磁干扰。在这样做时，期望设计成使得电源线L1和接地线L2之间的线间距离dx具有足够大的值(例如，10μm)。换句话说，线间距离dx优选地大于接地线L2的宽度w2。此外，优选地将接地线L2布置在布线3和电源线L1之间的中心处，但是接地线L2可以布置得更靠近布线3。
[0106] 通过这样的布线布局，主要是形成在线L1和L3之间的寄生电容器(＝电容器C4)以及形成在线L1和L2之间的寄生电容器用作电源线L1的寄生电容器。因此，减少了从电源线L1到布线3和元件4的电磁干扰，这有助于改善运算放大器1的噪声特性。
[0107] <噪声特性评价>
[0108] 图10和图11是分别示出以半导体装置10作为DUT(被测装置)进行的DPI(直接功率注入)测试和无线电发射测试的测量电路的图。
[0109] 如图10中所示，除了作为DUT的半导体装置10之外，用于DPI测试的测量电路100还包括信号发生器101、放大器102、衰减器103、偏置三通104、电池105(例如Vcc＝12V)、直流电源106(例如Vin＝6V)和示波器107。
[0110] 半导体装置10的电源端子VCC经由具有SMA(超小型A型)连接器的同轴电缆(阻抗：50Ω)连接到偏置三通104的输出节点。半导体装置10的非反相输入端子IN+经由具有SMA连接器的同轴电缆(阻抗：50Ω)连接到直流电源106的输出节点。半导体装置10的反相输入端子IN-和输出端端子OUT短路。
[0111] 在使用测量电路100的DPI测试中，具有预定强度(例如，17dBM)的噪声信号被直接注入到半导体装置10的电源端子VCC中。此时，通过在预定范围(例如，1MHz至1GHz)内扫描噪声信号的频率的同时顺序读取出现在半导体装置10的输出端子OUT处的输出电压，可以获得频率对于输出电压的曲线图。
[0112] 如图11中所示，除了作为DUT的半导体装置10之外，用于无线电发射测试的测量电路200还包括信号发生器201、放大器202、天线203、伪电源204(例如，Vcc＝12V)、线束205和示波器206。其中，天线203、伪电源204、线束250和作为DUT的半导体装置10都布置在消声室207中。
[0113] 在使用测量电路200的无线电发射测试中，具有预定电场强度(例如，200V/m)的噪声信号从天线203朝向线束205的噪声注入点辐射。这里，线束205的总长度是150cm，并且从噪声注入点到半导体装置10的距离是75cm。从天线203到噪声注入点的距离是100cm。这些尺寸基于ISO 11452-2。
[0114] 在上述测量电路200中，在线束205连接到半导体装置10的电源端子VCC的情况下，噪声信号被间接注入到半导体装置10的电源端子VCC中。此时，通过在预定范围(例如，200MHz至1GHz)内扫描噪声信号的频率的同时顺序读取出现在半导体装置10的输出端子OUT处的输出电压，可以获得频率对于输出电压的曲线图。
[0115] 图12和图13是分别示出DPI测试和无线电发射测试的结果的示例的图。在各图中，横轴(对数轴)表示噪声信号的频率，纵轴表示半导体设备10的输出电压。
[0116] 每个图中的实线表示利用第二实施方式(图5)的半导体装置10作为DUT执行的测试的结果。另一方面，各图中的短划线表示利用传统运算放大器(＝不利用电阻器R1和R2，不利用电容器C4，利用旁通电容器)作为DUT执行的测试的结果。
[0117] 图12中的测试条件如下：噪声施加水平：17dBm，频率：100MHz至1GHz。图13中的测试条件如下：测量电路：电压跟随器，Vcc：12V，Vin：6V，温度：室温，测试方法：替代法(行波功率)，电场强度：200V/m，测试波：CW(连续波)，频率：200MHz至1GHz(2％阶跃)。
[0118] 从这些图中的每一个可以清楚地看出，通过第二实施方式(图5)的半导体装置10，无论在哪种测试中，在整个扫频范围内均不出现超过±5％的峰值。因此，第二实施方式(图5)的半导体装置10具有优良的噪声特性，并且即使当向其馈送噪声时，其输出也变化很小。
这有助于在安装有半导体装置10的设备中提供针对噪声的简单措施，使得该设备非常方便。
这有助于在安装有半导体装置10的设备中提供针对噪声的简单措施，使得该设备非常方便。
[0119] <半导体装置(第三实施方式)>
[0120] 图14是示出半导体装置的第三实施方式的端子布置图。本实施方式的半导体装置10具有集成在其中的两个通道的运算放大器1a和1b(＝每个对应于先前论述的运算放大器
1)。这里，为了便于说明，没有示出除运算放大器1a和1b以外的部件。
1)。这里，为了便于说明，没有示出除运算放大器1a和1b以外的部件。
[0121] 此外，作为半导体装置10的封装，可以采用各具有从其两个相对侧中的每一侧导出的四个端子的SOP(小外形封装)、SSOP(收缩SOP)或MSOP(微SOP)，因此从其导出总共八个外部端子(引脚-1至引脚-8)。在本图中，引脚-1至引脚-4设置在封装的第一侧上，引脚-5至引脚-8设置在封装的第二侧上。
[0122] 引脚-1是第一通道的输出端子OUT1，与运算放大器1a的输出端子连接。引脚-2是第一通道的反相输入端子IN1-，与运算放大器1a的反相输入端子(-)连接。引脚-3是第一通道的非反相输入端子IN1+，与运算放大器1a的非反相输入端子(+)连接。引脚-4是接地端子VEE。
[0123] 引脚-5是第二通道的非反相输入端子IN2+，与运算放大器1b的非反相输入端子(+)连接。引脚-6是第二通道的反相输入端子IN2-，与运算放大器1b的反相输入端子(-)连接。引脚-7是第二通道的输出端子OUT2，与运算放大器1b的输出端子连接。引脚-8为电源端子VCC。
[0124] 因此，第一通道的外部端子(引脚-1至引脚-3)均设置在封装的第一侧上，并且第二通道的外部端子(引脚-5至引脚-7)均设置在封装的第二侧上。
[0125] 这里，虽然本图涉及集成有运算放大器1a和1b的两个通道的示例，但是也可以集成四通道运算放大器。在这种情况下，例如，可以优选地使用各自具有14个引脚的SOP、SOP或MSOP。
[0126] 图15是示出半导体装置10的封装内部的键合的键合图。在半导体芯片10中，运算放大器1a和1b等集成在半导体芯片300中，半导体芯片300安装在岛310上并且在该状态下用模制树脂320密封。在下面的描述中，在其上绘制附图的纸张上的向上、向下、向左和向右的方向被定义为在半导体装置10(或半导体芯片300)的平面图中的向上、向下、向左和向右的方向。
[0127] 半导体芯片10具有八个焊盘P1至P8。焊盘P1是与运算放大器1a的输出端子相对应的焊盘，并且经由导线W1连接到引脚-1(OUT1)的前端侧。焊盘P2是与运算放大器1a的反相输入端子(-)相对应的焊盘，并通过导线W2连接到引脚2(IN1-)。焊盘P3是与运算放大器1a的反相输入端子(+)相对应的焊盘，并且经由导线W3连接到引脚-3(IN1+)。焊盘P4是接地焊盘，并且经由导线W4连接到引脚-4(VEE)的前端侧。
[0128] 焊盘P5是与运算放大器1b的非反相输入端子(+)相对应的焊盘，并且经由布线W5与引脚-5(IN2+)连接。焊盘P6是与运算放大器1b的反相输入端子(-)相对应的焊盘，并通过导线W6连接到引脚-6(IN2-)。焊盘P7是与运算放大器1b的输出端子相对应的焊盘，并且经由导线W7连接到引脚-7(OUT7)的前端侧。焊盘P8是电源焊盘，并且经由导线W8连接到引脚-8(VCC)的前端侧。
[0129] 焊盘P1至P8沿着半导体芯片300的外边缘以与引脚-1至引脚-8的布置顺序相对应的顺序布置。因此，各连接焊盘和与焊盘相对应的引脚的导线W1至W8可以各以最短距离布置。
[0130] 就封装内部的框架面积而言，引脚-1(OUT1)、引脚-4(VEE)、引脚-5(IN2+)和引脚-8(VCC)均大于引脚-2(IN-)、引脚-3(IN1+)、引脚-6(IN2-)和引脚-7(OUT2)中的任何一个。
[0131] 即，关于绘制附图的纸张的上下方向，引脚-1(OUT1)和引脚-4(VEE)各自具有比引脚-2(IN1-)和引脚-3(IN1+)突出更多的部分。同样，引脚-5(IN2+)和引脚-8(VCC)各自具有比引脚-6(IN2-)和引脚-7(OUT2)突出更多的部分。
[0132] 此外，关于在其上绘制附图的纸张上的向左和向右方向，引脚-1(OUT1)和引脚-4(VEE)各自具有其与岛310重叠的一部分。同样地，引脚-5(IN2+)和引脚-8(VCC)各自具有其与岛310重叠的一部分。
[0133] 此外，在引脚-1(OUT)和引脚-8(VCC)之间以及引脚-4(VEE)和引脚-5(IN2+)之间，分别形成支撑框架330和340，以支撑岛310。
[0134] 图16是示出半导体芯片300上的布线布局和焊盘布置(在运算放大器1a周围)的示例的平面图。这里，在本图中，以实线(阴影区域)示出了布置在第二布线层中的电源线L1(宽度w1)和接地线L2(宽度w2)，并且以透视方式以短划线示出了布置在第一布线层(＝第二布线层正下方)中的参考电流设置线L3(宽度w3)。关于这些线的宽度w1至w3，优选地设计成使得接地线L2的宽度w2和参考电流设置线L3的宽度w3均窄于电源线L1的宽度w1(例如，等于或小于其一半)，例如使得w1＝20μm、w2＝5μm、且w3＝5μm。
[0135] 在下面的描述中，将在其上绘制附图的纸张上的向上、向下、向左和向右的方向定义为半导体芯片300的平面图中的向上、向下、向左和向右的方向，并且必要时还将参考先前已经提及的图4、图6和图15来描述布线布局和焊盘布置。
[0136] 作为与运算放大器1a相关的焊盘，本图示出了焊盘P1至P4和P8。这里，在半导体芯片300的平面图中，设置焊盘P1至P4和P8的位置对应于先前提及的图15所示的位置。
[0137] 具体地，关于焊盘P1至P3，在半导体芯片300的平面图中，焊盘P1、焊盘P2和焊盘P3以从其上绘制有附图的纸张的左侧向右侧的顺序布置。
[0139] 在焊盘P1至P3中，焊盘P1位于离半导体芯片的上侧最远的位置，并且焊盘P3位于离半导体芯片300的上侧最近的位置。即，在焊盘P1与半导体芯片300的上侧之间的距离由d1x表示、焊盘P2与半导体芯片300的上侧之间的距离由d2表示、并且焊盘P3与半导体芯片300的上侧之间的距离由d3x表示的情况下，d1x>d2>d3x成立。
[0140] 此外，焊盘P1与半导体芯片300的右侧之间的距离d1y长于焊盘P3与半导体芯片300的左侧之间的距离d3y(d1y>d3y)。
[0141] 焊盘P1和P2之间的距离d12大于焊盘P2和P3之间的距离d23(d12>d23)。
[0142] 在半导体芯片300的平面图中，焊盘P4基本上在上下方向上的中心处设置在半导体芯片300的左侧附近。这里，焊盘P4与半导体芯片300的左侧之间的距离d4基本上等于焊盘P3与半导体芯片300的左侧之间的距离d3y(d4≈d3y)。
[0143] 在半导体芯片300的平面图中，焊盘P8基本上在上下方向上的中心处设置在半导体芯片300的右侧附近。这里，焊盘P8与半导体芯片300的右侧之间的距离d8短于焊盘P1与半导体芯片300的右侧之间的距离d1y(d8
[0144] 在此，焊盘P1至P3都布置在形成运算放大器1a的区域内。另一方面，焊盘P4布置在形成有参考电流生成单元2的区域中。
[0145] 电源线L1从焊盘P8(VCC)朝向晶体管Q14和Q15的发射极以及运算放大器1a的各种组件(诸如功率晶体管POW)布置。具体地，电源线L1首先从焊盘P8朝向半导体芯片300的上侧延伸，然后分支成朝向半导体芯片300的上侧延伸的第一线L1a和朝向半导体芯片300的左侧延伸的第二线L1b。在第一线L1a和第二线L1b分别从其延伸的分支部分中，锥形部分L1x形成在左上角。此外，在焊盘P8(VCC)附近，形成静电保护元件ESD。
[0146] 第一线L1a在与第二线L1b分离之后，朝向半导体芯片300的右侧弯曲。另一方面，在晶体管POW之后，第二线L1b分支成第三线L1c和第四线L1d，第三线L1c将其路线的方向改变为朝向半导体芯片的下侧的方向并且进一步朝向晶体管Q14的发射极延伸，第四线L1d在朝向半导体芯片300的左侧的方向上继续地延伸并且进一步朝向晶体管Q15的发射极延伸。这里，在形成晶体管Q15的范围内，第四线L1d形成为梳齿形状。如此形成的第四线L1d的齿部(沿上下方向突出的部分)和主轴部(沿左右方向延伸的部分)分别连接到晶体管Q15的多个单位晶体管的发射极。因此，晶体管Q15由多个单位晶体管构成，并且通过使用单位晶体管形成的电流镜用作电流源I1至I7(参见先前提及的图4)。
[0147] 接地线L2从焊盘P4(VCC)朝向半导体芯片300的各种部件布置。具体地，接地线L2首先从焊盘P4朝向半导体芯片300的上侧延伸，然后，在焊盘P3之前，将其路线方向改变为朝向半导体芯片300的右侧的方向，穿过电源线L1与焊盘P1至P3之间的区域，同时弯曲若干次，然后到达半导体芯片300的右侧附近的位置。
[0148] 参考电流设置线L3布置在晶体管Q14和Q15的基极之间，晶体管Q14和Q15在半导体芯片300的上下方向上并排布置。更具体地，参考电流设置线L3不仅沿着晶体管Q14和Q15的基极之间的最短路径布置，而且沿着旁通路径布置，该旁通路径的一部分平行于电源线L1(第四线L1d)。参考电流设置线L3也被布置成使得参考电流设置线L3和电源线L1(第四线L1d)的中心彼此重叠。
[0149] 因此，电源线L1和参考电流设置线L3在半导体芯片300的平面图中以部分重叠的方式层叠布置(例如，参见区域α)。这使得可以使用电源线L1和参考电流设置线L3之间的寄生电容器作为前面描述的电容器C4。
[0150] 具体地，在参考电流设置线L3中，其与电源线L1重叠的部分以网格图案布置。该布线布局使得可以增大电源线L1和参考电流设置线L3彼此重叠的重叠面积。
[0151] 这里，在参考电流设置线L3的网格图案部分中，形成晶体管Q15的多个单位晶体管可以分别布置在由参考电流设置线L3包围的多个区域β中。
[0152] 此外，期望在多个区域β中的每一个中由电源线L1占据的面积的比例为1/2或更大。
[0153] 此外，期望在电源线L1和焊盘P1至P3(以及与其连接的运算放大器1a的构成元件)之间设置防止它们之间的电磁干扰的屏蔽构件(该图中的接地线L2)。
[0154] 这里，虽然本图中的图示集中在运算放大器1a上，但是对于运算放大器1b也可以采用与图中所示相同的布线布局和相同的焊盘布置。具体地，从先前提及的图15中所示的焊盘P1至P3与焊盘P5至P7之间的比较可以清楚地看出，上述布线布局和焊盘布置可以在其上绘制有附图的纸张上在上下方向上反转。
[0155] 图17是示出区域α中的电容器C4的形成示例的垂直截面图。如图所示，在半导体芯片300的区域α中，p-型半导体基板(P-sub)、n-型掩埋层(B/L)、n-型外延生长层(EPI)、p-型阱(P/W)、高浓度p-型半导体区域(P+)、第一金属层(1st METAL)、绝缘层(ISO)和顶部金属层(TOP METAL)从底部向上按这个顺序一个接一个地形成。
[0156] 这里，通过使用顶部金属层(TOP METAL)来布置电源线L1，并且通过使用第一金属层(1st METAL)来布置参考电流设置线L3。因此，在电源线L1和参考电流设置线L3在垂直方向上彼此重叠的区域α中，电容器C4形成有作为电极的顶部金属层(TOP METAL)和第一金属层(1st METAL)以及这些金属层之间的绝缘层(ISO)作为介电体。
[0157] <对车辆的应用>
[0158] 图18是示出车辆X的构成示例的外部视图。本配置示例的车辆X安装有通过从电池供应有电源电压而运作的各种电子设备(X11至X18)。这里，为了便于说明，本图中的电子设备X11至X18的安装位置可以与实际不同。
[0163] 电子设备X15是对门锁、安全警报等进行驱动控制的安全控制单元。
[0167] 注意，前述运算放大器IC10可安装在电子设备X11至X18中的任何一个中。
[0168] <其他变型示例>
[0169] 上面论述的实施方式已经涉及在车载设备中使用运算放大器的示例，但是这并不旨在限制本发明的应用，并且本发明广泛且一般地适用于包括家用电器、工业电器等的任何应用。
[0170] 此外，除了上述实施方式之外，在不脱离技术创造的精神的情况下，可以对本文公开的各种技术特征添加各种变型。例如，双极晶体管和MOS场效应晶体管可以互换，并且任何信号的逻辑电平可以根据需要反转。也就是说，应当理解，上述实施方式在所有方面都是说明性的，并且不旨在限制本发明；本发明的技术范围不是由上述实施方式的描述而是由权利要求来指示的；并且涵盖权利要求的范围内的所有变型和与权利要求等同的含义。
[0171] 工业实用性
[0172] 本文公开的运算放大器可用于例如车载设备、家用电器和工业设备。
[0173] 符号的说明
[0174] 1、1a和1b 运算放大器
[0175] 2 参考电流设置单元
[0176] 3 布线
[0177] 4 元件
[0178] 10 半导体装置(运算放大器IC)
[0179] 100 测量电路(DPI测试)
[0180] 101 信号发生器
[0181] 102 放大器
[0182] 103 衰减器
[0183] 104 偏置三通
[0184] 105 电池
[0185] 106 直流电源
[0186] 107 示波器
[0187] 200 测量电路(无线电发射测试)
[0188] 201 信号发生器
[0189] 202 放大器
[0190] 203 天线
[0191] 204 伪电源
[0192] 205 线束
[0193] 206 示波器
[0194] 207 消声室
[0195] 300 半导体芯片
[0196] 310 岛
[0197] 320 模制树脂
[0198] 330、340 支撑框
[0199] C0、C1、C2、Cx、Cy、Cz 寄生电容器
[0200] C3 电容器
[0201] C4 电容器(寄生电容器)
[0202] D1、D 静电保护二极管
[0203] ESD 静电保护元件
[0204] I1至I7 电流源
[0205] L1 电源线
[0206] L1a 第一线
[0207] L1b 第二线
[0208] L1c 第三线
[0209] L1d 第四线
[0210] L1x 锥形部分
[0211] L2 接地线
[0212] L3 参考电流设置线
[0213] L4 输出线
[0214] P1至P8 焊盘
[0215] POW 功率晶体管
[0216] Q1至Q6、Q14、Q15 pnp双极晶体管
[0217] Q7至Q13、Q16 npn双极晶体管
[0218] R0 电阻器(电源电阻器)
[0219] R1、R2 电阻器(输入电阻器)
[0220] R3 电阻器
[0221] W1至W8 导线
[0222] X 车辆
[0223] X11至X18 电子设备
[0224] α、β 区域
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 宽带方向图可重构的八木天线 | 2020-05-08 | 838 |
| FPGA电路的负载建模方法 | 2020-05-08 | 1022 |
| 一种防治番茄黄化曲叶病毒的方法 | 2020-05-08 | 777 |
| 运算放大器 | 2020-05-08 | 890 |
| 一种蛇菰属植物种子萌发的方法 | 2020-05-08 | 877 |
| 一种SIDO Buck开关变换器及数字控制方法 | 2020-05-08 | 277 |
| 生化污泥拌电煤掺烧系统及方法 | 2020-05-08 | 288 |
| ESD保護機能付き実装型複合部品 | 2020-05-08 | 566 |
| スクシンイミド活性化されたニトロキシル化合物およびタンパク質のニトロキシル化のためのその使用のための方法 | 2020-05-08 | 693 |
| キナーゼ阻害剤との組み合わせで治療用T細胞を使用するための方法および組成物 | 2020-05-08 | 723 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
重寄生热门专利
QQ群二维码
意见反馈
意见反馈