本発明は、ダイオードとインダクタと備えるESD保護機能付き実装型複合部品に関する。

従来、ESD(Electro−Static Discharge;静電気放電)による電子機器の損傷や誤作動等を防止するため、各種ESD保護回路が利用されている。

例えば、特許文献1の無線送信装置は、送信回路および受信回路(以下、一括して送受信回路と称する。)とアンテナ端子との間にESD保護回路を備える。このESD保護回路は、ESD保護回路は、ESD保護機能とともに、フィルタ機能を有する。

ESD保護回路は、インダクタ、バリスタ、および、キャパシタを備える。インダクタは、送受信回路とアンテナ端子との間に接続されている。バリスタは、インダクタの一方端子とグランドとの間に接続されている。キャパシタは、インダクタの他方端子とグランドとの間、および、インダクタに並列に接続されている。

このような回路構成のESD保護回路では、従来、インダクタ、バリスタ、および、キャパシタは、それぞれ個別の実装型部品である。インダクタ、バリスタ、および、キャパシタは、ベース回路基板(プリント配線基板)にそれぞれ実装されている。

特開2008−54055号公報

しかしながら、従来のESD保護回路の構成では、回路構成要素のそれぞれが個別の実装型部品であり、これらがベース回路基板に実装される構造であるので、ESD保護回路を構成するスペースが増大してしまう。また、インダクタ、バリスタ、およびキャパシタは、ベース回路基板の引き回し導体によって接続されるため、例えば、フィルタ回路として所望の特性を得られないこともある。

したがって、本発明の目的は、所望の特性を実現でき、且つ小型のESD保護機能付き実装型複合部品を提供することにある。

この発明のESD保護機能付き実装型複合部品は、実装型のインダクタと、薄膜部品とを備える。実装型のインダクタは、磁性体を含む直方体の素体と、該素体内に形成されたインダクタ導体と、該インダクタ導体に接続され、素体の第1方向の両端にそれぞれ個別に形成された第1外部導体および第2外部導体と、素体の第1方向の途中位置に形成された第3外部導体と、を備える。薄膜部品は、平板状の素体と、該素体の内部に形成されたESD保護素子と、該ESD保護素子の第1端子に接続され、素体の表面に形成された第1端子導体と、ESD保護素子の第2端子に接続され、素体の表面に形成された第2端子導体と、を備える。薄膜部品は、第1端子導体と第1外部導体とが接続され、第2端子導体と第3外部導体とが接続されるように、素体における第1方向に平行な第1面に実装されている。

この構成では、薄膜部品がインダクタに直接実装されている。したがって、薄膜部品とインダクタとが実装され、薄膜部品とインダクタとを接続する引き回し導体は、必要ない。また、引き回し導体を有さないので、当該引き回し導体のインダクタンス等による特性への影響は、生じない。

また、この発明のESD保護機能付き実装型複合部品は、ESD保護素子の寄生キャパシタとインダクタとによって、フィルタが構成されていてもよい。

この構成では、フィルタが簡素な構成で実現される。

また、この発明のESD保護機能付き実装型複合部品では、次の構成であることが好ましい。薄膜部品は、素体の内部に形成されたキャパシタと、素体の表面に形成された第3端子導体を備える。キャパシタの第1対向電極は第2端子導体に接続され、キャパシタの第2対向電極は、第3端子導体に接続されている。第3端子導体は、第2外部導体に実装されている。

この構成では、薄膜部品内にキャパシタが形成されるので、所望のキャパシタンスを実現し易い。

また、この発明のESD保護機能付き実装型複合部品は、キャパシタ、ESD保護素子の寄生キャパシタ、および、インダクタによって、フィルタが構成されていてもよい。

この構成では、所望のキャパシタンスを有するキャパシタを含むフィルタが、簡素な構成で容易に実現される。

また、この発明のESD保護機能付き実装型複合部品は、次の構成であることが好ましい。薄膜部品の面積は、第1面の面積よりも小さく、第1面に直交する方向に視て、薄膜部品は、第1面に重なっている。

この構成では、ESD保護機能付き実装型複合部品の平面面積は、実装型のインダクタの平面面積と同じになる。したがって、ESD保護機能付き実装型複合部品は小型になる。

また、この発明のESD保護機能付き実装型複合部品は、次の構成であってもよい。薄膜部品の面積は、第1面の面積よりも大きく、第1面に直交する方向に視て、薄膜部品は、第1面に重なっている。

この構成では、ESD保護機能付き実装型複合部品の平面面積は、実装型のインダクタの平面面積よりも大きくなるが、薄膜部品が複数の配列形成されたマザー基板の状態で、インダクタと薄膜部品とを接合できる。これにより、ESD保護機能付き実装型複合部品の生産効率は向上する。

この発明によれば、所望の特性を実現可能なESD保護機能付き実装型複合部品を小型に実現できる。

本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の外観斜視図である。

(A)は、本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の側面断面図であり、(B)は、ESD保護機能付き実装型複合部品の側面図であり、(C)は、ESD保護機能付き実装型複合部品の平面図である。

本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の等価回路図である。

(A)は、本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の外部回路基板への実装状態を示す側面断面図であり、(B)は、外部回路基板への実装状態を示す外観斜視図である。

本発明の第1の実施形態に係るインダクタの概略構成を示す分解斜視図である。

本発明の第1の実施形態に係る薄膜部品の概略構成を示す断面図である。

本発明の第2の実施形態に係るESD保護機能付き実装型複合部品の側面断面図である。

本発明の第2の実施形態に係るESD保護機能付き実装型複合部品の等価回路図である。

(A)は、本発明の第3の実施形態に係るESD保護機能付き実装型複合部品の側面図であり、(B)は、ESD保護機能付き実装型複合部品の平面図である。

本発明の第3の実施形態に係るESD保護機能付き実装型複合部品10Bの製造工程の概略的なフロー図である。

実装型のインダクタをマザー基板に実装する状態を概略的に示す図である。

本発明の第4の実施形態に係るESD保護機能付き実装型複合部品の側面図である。

本発明の第4の実施形態に係るESD保護機能付き実装型複合部品の外部回路基板への実装状態を示す外観斜視図である。

本発明の第1の実施形態に係るESD保護機能付き実装型複合部品について、図を参照して説明する。図1は、本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の外観斜視図である。図2(A)は、本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の側面断面図であり、図2(B)は、ESD保護機能付き実装型複合部品の側面図であり、図2(C)は、ESD保護機能付き実装型複合部品の平面図である。なお、図2(A)は、図1のA−A断面を示している。ただし、薄膜部品30の内部構造は図示を省略している。

図1、図2(A)、図2(B)、図2(C)に示すように、ESD保護機能付き実装型複合部品10は、実装型のインダクタ20と薄膜部品30とを備える。

実装型のインダクタ20は、素体200、第1外部導体211、第2外部導体212、および、第3外部導体213を備える。素体200は、磁性体を含む材料からなる。素体200内には、インダクタ導体が形成されている。なお、素体200の具体的な構成は、後述する。

素体200は、直方体形状からなる。具体的に、図1に示すように、直交三軸の方向(X方向、Y方向、Z方向)に所定寸法を有する。例えば、(X方向の寸法)×(Y方向の寸法)は、1.0[mm]×0.5[mm]、または、0.6[mm]×0.3[mm]程度である。Z方向の寸法は、Y方向の寸法と略同じである。X方向は、本発明の「第1方向」に対応する。

素体200は、Z方向の一方端に、X方向に平行な第1面21を有し、Z方向の他方端にX方向に平行な第2面22を有する。素体200は、X方向の一方端にZ方向に平行な第1端面23を有し、X方向の他方端にZ方向に平行な第2端面24を有する。さらに、素体200は、Y方向の両端にX方向に平行な側面をそれぞれ有する。

第1外部導体211は、素体200におけるX方向の第1端部に形成されている。第1外部導体211は、第1端面23の全面を含み、第1面21、第2面22、および、各側面のそれぞれに対して部分的に跨る形状である。第1外部導体211は、素体200内のインダクタ導体の一方端に接続されている。

第2外部導体212は、素体200におけるX方向の第2端部に形成されている。第2外部導体212は、第2端面24の全面を含み、第1面21、第2面22、および、各側面のそれぞれに対して部分的に跨る形状である。第2外部導体212は、素体200内のインダクタ導体の他方端に接続されている。第2外部導体212と第1外部導体211とは、離間している。

第3外部導体213は、素体200におけるX方向の途中位置に形成されている。第3外部導体213は、第1面21、第2面22、および、各側面のそれぞれに対して跨る形状である。第3外部導体213は、第1外部導体211および第2外部導体212に対して、離間している。

このように、第1外部導体211、第3外部導体213、および、第2外部導体212は、素体200の第1方向に沿って配列されており、それぞれ離間している。

薄膜部品30は、素体300、第1端子導体311、第2端子導体312、および、第3端子導体313を備える。

素体300は、平板状であり、半導体ダイオードおよびキャパシタCを内部に備える。半導体ダイオードが、本発明の「ESD保護素子」に対応する。素体300の具体的な構成は、後述する。素体300の具体的な寸法は、例えば、(X方向の寸法)×(Y方向の寸法)は、インダクタ20の素体200の寸法が1.0[mm]×0.5[mm]の場合に約0.95[mm]×約0.45[mm]であり、インダクタ20の素体200の寸法が0.6[mm]×0.3[mm]の場合に、約0.55[mm]×約0.25[mm]である。

素体300は、Z方向の一方端に表面32を有し、Z方向の他方端に裏面31を有する。第1端子導体311、第2端子導体312、および、第3端子導体313は、素体300の表面32に露出して形成されている。第1端子導体311、第2端子導体312、および、第3端子導体313は、X方向に沿って間隔をあけて配置されている。第1端子導体311は、素体300のX方向の第1端付近に形成され、第3端子導体313は、素体300のX方向の第2端付近に形成されており。第2端子導体312は、素体300のX方向の途中位置に形成されている。

第1端子導体311は、半導体ダイオードからなるESD保護素子TVSの第1端に接続されており、第2端子導体312は、ESD保護素子TVSの第2端に接続されている。すなわち、第1端子導体311と第2端子導体312とは、電気的に、ESD保護素子TVSを介して接続されている。第2端子導体312は、キャパシタCの第1対向電極に接続されており、第3端子導体313は、キャパシタCの第2対向電極に接続されている。すなわち、第2端子導体312と第3端子導体313とは、電気的に、キャパシタCを介して接続されている。

図2(A)、図2(B)に示すように、薄膜部品30は、インダクタ20の第1面21に実装されている。具体的には、薄膜部品30の第1端子導体311とインダクタ20の第1外部導体211とは、導電性接合材41を介して接続されている。薄膜部品30の第2端子導体312とインダクタ20の第3外部導体213とは、導電性接合材41を介して接続されている。薄膜部品30の第3端子導体313とインダクタ20の第2外部導体212とは、導電性接合材41を介して接続されている。

このような構成により、ESD保護機能付き実装型複合部品10は、図3に示すような回路を実現する。図3は、本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の等価回路図である。図3に示すように、ESD保護機能付き実装型複合部品10は、インダクタL、ESD保護素子TVS、およびキャパシタCを備える。また、ESD保護機能付き実装型複合部品10は、第1端子P1、第2端子P2、および第3端子P3を備える。

インダクタLは、第1端子P1と第2端子P2との間に接続されている。ESD保護素子TVSは、第1端子P1と第3端子P3との間に接続されている。キャパシタCは、第2端子P2と第3端子P3との間に接続されている。ESD保護素子TVSは、寄生キャパシタCtvsを有し、寄生キャパシタCtvsは、等価回路的にESD保護素子TVSに並列接続される。第1端子P1および第2端子P2は、高周波信号の入出力端子である。第3端子P3は、グランドに接続される端子である。

この構成によって、ESD保護機能付き実装型複合部品10は、高周波信号の伝送経路をグランドに接続するESD保護素子TVSを備える。さらに、ESD保護機能付き実装型複合部品10は、高周波信号の伝送経路に挿入されるインダクタLと、該インダクタの一方端とグランドとの間に接続される寄生キャパシタCtvsと、インダクタLの他方端とグランドとの間に接続されるキャパシタCとからなるフィルタ回路(ローパスフィルタ)を備える。

ESD保護機能付き実装型複合部品10の構成を用いることによって、図3のインダクタLは、インダクタ20によって実現される。この際、第1外部導体211は、第1端子P1となり、第2外部導体212は、第2端子P2となる。さらに、第3外部導体213は、第3端子P3となる。さらに、図3のESD保護素子TVSおよびキャパシタCは、薄膜部品30によって実現される。

そして、上述の構成によって、薄膜部品30とインダクタ20とが直接に接合(引き回し導体を用いずに接合することをいい、例えば、導電性接合材41を介して接合することをいう。)されたESD保護機能付き実装型複合部品10が実現される。これにより、薄膜部品30とインダクタ20とを引き回し導体で接続しなくてもよく、引き回し導体を用いることによる特性への悪影響は無い。したがって、薄膜部品30とインダクタ20とを所望の特性となるように形成することで、これらからなるESD保護機能付き実装型複合部品10を、容易に所望の特性(フィルタ特性、挿入損失等の伝送特性等)にできる。

図2(C)に示すように、ESD保護機能付き実装型複合部品10を平面視して(素体200の第1面21に直交する方向に視て)、薄膜部品30は、インダクタ20に重なっている。そして、上述のように、薄膜部品30のX方向の寸法L300は、インダクタ20の素体200のX方向の寸法L200よりも小さい。さらに、薄膜部品30のY方向の寸法W300は、インダクタ20の素体200のY方向の寸法W200よりも小さい。

したがって、ESD保護機能付き実装型複合部品10の平面面積(外部回路基板に対する実装面積に対応する。)は、インダクタ20の平面面積と同じになる。これにより、ESD保護素子、インダクタ、キャパシタCを個別の実装部品とするESD保護回路と比較して、ESD保護機能付き実装型複合部品10を小型にできる。すなわち、所望の特性を実現可能なESD保護機能付き実装型複合部品10を小型に実現できる。

このような構成からなるESD保護機能付き実装型複合部品10は、図4に示すように、外部回路基板に実装される。図4(A)は本発明の第1の実施形態に係るESD保護機能付き実装型複合部品の外部回路基板への実装状態を示す側面断面図であり、図4(B)は、外部回路基板への実装状態を示す外観斜視図である。図4(A)は、図1のA−A断面と同じ断面を示している。

外部回路基板90は、基板本体900と、複数のランド導体901、902、903とを備える。複数のランド導体901、902、903は、基板本体900の表面に、配列して形成されている。複数のランド導体901、902、903は、互いに離間している。ランド導体901、902は、それぞれ、アンテナ、送受信回路等の高周波回路(図示を省略する。)に接続されている。ランド導体903は、グランド導体(図示を省略する。)に接続されている。

インダクタ20の第1外部導体211は、導電性接合材42を介してランド導体901に接合されており、インダクタ20の第2外部導体212は、導電性接合材42を介してランド導体902に接合されている。インダクタ20の第3外部導体213は、導電性接合材42を介してランド導体903に接合されている。

上述のように、ESD保護機能付き実装型複合部品10の平面面積は、インダクタ20の平面面積であるので、外部回路基板90の表面におけるESD保護機能付き実装型複合部品10の専有面積は小さくなる。すなわち、ESD保護機能付き実装型複合部品10を小型に実現できる。

次に、インダクタ20と薄膜部品30の具体的な構成について説明する。図5は、本発明の第1の実施形態に係るインダクタの概略構成を示す分解斜視図である。なお、図5の太破線は、インダクタを構成する積層方向の途中位置に配置される1または複数の磁性体層の図示を省略したことを示している。

図5に示すように、インダクタ20の素体200は、複数の磁性体層202を積層してなる。複数の磁性体層202における所定の複数の磁性体層202には、インダクタ用導体201が形成されている。また、所定の複数の磁性体層202には、層間接続導体203が形成されている。これら複数のインダクタ用導体201、および、複数の層間接続導体203によって、積層方向(Z方向)延びる巻回軸を有する螺旋状の導体パターンが形成される。螺旋状の導体パターンの第1端2011は、第1外部導体211に接続されており、第2端2012は、第2外部導体212に接続されている。

このような構成のインダクタ20、すなわち、閉磁路のインダクタ20を用いることによって、素体200の外面に形成された第3外部導体213と、インダクタ20が生じる磁界とが結合し難い。したがって、この磁界によるESD保護機能付き実装型複合部品10の特性に与える不所望な影響を大幅に抑制できる。

図6は、本発明の第1の実施形態に係る薄膜部品の概略構成を示す断面図である。なお、薄膜部品内の構成は一断面では表すことが容易でなく、断面図が複雑になるので、図6では、薄膜部品の構成を分かり易くするように、概略構成の断面図としている。

図6に示すように、薄膜部品30の素体300は、半導体基板310と再配線層320とを備える。半導体基板310の表面側の内部領域には、ESD保護素子となるESD保護素子330が形成されている。ESD保護素子330は、所定の深さおよび平面形状である。ESD保護素子330は、既知の半導体プロセスを用いて形成されている。例えば、半導体基板310はSiからなる。半導体基板310の表面側には、所定の深さのn型半導体層(n型ウェル)331が形成されている。n型半導体層331内には、2つのp型半導体部332、333が、離間して形成されている。2つのp型半導体部332、333は、半導体基板310の表面に露出している。この2つのp型半導体部332、333の露出部は、ESD保護素子330の入出力端子となる。この構成により、互いにカソードが接続され、アノードがそれぞれ半導体基板310の表面に露出する2つのpn接合のダイオードが形成されている。これにより、ESD保護素子330は、ESD保護素子として利用可能である。p型半導体部332の表面は、本発明の「第1端子」に対応し、p型半導体部333の表面は、本発明の「第2端子」に対応する。

再配線層320は、複数の絶縁体層からなる。再配線層320には、第1対向電極341、第2対向電極342が形成されている。第1対向電極341と第2対向電極342とは、誘電体層343を挟んで対向している。第1対向電極341、第2対向電極342、および誘電体層343によって、キャパシタC(図3のキャパシタCに対応する。)が形成される。第1対向電極341、第2対向電極342、および、誘電体層343は、薄膜部品30を平面視して、重ならない位置に配置されている。

ESD保護素子330のp型半導体部332は、導電性のコンタクトホール351を介して、配線導体361に接続されている。配線導体361の表面には、第1端子導体311が形成されており、第1端子導体311は、再配線層320の表面、すなわち、薄膜部品30の表面32に露出している。なお、この露出面には、メッキ処理が施されていてもよい。メッキとしては、Niを下地としたAuメッキ等を用いることができる。

ESD保護素子330のp型半導体部333は、導電性のコンタクトホール352を介して、配線導体362に接続されている。配線導体362の表面の一部には、第2端子導体312が形成されており、第2端子導体312は、再配線層320の表面、すなわち、薄膜部品30の表面32に露出している。なお、この露出面には、メッキ処理が施されていてもよい。メッキとしては、Niを下地としたAuメッキ等を用いることができる。

配線導体362と第1対向電極341とは、導電性のコンタクトホール353を介して接続されている。

第2対向電極342は、導電性のコンタクトホール354を介して、配線導体363に接続されている。配線導体363の表面には、第3端子導体313が形成されており、第3端子導体313は、再配線層320の表面、すなわち、薄膜部品30の表面32に露出している。なお、この露出面には、メッキ処理が施されていてもよい。メッキとしては、Niを下地としたAuメッキ等を用いることができる。

このように、半導体プロセスによるESD保護素子330を用いることによって、バリスタと異なり、浮遊キャパシタンスを抑制できる。これにより、ESD保護素子330による不所望なキャパシタCが抑制され、ESD保護機能付き実装型複合部品10を所望の特性に実現し易い。

また、上述のように、再配線層320の積層技術によって、互いに誘電体層343を挟んで近接する第1対向電極341と第2対向電極342とからなるキャパシタCが形成されることによって、大きなキャパシタンスを薄型に実現できる。したがって、所望のキャパシタンスを得ながら、薄膜部品30を薄くできる。これにより、所望の特性を実現しながら、薄型のESD保護機能付き実装型複合部品10を実現できる。

次に、本発明の第2の実施形態に係るESD保護機能付き実装型複合部品について、図を参照して説明する。図7は、本発明の第2の実施形態に係るESD保護機能付き実装型複合部品の側面断面図である。なお、ESD保護機能付き実装型複合部品品内の構成は一断面では表すことが容易でなく、断面図が複雑になるので、図7では、ESD保護機能付き実装型複合部品の構成を分かり易くするように、概略構成の断面図としている。

図7に示すように、本実施形態に係るESD保護機能付き実装型複合部品10Aは、第1の実施形態に係るESD保護機能付き実装型複合部品10に対して、薄膜部品30Aの構成において異なる。ESD保護機能付き実装型複合部品10Aの他の構成は、ESD保護機能付き実装型複合部品10と同様であり、同様の箇所の説明は省略する。

薄膜部品30Aは、第1の実施形態に係る薄膜部品30に対して、キャパシタCを形成する部分が無い点で異なる。薄膜部品30Aは、素体300Aを備える。素体300Aは、半導体基板310Aおよび再配線層320Aを備える。半導体基板310Aの表面側には、ESD保護素子330が形成されている。ESD保護素子330のp型半導体部332は、導電性のコンタクトホール351を介して、配線導体361に接続されている。配線導体361の表面には、第1端子導体311が形成されており、第1端子導体311は、再配線層320の表面、すなわち、薄膜部品30の表面32に露出している。

ESD保護素子330のp型半導体部333は、導電性のコンタクトホール352を介して、配線導体362Aに接続されている。配線導体362Aの表面の一部には、第2端子導体312が形成されており、第2端子導体312は、再配線層320の表面、すなわち、薄膜部品30の表面32に露出している。

図7に示すように、薄膜部品30のX方向の寸法は、インダクタ20のX方向の寸法の略半分であり、具体的には、インダクタ20のX方向における第1外部導体211と第3外部導体213とを両端とする長さとほぼ同じである。

このような構成のESD保護機能付き実装型複合部品10Aは、図8に示すような回路を実現する。図8は、本発明の第2の実施形態に係るESD保護機能付き実装型複合部品の等価回路図である。図8に示すように、ESD保護機能付き実装型複合部品10Aは、インダクタL、およびESD保護素子TVSを備える。また、ESD保護機能付き実装型複合部品10Aは、第1端子P1、第2端子P2、および第3端子P3を備える。

インダクタLは、第1端子P1と第2端子P2との間に接続されている。ESD保護素子TVSは、第1端子P1と第3端子P3との間に接続されている。ESD保護素子TVSは、寄生キャパシタCtvsを有し、寄生キャパシタCtvsは、等価回路的にESD保護素子TVSに並列接続される。第1端子P1および第2端子P2は、高周波信号の入出力端子である。第3端子P3は、グランドに接続される端子である。

この構成によって、ESD保護機能付き実装型複合部品10は、高周波信号の伝送経路をグランドに接続するESD保護素子TVSを備える。さらに、ESD保護機能付き実装型複合部品10は、高周波信号の伝送経路に挿入されるインダクタLと、該インダクタの一方端とグランドとの間に接続される寄生キャパシタCtvsとからなるフィルタ回路(ローパスフィルタ)を備える。

このように、本実施形態に係るESD保護機能付き実装型複合部品10Aは、第1の実施形態のESD保護機能付き実装型複合部品10と同様に、フィルタ機能付きのESD保護回路を実現でき、第1の実施形態に係るESD保護機能付き実装型複合部品10と同様の作用効果を有する。

次に、本発明の第3の実施形態に係るESD保護機能付き実装型複合部品について、図を参照して説明する。図9(A)は、本発明の第3の実施形態に係るESD保護機能付き実装型複合部品の側面図であり、図9(B)は、ESD保護機能付き実装型複合部品の平面図である。

図9(A)、図9(B)に示すように、本実施形態に係るESD保護機能付き実装型複合部品10Bは、第1の実施形態に係るESD保護機能付き実装型複合部品10に対して、薄膜部品30Bとインダクタ20との寸法関係において異なる。ESD保護機能付き実装型複合部品10Bの他の構成は、ESD保護機能付き実装型複合部品10と同様であり、同様の箇所の説明は省略する。

薄膜部品30BのX方向の寸法L300Bは、インダクタ20のX方向の寸法L200よりも大きい。薄膜部品30BのY方向の寸法W300Bは、インダクタ20のY方向の寸法W200よりも大きい。すなわち、薄膜部品30Bの平面面積は、インダクタ20の平面面積よりも大きい。この際、薄膜部品30Bの平面面積は、インダクタ20の平面面積よりも所定の範囲内で大きいことが好ましい。例えば、薄膜部品30Bの平面面積は、インダクタ20の平面面積の約1.2倍程度以下であることが好ましい。ただし、この平面面積の関係は、ESD保護機能付き実装型複合部品10Aとして許容し得る面積によって適宜設定すればよい。

このような構成からなるESD保護機能付き実装型複合部品10Bであっても、第1の実施形態のESD保護機能付き実装型複合部品10に対して、若干平面面積は大きくなるものの、同様の作用効果を有する。

ESD保護機能付き実装型複合部品10Bは、次に示す製造工程によって製造できる。図10は、本発明の第3の実施形態に係るESD保護機能付き実装型複合部品10Bの製造工程の概略的なフロー図である。図11は、実装型のインダクタをマザー基板に実装する状態を概略的に示す図である。

まず、マザー基板3の状態において、複数の薄膜部品30Bを形成する(S101)。これにより、複数の薄膜部品30Bを一括に形成できる。

次に、マザー基板3の各薄膜部品30Bに対して、それぞれに実装型のインダクタ20を実装する(S102)。この際、薄膜部品30Bの平面面積がインダクタ20の平面面積よりも大きいので、実装時に、隣り合うインダクタ20は互いに当たらない。すなわち、複数の薄膜部品30Bに対して、インダクタ20を確実に実装できる。この工程によって、マザー基板3の状態において、複数のESD保護機能付き実装型複合部品10Bが配列された状態となる。

次に、マザー基板3を切断して、複数のESD保護機能付き実装型複合部品10Bを個片化する(S103)。

このように、本実施形態の構成を用いることによって、薄膜部品30Bを個片化する前に、インダクタ20に接合できる。これにより、ESD保護機能付き実装型複合部品10Bの生産性を向上できる。

次に、本発明の第4の実施形態に係るESD保護機能付き実装型複合部品について、図を参照して説明する。図12は、本発明の第4の実施形態に係るESD保護機能付き実装型複合部品の側面図である。

図12に示すように、本実施形態に係るESD保護機能付き実装型複合部品10Cは、第2の実施形態に係るESD保護機能付き実装型複合部品10Aに対して、実装型のキャパシタ50を追加した点で異なる。ESD保護機能付き実装型複合部品10Cの他の構成は、ESD保護機能付き実装型複合部品10Aと同様であり、同様の箇所の説明は省略する。

ESD保護機能付き実装型複合部品10Cは、実装型のインダクタ20、薄膜部品30A、および、実装型のキャパシタ50を備える。この実装型のキャパシタ50が図3のキャパシタCに対応する。

キャパシタ50は、インダクタ20の第2面22側に実装されている。すなわち、キャパシタ50は、Z方向において、インダクタ20を基準に薄膜部品30Aと反対側に実装されている。

キャパシタ50は、誘電体素体500と外部導体501、502とを備える。キャパシタ50は、一般的な積層型のキャパシタあり、具体的な構成の説明は省略する。誘電体素体500の内部には、複数の第1対向電極と複数の第2対向電極とが形成されている。第1対向電極と第2対向電極は交互に積層されている。第1対向電極は、外部導体501に接続されており、第2対向電極は、外部導体502に接続されている。

外部導体501は、導電性接合材41を介してインダクタ20の第3外部導体213に、導電性接合材41を介して接合されている。外部導体502は、導電性接合材41を介してインダクタ20の第2外部導体212に接合されている。

このような構成とすることによって、第1の実施形態に係るESD保護機能付き実装型複合部品10と同じ回路構成(図3の回路構成)を実現できる。

このような構成のESD保護機能付き実装型複合部品10Cは、図13に示すように、外部回路基板に実装される。図13は、本発明の第4の実施形態に係るESD保護機能付き実装型複合部品の外部回路基板への実装状態を示す外観斜視図である。

ESD保護機能付き実装型複合部品10Cは、第1面21および第2面22に直交する側面25を外部回路基板90の表面に対向させた状態で、外部回路基板90に実装される。

なお、上述の各実施形態では、薄膜部品30は、半導体プロセスによって形成されるものに限らず、ESD保護素子のみの部分を半導体プロセスで形成し、絶縁性樹脂を覆う形状のものであってもよい。

3:マザー基板 10、10A、10B、10C:実装型複合部品 20:インダクタ 21:第1面 22:第2面 23:第1端面 24:第2端面 25:側面 30、30A、30B:薄膜部品 31:裏面 32:表面 41、42:導電性接合材 50:キャパシタ 90:外部回路基板 200:素体 201:インダクタ用導体 202:磁性体層 203:層間接続導体 211:第1外部導体 212:第2外部導体 213:第3外部導体 300、300A:素体 310:半導体基板 310A:半導体基板 311:第1端子導体 312:第2端子導体 313:第3端子導体 320、320A:再配線層 330:ESD保護素子 331:n型半導体層 332,333:p型半導体部 341:第1対向電極 342:第2対向電極 343:誘電体層 351、352、353、354:コンタクトホール 361、362、362A、363:配線導体 500:誘電体素体 501、502:外部導体 900:基板本体 901、902、903:ランド導体 2011:第1端 2012:第2端 P1:第1端子 P2:第2端子 P3:第3端子