| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 121 | 電力増幅モジュール | JP2014019710 | 2014-02-04 | JP5958774B2 | 2016-08-02 | 田部井 慎 |
| 122 | 無線周波数入力信号の振幅調整による圧縮制御 | JP2015190670 | 2015-09-29 | JP2016127589A | 2016-07-11 | リプリー、 デイヴィッド スティーブン; レートラ、 フィリップ ジョン |
| 【課題】無線周波数入力信号の振幅調整により圧縮制御された電力増幅器モジュールを提供する。 【解決手段】電力増幅器モジュール202を含む送受信器500は、カスコードトランジスタ対208を含む。電流比較器236は、第1トランジスタ210の第1ベース電流IRFと第2トランジスタ212の第2ベース電流ICSDとを比較する。飽和制御器240は、比較値に基づいて基準信号をRF減衰器502へと供給する。RF減衰器は、電力増幅器へ供給されたRF入力信号の振幅を、少なくとも部分的には基準信号に基づいて修正する。 【選択図】図5 |
||||||
| 123 | 増幅回路用バイアス回路とその制御方法、並びに信号増幅装置 | JP2015204810 | 2015-10-16 | JP2016105582A | 2016-06-09 | 岡崎 幸夫; 前田 昌克; 中村 重紀; 大毛 明徳 |
| 【課題】増幅回路の動作を高速でオン/オフすることができる増幅回路用バイアス回路を提供する。 【解決手段】増幅回路用バイアス回路2は、第1の抵抗R1及びデカップリングキャパシタC1と、第1のトランジスタN1を含む。第1のレプリカ回路3は、スイッチSW11、SW12と、第2の抵抗R11及びキャパシタC11と、第2のトランジスタN11とを含む。第2のレプリカ回路4は、第3のトランジスタN11を含む。比較器5は、擬似バイアス電圧VDUMを基準電圧VREFと比較する。回路コントローラ10とスイッチ制御信号発生器11は、比較結果に基づいてスイッチSW1、SW2を制御して第1のトランジスタを流れる電流の電流量を減少させる。 【選択図】図1 |
||||||
| 124 | 半導体増幅器用バイアス回路および半導体増幅装置 | JP2014222927 | 2014-10-31 | JP2016092527A | 2016-05-23 | 高木 一考 |
| 【課題】パッケージの出力端部からみた基本波負荷インピーダンスは50Ω、2倍波負荷インピーダンスは約50Ω以上となる半導体増幅器用バイアス回路および半導体増幅装置を提供する。 【解決手段】半導体増幅器用バイアス回路は、半導体増幅素子の出力整合回路と、外部負荷と、の間に設けられる。半導体増幅器用バイアス回路は、第1伝送線路と、接地キャパシタと、第2伝送線路と、電源端子と、を有する。第1伝送線路は、出力整合回路の出力端部と外部負荷とにそれぞれ接続される。第2伝送線路は、一方の端部が第1伝送線路に接続され、他方の端部が接地キャパシタに接続され、帯域の中心周波数における電気長が約90°である。第2伝送線路の一方の端部は、出力端部から約45°だけ電気長が離間した位置で第1伝送線路に接続される。電源端子は、接地キャパシタと第2伝送線路の他方の端部との接続点に接続される。 【選択図】図1 |
||||||
| 125 | 低周波損失補正回路、電力増幅器モジュールおよび無線装置 | JP2015148599 | 2015-07-28 | JP2016032301A | 2016-03-07 | フロリネル・ジィ・バルティーヌ; ホセ・アレハンドロ・マセド; ピーター・ハリス・ロバート・ポップルウェル; ジィカブ・エフ・ピンゴット |
| 【課題】ほぼ直流の低周波数において電力増幅器の効率を向上させる低周波損失補正回路を提供する。 【解決手段】低周波損失補正回路は、容量性経路を介して実質的に減衰される、遮断周波数を下回るトラッキング信号の1つ以上の周波数成分の検出に応じて誤差信号を生成するように構成された信号誤差検出回路を含むことができる。低周波損失補正回路は、誤差信号を低周波補正信号に変換し、かつ低周波補正信号を電圧供給ラインに提供するように構成された駆動回路を含むことができる。低周波補正信号は、容量性経路を介して実質的に減衰される、遮断周波数を下回るトラッキング信号の1つ以上の周波数成分の少なくともいくつかを含む。 【選択図】図3 |
||||||
| 126 | 出力回路 | JP2011178007 | 2011-08-16 | JP5838650B2 | 2016-01-06 | 松田 晶詳; 鈴木 章弘 |
| 127 | 増幅回路及び増幅回路ICチップ | JP2014554645 | 2014-06-17 | JP5827759B2 | 2015-12-02 | 小川 智彦; 小泉 佳彦 |
| 128 | 電力増幅モジュール | JP2014255478 | 2014-12-17 | JP2015195566A | 2015-11-05 | 嶋本 健一; 田中 聡; 松岡 正 |
| 【課題】低電圧駆動が可能であり、温度特性を改善可能な電力増幅モジュールを提供する。 【解決手段】電力増幅モジュールは、ベースに入力される無線周波数信号を増幅して出力する第1のバイポーラトランジスタT1と、制御電流を出力する電流源300と、電流源の出力端と接続され、制御電流のうちの第1の電流がコレクタに入力される第2のバイポーラトランジスタT2と、出力端と接続され、制御電流のうちの第2の電流に応じた制御電圧VCTRLを生成する制御電圧生成回路R1、R2と、ドレインに電源電圧が供給され、ソースが第1のバイポーラトランジスタのベースと接続され、ゲートに制御電圧が供給される第1のFETF1と、ドレインに電源電圧が供給され、ソースが第2のバイポーラトランジスタのベースと接続され、ゲートに制御電圧が供給される第2のFETF2と、を備える。 【選択図】図3 |
||||||
| 129 | 高周波増幅回路 | JP2014554205 | 2013-10-28 | JP5773092B2 | 2015-09-02 | 廣岡 博之 |
| 130 | 送信装置 | JP2014503816 | 2013-03-01 | JPWO2013133170A1 | 2015-07-30 | 和明 國弘 |
| 【課題】変調信号11を高効率かつ高線形に増幅して出力する送信装置10を提供する。【解決手段】送信装置10は、増幅器としての電力増幅器20、電源装置30及び遅延器40を備えている。電力増幅器20は、振幅変調成分12及び位相変調成分を含む変調信号11を入力する入力端子21と、電源電圧Voutを入力する電源端子22とを有し、電源電圧Voutを用いて変調信号11を増幅して出力する。電源装置30は、スイッチングアンプ部50と線形アンプ部60とを有し、変調信号11の振幅変調成分12の波形に追従した電源電圧Voutを電源端子22へ供給する。遅延器40は、電源端子22と入力端子21との間に接続され、スイッチングアンプ部50と線形アンプ部60との動作のタイミングずれを補償する。【選択図】図1 | ||||||
| 131 | 信号処理装置、信号処理装置の駆動方法およびプログラム | JP2014166511 | 2014-08-19 | JP2015062278A | 2015-04-02 | 小山 潤; 高橋 圭; 山崎 舜平 |
| 【課題】信号処理装置の消費電力を低減する。 【解決手段】バイアス発生回路301と高電位電源の間に電源スイッチ307aあるいはバイアス発生回路301と低電位電源の間に電源スイッチ307bを設け、また、バイアス発生回路301から出力されるバイアス電位Vbを電位保持回路300で保持する構成であり、電位保持回路300で保持されているバイアス電位Vbが、バイアス発生回路301aに入力され、バイアス発生回路301aから出力されるバイアス電位Vb2は、入力信号INを重畳して、増幅回路302に入力される。電位保持回路300は、例えば、ワイドバンドギャップ酸化物半導体を用いたオフ電流の低いトランジスタ等で構成されるスイッチ305と容量素子306とで構成される。上記以外の構成もクレームされる。 【選択図】図3 |
||||||
| 132 | Semiconductor device | JP2011029745 | 2011-02-15 | JP5596589B2 | 2014-09-24 | 正和 溝神; 和明 堀 |
| 133 | 利得・歪み特性安定化方法および回路 | JP2012557882 | 2012-01-27 | JPWO2012111451A1 | 2014-07-03 | 憲明 田和 |
| 所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化回路は、信号増幅用トランジスタのゲート端子に印加されるゲートバイアス電圧を、高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御回路を含む。それによって、ハイパワーアンプのドリフト状態を回復させている。 | ||||||
| 134 | 高周波電力増幅器 | JP2012557817 | 2012-02-06 | JPWO2012111274A1 | 2014-07-03 | 和弥 脇田; 小泉 治彦; 治彦 小泉; 榎本 真悟; 真悟 榎本; 河野 広明; 広明 河野 |
| 小型であり、且つ増幅器の起動直後の利得変動に対する設計自由度が高い高周波電力増幅器を提供する。高周波電力増幅器は、基準電圧を、制御電圧の立ち上がり時に過渡的に増加させることにより、バイアス回路から増幅トランジスタへのバイアスの供給量を増加させるスピードアップ回路(122)を備える。スピードアップ回路(122)は、コンデンサ(121)と、オーバーシュート制御回路(201)とを備える。オーバーシュート制御回路(201)は、基準電圧を、コンデンサ(121)に充電された電荷量に応じて過渡的に増加させる際の増加量を決定するとともに、コンデンサ(121)の充放電時の時定数を決定する。 | ||||||
| 135 | Amplifier circuit | JP2011255207 | 2011-11-22 | JP5530418B2 | 2014-06-25 | 忠正 村上 |
| 136 | 電力増幅器、高周波電力増幅装置、および増幅制御方法 | JP2012537686 | 2011-09-26 | JPWO2012046668A1 | 2014-02-24 | 清彦 高橋 |
| 低歪み且つ効率的な増幅を行うことを可能とする。電力増幅器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のDCレベルを検出し、検出結果を前記信号変換手段へ出力するDCレベル検出手段と、を備え、前記信号変換手段は、前記DCレベル検出手段から入力した前記DCレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。 | ||||||
| 137 | The exact bias tracking of process variations and power modulation | JP2013545532 | 2011-12-20 | JP2014502119A | 2014-01-23 | ブーン レオン ポー; クマール クリシュナサミ マニアム ヌンタ |
| 【解決手段】カレントミラーは、電圧源とグラウンドとの間の直列な第１および第２のトランジスタと、電圧源とグラウンドとの間に結合された分圧器と、分圧器の分圧並びに第１および第２のトランジスタの間のノードの電圧を受け、ノードが分圧に近づけられるように第２のトランジスタのゲートを駆動するオペアンプとを有するバイアスブランチを備える。 カレントミラーは、バイアスブランチに結合された電力増幅器コアをさらに備える。 電力増幅器コアは、電圧源とグラウンドとの間に直列に構成された第１および第２の駆動トランジスタを有する。 第１のトランジスタおよび第１の駆動トランジスタのゲートは結合され、第２のトランジスタおよび第２の駆動トランジスタのゲートは結合される。
【選択図】図１ |
||||||
| 138 | Power amplification system by improving supply and bias | JP2011156505 | 2011-07-15 | JP5330464B2 | 2013-10-30 | ジェイムズ シー． キャニオン、; ステファン エム． ロールフィング、 |
| A radio frequency (RF) power amplifying system. The power amplifying system includes a power controller and power amplifiers comprising power transistors and bias circuitry. The bias circuitry provides current to the base of the one or more power transistors in such as manner as to automatically maintain the power transistors in substantially linear operation throughout the variation in voltage as supplied by the power controller. | ||||||
| 139 | Amplifier circuit | JP2011255207 | 2011-11-22 | JP2013110645A | 2013-06-06 | MURAKAMI TADAMASA |
| PROBLEM TO BE SOLVED: To limit an excessive input signal within a range of an upper-limit voltage and a lower-limit voltage while suppressing deterioration of a noise figure.SOLUTION: An amplifier circuit includes: an input transistor; a resistance element whose first end is connected to a gate of the input transistor and whose second end is connected to a bias voltage; and a protection circuit that is connected to the gate of the input transistor and limits an input into the gate of the input transistor within a range of an upper-limit voltage and a lower-limit voltage (adjustable) with the bias voltage as a reference. | ||||||
| 140 | Power amplifying system with supply and bias enhancements | JP2011156505 | 2011-07-15 | JP2011239457A | 2011-11-24 | JAMES C CANYON; STEPHEN M ROLFING |
| PROBLEM TO BE SOLVED: To provide a radio frequency (RF) power amplifying system.SOLUTION: The power amplifying system includes a power controller and power amplifiers (220) comprising power transistors (354, 358) and bias circuitry (310). The bias circuitry provides current to the base of the one or more power transistors (354, 358) in such a manner as to automatically maintain the power transistors in substantially linear operation throughout the variation in voltage as supplied by the power controller. | ||||||
QQ群二维码
意见反馈
意见反馈