| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 61 | Cascade amplifier with a bypass mode in which the transformer-based | JP2012539039 | 2010-11-12 | JP2013511220A | 2013-03-28 | カバニラス、ジョーズ |
| Cascaded amplifiers with a transformer-based bypass mode are described. In an exemplary design, an apparatus includes first and second amplifiers and a circuit. The first amplifier (e.g., a driver amplifier) provides amplification in a high gain mode and a bypass mode. The second amplifier (e.g., a power amplifier) provides amplification in the high gain mode. The circuit is coupled between the first and second amplifiers and includes a transformer having (i) a primary coil coupled to the first amplifier and (ii) a secondary coil that provides an output signal in the bypass mode. The primary coil may be a load inductor for the first amplifier. The circuit may further include a series combination of a capacitor and a switch coupled in parallel with the primary coil, a switch coupled in series with the secondary coil, and/or a capacitor coupled in parallel with the secondary coil. | ||||||
| 62 | Power division circuit | JP2011164742 | 2011-07-27 | JP2013030934A | 2013-02-07 | AKIZUKI TAIJI; SATO JUNJI |
| PROBLEM TO BE SOLVED: To reduce a circuit error between differential output signals when inputting a differential input signal and outputting a pair of differential output signals.SOLUTION: A power division circuit 10 includes transformers 2A, 2B and an addition circuit 3. Output signals of the transformer 2A are output as differential signals comprising a normal phase signal (Vout2Ap) with a phase of θ1+90° and a reverse phase signal (Vout2An) with a phase of θ1-90°. Output signals of the transformer 2B are output as differential signals comprising a normal phase signal (Vout2Bp) with a phase of θ2+90° and a reverse phase signal (Vout2Bn) with a phase of θ2-90°. The addition circuit 3 performs vector additions of the normal phase signals and of the reverse phase signals to combine the two pairs of differential signals from the transformers 2A, 2B into one pair of differential output signals. The differential output signals are signals compensated for a phase error (θ1-θ2) caused in the transformers 2A, 2B. | ||||||
| 63 | Low noise amplifier | JP2008219441 | 2008-08-28 | JP5109874B2 | 2012-12-26 | 耕一郎 山口 |
| 64 | Structure of the distributed annular power amplifier | JP2009182962 | 2009-08-06 | JP4933598B2 | 2012-05-16 | アオキ，イチロー; ハジミリ，セイェド−アリ; ビー． ラトリッジ，デービッド |
| 65 | Power amplifier | JP2010141044 | 2010-06-21 | JP2012005077A | 2012-01-05 | KAWAI YASUSHI; SAKAI HIROYUKI |
| PROBLEM TO BE SOLVED: To provide a power amplifier capable of reducing a loss of an input in a matching circuit, and of simplifying and downsizing a circuit.SOLUTION: A power amplifier 100 has: an input side transformer 120 having an annular primary coil 121 as a first metal wire and a plurality of straight line secondary coils 122 as a plurality of second metal wires, and that matches an input impedance and distributes an input signal to a plurality of distribution signals; a plurality of push-pull amplifier 110, each of which has a pair of transistors 111 for amplifying one of the distribution signals; and an output side transformer 130 having an annular secondary coil 131 as a third metal wire, and a plurality of straight line primary coils 132 as a plurality of fourth metal wires, and that combines the plurality of amplified distribution signals and matches an output impedance. Two input terminals of the pair of transistors 111 are connected to each other via the second metal wires, and two output terminals thereof are connected to each other via the fourth metal wires. | ||||||
| 66 | Differential amplifier | JP2008021580 | 2008-01-31 | JP4803189B2 | 2011-10-26 | 耕一郎 山口 |
| 67 | Driving method of the high-frequency amplifier circuit and the high-frequency amplifier circuit | JP2001258984 | 2001-08-29 | JP4772232B2 | 2011-09-14 | 哲也 寒田 |
| 68 | Electronic device, display device, interface circuit and differential amplification device | JP2007197893 | 2007-07-30 | JP2008072095A | 2008-03-27 | KAWACHI GENSHIRO |
| <P>PROBLEM TO BE SOLVED: To provide an electronic device which includes at least either one of a lateral bipolar thin-film transistor and a MOS-bipolar hybrid thin film transistor, and a MOS transistor, and can directly amplify an input current. <P>SOLUTION: An integrated circuit or display device has a plurality of semiconductor elements which are formed by using a semiconductor thin film and are formed in the semiconductor thin film (105) that is provided on an insulating substrate (101) and is crystallized in a predetermined direction. The plurality of semiconductor devices include the MOS transistor (300) and at least either one of the lateral bipolar thin-film transistor (100) and MOS-bipolar hybrid thin film transistor (200). <P>COPYRIGHT: (C)2008,JPO&INPIT | ||||||
| 69 | Neutralization of the feedback capacitance in the amplifier | JP2006506766 | 2004-03-25 | JP2006521748A | 2006-09-21 | ファン デル ハイデン マルク |
| トランジスタ増幅回路は、帰還キャパシタンスを中和し且つ増幅器の入力インピーダンスを設定するための電流‐電流変成器を有している。 ＩＭ３の除去は入力端での帯域外成端によって行なわれ、これは増幅器の出力端のローディングには依存しない。 ＩＭ３の除去は、直線性を良くすることに寄与し、キャパシタンスの中和は、高くて、安定な利得に寄与する。 これらの特徴は、広いダイナミックレンジに亘る利得及び直線性の点からみて、従来の技法よりも遥かに直交性である。 従って、所望される高い利得特性と良好な直線性の特性との間にトレードオフは殆どない。 特に、斯様な特徴は、効率良く、しかも高い集積化レベルによって実現することができ、このようなことは携帯デバイス又はコンシューマ機器用のワイタレストランシーバのような多くの用途にとって重要なことである。 増幅器はシングルエンデッド又はエミッタ接地の差動増幅器とすることができる。 それにはＲＦアプリケーション用のＧａＡｓ ＨＢＴ又は他のバイポーラ技法（ＳｉＧｅ ＨＢＴ，ＧａＡｓ ＨＢＴ， Ｓｉ ＢＪＴ）を用いることができる。 | ||||||
| 70 | Optical reception circuit | JP15957496 | 1996-06-20 | JPH1013360A | 1998-01-16 | MATSUMOTO KAZUYA |
| PROBLEM TO BE SOLVED: To increase a gain in the vicinity of an upper limit of a band without losing a characteristic for medium and low bands by providing a 1st frequency characteristic correction circuit between a bias power supply and one terminal of a light receiving device. SOLUTION: A frequency characteristic correction coil Ld7 is inserted between a photo diode(PD) 1 and a power supply 5. Furthermore, a matching transformer 3 is inserted between the PD 1 and a preamplifier 2 and a coil LC as a 2nd frequency characteristic correction element is connected between the PD 1 and the matching transformer 3. An output of the matching transformer 3 is led to the preamplifier 2 via an inter-stage connection capacitor CC for DC interruption. Thus, any frequency signal higher than the cut-off frequency of high frequencies is properly corrected without giving effect on the frequency characteristic of the medium and low band by connecting the frequencies characteristic correction circuit to a bias terminal of the PD 1 of the optical receiver. Thus, the circuit technology copes with the improvement of the high frequency characteristic of the optical receiver. | ||||||
| 71 | 差動増幅器のための高周波変圧器 | JP2016089978 | 2016-04-28 | JP6407194B2 | 2018-10-17 | イ ミ リム; パク チャン クン |
| 72 | 差動増幅器のための高周波変圧器 | JP2016089978 | 2016-04-28 | JP2017135356A | 2017-08-03 | イ ミ リム; パク チャン クン |
| 【課題】差動増幅器のための高周波変圧器を提供する。 【解決手段】本発明によれば、CMOS工程を通じてICチップ内に集積されて形成され、ICチップに含まれたトランジスタの差動信号線に連結される第1金属線路と、MEMS工程を通じてMEMSチップ内に形成され、第1金属線路の上部に離隔した状態で第1金属線路と磁気的に結合される第2金属線路と、を含み、MEMSチップは、ICチップの上部に積層されている差動増幅器のための高周波変圧器を提供する。本発明は、差動構造の増幅器のための変圧器を形成するに当って、変圧器の1次側線路は、CMOS工程を通じる回路チップ内に増幅段と共に集積させて形成し、2次側線路は、MEMSまたはIPD工程を通じる回路チップ内に形成することによって、全体増幅器大きさの過度な増加なしでも、増幅器の電力変換効率及び出力電力を向上させることができる。 【選択図】図6 |
||||||
| 73 | ベースバンド処理回路 | JP2016516538 | 2014-09-19 | JP6165973B2 | 2017-07-19 | チャン、リ−チュン; グプタ、ビンドゥー; ガスマン、ティモシー・ドナルド; チャマス、イブラヒム・ラメズ |
| 74 | 同調広帯域ドライバ増幅器 | JP2015548059 | 2013-12-17 | JP6030248B2 | 2016-11-24 | フェン、ハイガン; パニッカス、ビノド・ブイ.; サンカラナラヤナン、ジャナキラム・ジー.; アスリ、ブーシャン・シャンティ |
| 75 | ベースバンド処理回路 | JP2016516538 | 2014-09-19 | JP2016532333A | 2016-10-13 | チャン、リ−チュン; グプタ、ビンドゥー; ガスマン、ティモシー・ドナルド; チャマス、イブラヒム・ラメズ |
| 無線ICのためのベースバンド処理回路を設計するための技法。一態様では、RF ICのためのピンカウントとパッケージサイズとを低減するための、ICのベースバンド部分における差動シングルエンド変換のための技法を開示する。別の態様では、変換器は選択可能な狭帯域増幅器と広帯域増幅器とを含み、ここにおいて、広帯域増幅器は、狭帯域増幅器の対応するトランジスタデバイスよりも小さい面積を有するトランジスタデバイスを使用して実装され得る。1つまたは複数の要素をバイパスするための、およびR−Cフィルタネットワークを使用する変換器のローパスフィルタを実装するためのさらなる技法について説明する。 | ||||||
| 76 | 送信機の電力効率を向上させるシステム及び方法 | JP2012176166 | 2012-08-08 | JP5840579B2 | 2016-01-06 | オリアエイ・オミッド; ニューマン・デイビッド; キルシェンマン・マーク |
| 77 | 電力分配回路 | JP2011164742 | 2011-07-27 | JP5828069B2 | 2015-12-02 | 秋月 泰司; 佐藤 潤二 |
| 78 | 電子部品 | JP2012545747 | 2011-11-21 | JP5799959B2 | 2015-10-28 | 佐竹 裕崇 |
| 79 | 増幅器 | JP2013232158 | 2013-11-08 | JP2015095673A | 2015-05-18 | 長谷川 延正 |
| 【課題】出力信号の出力に対する利得の特性が一定の特性に近づくように利得の特性を改善した増幅器を提供する。 【解決手段】増幅器は、入力信号が一次側に入力され、入力信号に基づく差動信号を二次側から出力する第1トランスと、第1トランスの二次側に接続される第1差動増幅段と、第1差動増幅段の出力側に接続される第2トランスと、第2トランスの出力側に接続される第2差動増幅段と、第2差動増幅段から出力される差動信号をシングルエンド形式の出力信号に変換する第3トランスと、第1トランスの二次側コイルに第1バイアス電圧を供給する第1バイアス回路とを含み、第1バイアス回路は、出力信号の電力に対する利得の特性が、出力信号の電力に対して利得が一定になる特性に近づくように、入力信号に基づき、出力信号の電力が第1電力以上の動作領域において、第1バイアス電圧を第1電圧以上に制御する。 【選択図】図5 |
||||||
| 80 | Multi-mode configurable transmitter circuit | JP2013151114 | 2013-07-19 | JP2014003626A | 2014-01-09 | CHAUHAN NARASONG; ANIRUDDHAN SANKARAN |
| PROBLEM TO BE SOLVED: To provide a method and an apparatus for configuring a transmitter circuit to support multiple modes and/or frequency bands.SOLUTION: A pre-driver amplifier (pDA) 120 in a transmit (TX) signal path is selectively bypassed by a controllable switch. The switch can be controlled based on a mode of operation of the transmitter circuit. Further techniques are disclosed for selectively coupling the output of a driver amplifier (DA) 130 to at least one of a plurality of off-chip connections, each connection coupling the DA output to a set of off-chip components. | ||||||
QQ群二维码
意见反馈
意见反馈