| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 具有DC-DC转换器的GSM-GPRS-EDGE功率放大器中的杂散消除 | CN201380068981.7 | 2013-10-30 | CN104904119A | 2015-09-09 | 阿列克桑德尔·戈尔巴乔夫 |
| 公开了一种用于GSM/GPRS/EDGE收发器的具有杂散消除的射频(RF)功率放大器电路。具有包括RF输入端、RF输出端和电压电源输入端的功率放大器。此外，具有包括与电池连接的输入端、与生成DC电源电压信号的功率放大器的电压电源输入端连接的输出端在内的可调DC-DC转换器。杂散补偿器响应于DC电源电压信号中的杂散而生成差错控制信号。该差错控制信号被施加到功率放大器的RF输入端。 | ||||||
| 2 | 射频脉冲信号产生用切换电路、射频脉冲信号产生电路 | CN201210384218.2 | 2012-10-11 | CN103051328A | 2013-04-17 | 小林友直 |
| 本发明的目的在于提供一种射频脉冲信号产生用切换电路、射频脉冲信号产生电路，其能够稳定工作并且快速地下降射频脉冲信号的波形。漏极切换电路（21）具有n型的第一、第二、第三的FET（211）、（212）、（213）。控制脉冲施加至第一、第三的FET的栅极，源极接地。第一FET的漏极连接于第二FET的栅极，驱动电压（Vds）施加于第二FET的漏极。连接第二FET的源极与第三FET的漏极，连接点连接于功率FET（31）的漏极。在第二FET的栅源极间，连接有供应用于补偿第二FET从关断状态向导通状态跃迁时的栅极电压的电荷的电容（215）。 | ||||||
| 3 | 射频脉冲信号产生用切换电路、射频脉冲信号产生电路 | CN201210384218.2 | 2012-10-11 | CN103051328B | 2017-04-12 | 小林友直 |
| 本发明的目的在于提供一种射频脉冲信号产生用切换电路、射频脉冲信号产生电路，其能够稳定工作并且快速地下降射频脉冲信号的波形。漏极切换电路（21）具有n型的第一、第二、第三的FET（211）、（212）、（213）。控制脉冲施加至第一、第三的FET的栅极，源极接地。第一FET的漏极连接于第二FET的栅极，驱动电压（Vds）施加于第二FET的漏极。连接第二FET的源极与第三FET的漏极，连接点连接于功率FET（31）的漏极。在第二FET的栅源极间，连接有供应用于补偿第二FET从关断状态向导通状态跃迁时的栅极电压的电荷的电容（215）。 | ||||||
| 4 | 用于在电子设备中执行电容器放大的装置 | CN201610405771.8 | 2016-06-08 | CN106549643A | 2017-03-29 | 王怀德 |
| 本发明公开了本发明提供在电子设备中执行电容器放大的装置，其包括：第一电阻器和第二电阻器，彼此串联连接且耦接于所述电子设备的接收器的一组输入端之间，用于获取所述第一电阻器和所述第二电阻器之间的共模端的共模电压；共模电容器，用于减少共模回波损耗，所述共模电容器包括第一端和第二端，其中所述共模电容器的所述第一端耦接于所述共模端；交流耦合放大器，耦接于所述共模端和所述共模电容器的所述第二端之间，用于对所述共模电容器执行电容器放大。本发明可在不增加共模电容器尺寸的情形下对共模电容器执行电容器放大。 | ||||||
| 5 | 驱动器电路和相关联的功率放大器组装件、无线电基站及方法 | CN201380079257.4 | 2013-08-29 | CN105684303A | 2016-06-15 | Z.吴 |
| 呈现了用于无线电基站的功率放大器的驱动器电路。驱动器电路包括：射频输入；用于连接到功率放大器的输出；连接到射频输入和第一偏置支路的组合器。第一偏置支路包括偏置源输入、第一电容器支路和第二电容器，其中，第一电容器支路连接在组合器与接地之间，并且第二电容器连接在组合器与接地之间。第一电容器支路包括第一开关和第一电容器，第一开关在组合器与第一电容器之间提供，使得在第一状态中，第一电容器连接到组合器，并且在第二状态中，第一电容器与组合器断开。还呈现了对应的功率放大器组装件、无线电基站和方法。 | ||||||
| 6 | VOLTAGE-TO-CURRENT CONVERTER | EP15775893.9 | 2015-09-24 | EP3198355A1 | 2017-08-02 | DU, Li; LEE, Sang Min; SEO, Dongwon |
| A converter including: an amplifier having first and second input terminals and an output terminal, the first input terminal configured to receive a reference voltage; an array of resistors configured to generate a tuning voltage; and a first plurality of switches coupled to the second input terminal of the amplifier and the array of resistors, the first plurality of switches configured to adjust a gain of the amplifier by selecting at least one resistor in the array of resistors to connect to the second input terminal of the amplifier. | ||||||
| 7 | Protection module for RF-amplifier | EP12305234.2 | 2012-02-28 | EP2634917A1 | 2013-09-04 | Knopik, Vincent |
A protection module (4) for a RF-amplifier (2) is efficient against overvoltage due to load impedance mismatch when said RF-amplifier is connected to a load RF-element (3). The protection module comprises a branch with at least one diode-like operating component (D1, D2,..., Dn) and a resistor (R2) which starts conducting when a RF-signal on a transmission link (6) between the RF-amplifier and the load RF-element is higher than a threshold set by the diode-like operating component. Such protection may be implemented in MOS technology only.
|
||||||
| 8 | 電圧電流コンバータ | JP2017516103 | 2015-09-24 | JP2017531391A | 2017-10-19 | ドゥ、リ; リ、サン・ミン; ソ、ドンウォン |
| 第1の入力端子と第2の入力端子と出力端子とを有する増幅器、ここで、第1の入力端子は、基準電圧を受信するように構成される、と、同調電圧を生成するように構成された抵抗器のアレイと、増幅器の第2の入力端子と抵抗器のアレイとに結合された第1の複数のスイッチ、ここで、第1の複数のスイッチは、増幅器の第2の入力端子に接続するために、抵抗器のアレイ中の少なくとも1つの抵抗器を選択することによって増幅器の利得を調整するように構成される、とを含むコンバータ。 | ||||||
| 9 | 電流再利用型電界効果トランジスタ増幅器 | JP2016065718 | 2016-03-29 | JP2017183895A | 2017-10-05 | 塚原 良洋 |
| 【課題】本発明は、デプレションモードの電界効果トランジスタ(FET)を用いた電流再利用型FET増幅器におけるバイアス電流制御に関するものである。 【解決手段】本発明に係る電流再利用型FET増幅器は,第1ソースと、第1ゲート及び第1ドレインを有する第1のFETと、第1ソースと接地用の端子の間に接続された第1抵抗と、第2ソースと、第1ドレインに接続された第2ゲートと、電源用端子に接続された第2ドレインを有する第2のFETと、第1ソースと接地用端子との間に設けた第1の抵抗と、第2ソースと第2ゲートとの間に設けた第2の抵抗と、飽和電流モニタ用の第3のFETを備え、第3のFETの飽和電流変化に応じた電圧が第1ゲートに印加されるバイアス電流制御機構を備える。 【選択図】図12 |
||||||
| 10 | 高周波電力増幅器 | JP2013174548 | 2013-08-26 | JP2015043503A | 2015-03-05 | YOSHIZAKI YASUNOBU |
| 【課題】利得などのばらつきを低減することが可能な電力増幅器を提供する。【解決手段】携帯通信端末に用いられる高周波電力増幅器(10)は、化合物半導体バイポーラトランジスタを含み、バイアス電圧およびバイアス電流を受けて所定の周波数帯の高周波電力を増幅させる増幅素子(110)と、バイアス基準電圧に基づいてバイアス電圧およびバイアス電流を増幅素子に供給するバイアス回路(140)と、バイアス基準電圧を生成してバイアス回路に供給するバイアス基準電圧供給回路(300)と、与えられる信号に応じた電圧のバイアス基準電圧を生成するようにバイアス基準電圧供給回路を制御するバイアス基準電圧制御部(400)とを備える。【選択図】図1 | ||||||
| 11 | Vacuum tube circuit | JP2002320857 | 2002-11-05 | JP4208065B2 | 2009-01-14 | 文夫 三枝 |
| 12 | COMPENSATION CIRCUIT OF POWER AMPLIFIER AND ASSOCIATED COMPENSATION METHOD | EP17182848.6 | 2017-07-24 | EP3291444A1 | 2018-03-07 | LIN, Chien-Cheng; TSAI, Ming-Da |
A compensation circuit of a power amplifier includes a varactor, a voltage sensor and a control circuit. The varactor is coupled to an input terminal of the power amplifier. The voltage sensor is arranged for detecting an amplitude of an input signal of the power amplifier to generate a detecting result. The control circuit is coupled to the varactor and the voltage sensor, and is arranged for controlling a bias voltage of the varactor to adjust a capacitance of the varactor according to the detecting result.
|
||||||
| 13 | BIASED TRANSISTOR MODULE | EP16177378.3 | 2016-06-30 | EP3264596A1 | 2018-01-03 | Bergervoet, Jozef Reinerus Maria; de Jong, Gerben Willem; Hoogzaad, Gian |
A biased-transistor-module comprising: a module-input-terminal; a module-output-terminal; a reference-terminal; a module-supply-terminal configured to receive a supply voltage; a module-reference-voltage-terminal configured to receive a module reference voltage; a main-transistor having a main-control-terminal, a main-first-conduction-channel-terminal and a main-second-conduction-channel-terminal, wherein the main-first-conduction-channel-terminal is connected to the module-output-terminal, and the main-second-conduction-channel-terminal is connected to the reference-terminal, and the main-control-terminal is connected to an input-signal-node, wherein the input-signal-node is connected to the module-input-terminal; and a bias-circuit. The bias-circuit comprises: a first-bias-transistor; a first-bias-resistor; a second-bias-transistor; and a second-bias-resistor.
|
||||||
| 14 | APPARATUS FOR PERFORMING CAPACITOR AMPLIFICATION IN AN ELECTRONIC DEVICE | EP16170308.7 | 2016-05-19 | EP3148073A1 | 2017-03-29 | WANG, Huai-Te |
An apparatus (100) for performing capacitor amplification in an electronic device may include a first resistor (Rcmp) and a second resistor (Rcmn) that are connected in series and coupled between a set of input terminals of a receiver in the electronic device, a common mode capacitor (Ccm) having a first terminal coupled to a common mode terminal and having a second terminal, and an alternating current-coupled amplifier (110A), hereinafter AC-coupled amplifier, that is coupled between the common mode terminal and the second terminal of the common mode capacitor (Ccm). The first resistor (Rcmp) and the second resistor (Rcmn) may be arranged for obtaining a common mode voltage (Vcm) at the common mode terminal (Vcm) between the first resistor (Rcmp) and the second resistor (Rcmn). In addition, the common mode capacitor (Ccm) may be arranged for reducing a common mode return loss. Additionally, the AC-coupled amplifier (110A) may be arranged for performing capacitor amplification for the common mode capacitor (Ccm).
|
||||||
| 15 | DRIVER CIRCUIT AND ASSOCIATED POWER AMPLIFIER ASSEMBLY, RADIO BASE STATION AND METHOD | EP13892200.0 | 2013-08-29 | EP3039784A1 | 2016-07-06 | WU, Zhanyu |
| A driver circuit for a power amplifier of a radio base station. The driver circuit comprises a radio frequency input, an output for connection to a power amplifier, a combiner connected to the radio frequency input and a first bias leg. The first bias leg comprises a bias source input, a first capacitor leg and a second capacitor, wherein the first capacitor leg is connected between the combiner and ground, and the second capacitor is connected between the combiner and ground. The first capacitor leg comprises a first switch and a first capacitor, the first switch being provided between the combiner and the first capacitor such that, in a first state, the first capacitor is connected to the combiner and, in a second state, the first capacitor is disconnected from the combiner. A corresponding power amplifier assembly, radio base station and method are also presented. | ||||||
| 16 | AMPLIFIER FEEDBACK AND BIAS CONFIGURATION | EP07797036.6 | 2007-07-26 | EP2062349A2 | 2009-05-27 | FISHER, Robert, Michael; HAGEMAN, Michael, L. |
| A wireless communication device output amplifier configured to reduce or eliminate out of band oscillations from voltage standing waves generated by antenna impedance mismatch reflection. The amplifier is configured with an input, output, and biasing node. The biasing node is configured to receive a biasing signal from a biasing amplifier. The biasing amplifier draws current from the biasing node while providing the biasing voltage to the output amplifier. To reduce or eliminate out of band voltage standing waves from antenna reflections, a frequency dependant network is provided as a feedback loop to selectively provide feedback to the output amplifier to reduce or eliminate unwanted out of band oscillations, such as voltage standing waves. The frequency dependant network may comprise one or more resistors, inductors, and capacitors which are of small size and may be integrated. | ||||||
| 17 | 電力増幅回路 | JP2017101540 | 2017-05-23 | JP2018198355A | 2018-12-13 | 佐藤 秀幸 |
| 【課題】 大信号入力時におけるゲインコンプレッションを抑制可能な電力増幅回路を提供する。 【解決手段】 電力増幅回路は、ベースに入力信号が供給され、コレクタから入力信号を増幅した第1増幅信号を出力する第1増幅トランジスタと、第1増幅トランジスタのベースに第1電流又は第1電圧を供給する第1バイアス回路と、第1増幅トランジスタのベースに第2電流又は第2電圧を供給する第2バイアス回路と、第1増幅トランジスタのベースと第1バイアス回路との間に直列接続された第1抵抗素子と、を備え、第2バイアス回路は、アノードに電源電圧が供給されるダイオードと、ダイオードのカソードと接地との間に設けられたインピーダンス回路と、一端がダイオードのカソードとインピーダンス回路との接続点に接続され、他端から第2電流又は第2電圧を第1増幅トランジスタのベースに供給する第1容量素子と、を備える。 【選択図】図2 |
||||||
| 18 | 増幅回路 | JP2017090051 | 2017-04-28 | JP2018191068A | 2018-11-29 | 杉本 良之 |
| 【課題】低消費電力化が可能な増幅回路を実現する。 【解決手段】帰還用アンプ30は、一方の入力信号が入力される入力端子INPと、他方の入力信号が入力される入力端子INNと、入力端子INP,INN側にアノードが接続されたダイオード対53と、ダイオード対53のカソードにそれぞれ接続され、ダイオード対53のそれぞれに電流を供給するバイアス電流源54と、ダイオード対53のカソードに接続され、ダイオード対53のカソードに生じた信号の差信号を増幅するCMOS構成のオペアンプ56と、オペアンプ56の入出力間に接続された容量素子57と、オペアンプ56と入力端子INP,INNとの間に設けられ、入力信号を増幅するバイポーラトランジスタ対63a,63bを含む差動アンプ52とを備え、バイアス電流源54は、カレントミラー回路部55を含む。 【選択図】図2 |
||||||
| 19 | オーディオアンプおよびオーディオパワーアンプ | JP2017029215 | 2017-02-20 | JP2018137537A | 2018-08-30 | 川口 剛; 北川 範匡; 岡 拓也 |
| 【課題】本発明は、オーディオアンプにおけるバイアス電圧またはバイアス電流を安定化することを目的とする。 【解決手段】第1回路ユニット22は、前段入力端子1に接続された第1エミッタフォロワと、前段入力端子2に接続された第2エミッタフォロワと、第1エミッタフォロワの出力経路および第2エミッタフォロワの出力経路に接続された本体トランジスタQ7と、第1エミッタフォロワの出力経路と直流電圧源E1との間に設けられ、直列に接続された第1抵抗器R16および第2抵抗器R14と、第1抵抗器R16および第2抵抗器R14の直列接続点に接続されたツェナーダイオードD3とを備える。第2回路ユニット24は、第1回路ユニット22に対して相補的な回路構成を有する。一方の回路ユニットにおける第1エミッタフォロワおよび第2エミッタフォロワを構成する各トランジスタのコレクタに至る経路が、他方の回路ユニットにおける直列接続点に接続されている。 【選択図】図2 |
||||||
| 20 | 適応形マルチバンド電力増幅装置 | JP2017200648 | 2017-10-16 | JP2018074574A | 2018-05-10 | ジョー、ビョン ハク; ハー、ジョン オク; キム、ジェオン フン; キム、ヨウン スク |
| 【課題】マルチバンド通信システムに適用され、電力効率を適正水準に維持することができるとともに、電力増幅装置の線形性のうちAM−PM歪をバンドの変更または該当バンドに応じて最適に低減することができるため、ACPRを改善することができる電力増幅装置を提供する。 【解決手段】本発明の一実施形態による電力増幅装置は、基準電圧に基づいたDC電流、及び入力信号のエンベロープに対応するエンベロープ−トラッキング電圧に基づいたET電流を演算することで、第1ETバイアス電流を生成するET電流バイアス回路と、上記第1ETバイアス電流及び電源電圧の供給を受けて上記入力信号を増幅するように、バイポーラ接合トランジスターを有する電力増幅回路と、を含み、上記第1ETバイアス電流の平均電流が一定に制御される。 【選択図】図1 |
||||||
