子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 261 | 精密高频相位加法器 | CN201880033251.6 | 2018-03-15 | CN110754039B | 2023-11-24 | M·巴努; 冯一平 |
| 本发明提供了一种电子电路，其包括：差分乘法器电路，其具有第一差分输入和第二差分输入以及差分输出；以及锁相环(PLL)电路，其包括：(1)平衡差分混合器电路，其具有电气连接至所述差分乘法器电路的差分输出的第一差分输入、第二差分输入和输出；(2)环路滤波器，其具有输出和电气连接至所述平衡差分混合器电路的输出的输入；以及(3)电压控制振荡器(VCO)电路，其具有电气连接至所述环路滤波器的输出的输入和电气反馈至所述平衡差分混合器电路的第二差分输入的输出。 | ||||||
| 262 | 一种频率稳定的恒温晶体振荡器 | CN201910464788.4 | 2019-05-30 | CN110336555B | 2023-11-24 | 崔立志; 王一民; 王洪斌; 陈建松; 宋学忠 |
| 一种频率稳定的恒温晶体振荡器，包括4部分电路:a)温度控制电路；b)振荡电路；C)补偿电路模块和d)电源部分模块；所述控温电路包括运算放大器OPA7、运算放大器OPA7、温度传感器NTC、功率管MP和电阻RF；由电阻R3,R4，R5及NTC构成电桥电路，将温度传感器NTC的感知温度参数转换成电参数，当OPA7输出高电平时，输出信号给加热功率管MP。本发明将热量直接加热到晶片上，避免了温度传导延时和热量损耗，极大的降低了产品的功耗，减小了控温电路的反应时间，从而实现了精准快速控温；晶体和电路封装到陶瓷腔体内，实现了产品小型化。 | ||||||
| 263 | 石英晶体振荡器频率调谐阵列的控制 | CN201811467579.7 | 2018-12-03 | CN110034757B | 2023-11-24 | B·马尔尚; F·德吕耶 |
| 可切换电容器或电阻器的阵列被连接至石英晶体谐振器，并且由脉冲宽度调制来控制。 | ||||||
| 264 | 全自动锁定工作状态的高阻型数字鉴相器 | CN201510645127.3 | 2015-11-03 | CN106656169B | 2023-11-24 | 张伟林 |
| 图1所示本发明《全自动锁定工作状态的高阻型数字鉴相器》的高阻型数字鉴相器内部电路方框图，其工作原理说明如下：初态后另一输入信号加入，如果高阻态输出电平不在电平窗口比较器内时由于标识5的输出为“1”，则cp有计数脉冲输入，调整DAC的输出电平值直至标识5的输出为“0”；此时由于cp无计数脉冲输入则DAC的输出电平值保持在一个固定的值上，最终通过LF的调整，将高阻态输出电平锁定在[V2,V1]内的同步工作状态。反之，高阻态输出电平在电平窗口比较器内时由于标识5的输出为“0”直接cp无计数脉冲输入，经过LF调整将高阻态输出电平锁定在[V2,V1]内的同步工作状态。 | ||||||
| 265 | 一种锁相环环路内分频器的复用结构 | CN202311139665.6 | 2023-09-05 | CN117097331A | 2023-11-21 | 姚穆; 李小亮; 李文杰; 旷章曲 |
| 本发明公开了一种锁相环环路内分频器的复用结构，在原锁相环结构的基础上，将环路分频器LOOP DIV的内部节点引出来，并输入至环路外后置分频器POST DIV中，用于替代所述环路外后置分频器POST DIV的部分功能；若环路分频器LOOP DIV的内部节点有2/4/8/16/32分频后的时钟；当环路外后置分频器POST DIV需要2分频时，将所述环路分频器LOOP DIV内部节点的2分频时钟引出至所述环路外后置分频器POST DIV，以此降低系统功耗。利用该结构就可以在环路外后置分频器POST DIV较多时，通过引出环路分频器LOOP DIV内部节点的方式大大降低系统功耗。 | ||||||
| 266 | 一种数字信号处理方法及系统 | CN202311300360.9 | 2023-10-09 | CN117097329A | 2023-11-21 | 黄俊 |
| 本申请涉及计算机技术领域且提供一种数字信号处理方法及系统。方法包括：通过第一环路，基于第一数字信号与参考数字信号之间的比较结果，生成第一电流控制信号，以及，基于第一电流控制信号控制第一环路的第一压控振荡器生成输出数字信号；基于比较结果，确定信号之间的相位差，以及基于相位差，选择性地连通或者断开第一并联通路。当被连通时，第一并联通路基于比较结果生成第二电流控制信号且被叠加到第一电流控制信号。第一环路在第一并联通路被连通时的环路带宽大于其被断开时的环路带宽。如此，减少锁定时间且具有抗噪声性能。 | ||||||
| 267 | 一种锁相环和弱电网下并网变流器的控制方法 | CN202310918728.1 | 2023-07-25 | CN117096942A | 2023-11-21 | 赵建荣; 秦健峰; 黄辉; 龚培娇; 牛化鹏; 王林; 武盾; 王瑞; 杨欣然; 陈雪; 杜智亮; 刘毓聪 |
| 本发明涉及一种锁相环和弱电网下并网变流器的控制方法，属于电力电子技术领域，包括获取电网的三相电压，三相电压依次经CLARKE变换、PARK变换后得到正序交轴电压，正序交轴电压减去正序交轴电压的修正量作为PI调节器的输入，PI调节器的输出叠加电网电压角速度得到锁相环的角速度，锁相环的角速度经积分单元处理后得到电网的锁相角度，锁相角度还作为PARK变换的反馈输入。本发明对现有的锁相环进行改造，在现有的锁相环上加入阻尼负反馈环节，即正序交轴电压减去正序交轴电压的修正量作为PI调节器的输入，当储能变流器小扰动下锁相环失稳时，使锁相环自动寻找到新的平衡点，有效应对电网扰动引起的失稳问题，实现方法简单，效果良好，适用于工程应用。 | ||||||
| 268 | 面向高速串行总线通信的自适应波特率生成方法及芯片 | CN202310738401.6 | 2023-06-21 | CN116501679B | 2023-11-21 | 贺龙龙; 黎金旺; 李德建; 冯曦; 张彦欣; 宁振海; 杨立新; 谭浪 |
| 本发明涉及电子通信领域，具体公开了一种面向高速串行总线通信的自适应波特率生成方法及芯片，其中方法包括：根据初始波特率、初始系统时钟频率、初始信号采样位数和初始小数分频比确定整数分频比；根据当前波特率进行信号传输，并获取传输后信号的相位偏移情况；在信号发生相位偏移时，调整小数分频比；根据调整后的小数分频比、整数分频比和初始信号采样位数，更新当前波特率。由此，实现了波特率的自适应生成，使方法能够适用于高速通信的设备中，且生成的波特率经过相位校准，精度更高，能够有效提高设备的通信质量，从而提高了方法的适用性和准确性。 | ||||||
| 269 | 频率调整装置及频率调整方法 | CN202011247781.6 | 2020-11-10 | CN112787666B | 2023-11-21 | 许誌雄; 周格至; 谢瀚颉 |
| 本公开涉及频率调整装置及频率调整方法。频率调整装置用于依据供应的电源运作于运作频率的处理芯片，频率调整装置包含时钟供应电路、分频电路以及控制电路。时钟供应电路输出时钟信号中之一作为供应时钟信号。分频电路依据参数对供应时钟信号进行分频，以产生输出时钟信号。控制电路在电压值通过电压值区段的增加期间，判断选取时钟信号与参数的数值的组合，以逐渐增加输出信号的频率，其中当电压值经判断大于第二临界值时，并且当电压值区段对应至更高的电压值时，选取时钟信号具有更高的频率。 | ||||||
| 270 | 锁相环电路 | CN201980015277.2 | 2019-02-15 | CN111771332B | 2023-11-21 | 有坂直也; 藤原徹哉; 江藤慎一郎 |
| 本技术涉及能够降低功耗的锁相环电路。锁相环电路包括：SAR‑ADC，包括两个电容器，并且输出从两个电容器生成的电压之间的比较结果；电流源，用电流对两个电容器充电；第一开关，布置在两个电容器中的一个电容器与电流源之间，并且被提供有具有参考频率的第一时钟与具有高于第一时钟的频率的第二时钟之间的相位差；以及第二开关，布置在两个电容器中的另一电容器与电流源之间，并且被提供有第二时钟。本公开例如可以应用于无线通信设备。 | ||||||
| 271 | 数字锁频电路及基于数字锁频电路的频率合成方法 | CN202311034176.4 | 2023-08-16 | CN117081592A | 2023-11-17 | 郭中会; 王锋; 庞洋; 张一萌; 陈鹏 |
| 本发明提供了一种数字锁频电路及基于数字锁频电路的频率合成方法，包括：信号处理单元被配置为将输入的参考频率和反馈频率的频率差转换为控制电压信号，并将该控制电压信号输出至DAC转换模块；DAC转换模块被配置为将控制电压信号转换为控制电压；低通滤波器被配置为滤除DAC转换模块输出的控制电压中的中高频分量和噪声；压控振荡器被配置为将控制电压换转为频率输出；分频器被配置为将输出频率分频后反馈至信号处理单元，以使信号处理单元根据反馈频率与参考频率的频率差调整控制电压。本发明所述的数字锁频电路及基于数字锁频电路的频率合成方法，压控振荡器输出信号的杂散和相噪等指标更好，可有效提高输出射频信号的质量。 | ||||||
| 272 | 集成温度补偿技术的自动频率校准的频率综合器 | CN202310866932.3 | 2023-07-14 | CN117081589A | 2023-11-17 | 黄伟雄; 牛旭磊; 何荣文 |
| 本发明为一种集成温度补偿技术的自动频率校准的频率综合器，其主体为频率综合器，它包括依序连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及整数/小数分频器；它还包括温度传感器,用于感知芯片的温度并产生相应的温度码；以及数模转换器，与温度传感器连接和压控振荡器，将该温度码转换成相应的电压值，由此电压值作为压控振荡器的控制电压；其中，温度传感器与整数/小数分频器连接，且温度传感器接收基准频率。本发明的有益效果为：本发明在自动频率校准的过程中根据不同的温度设置相对应的Vtune电压值，即可以消除温度变化所造成的压控振荡器的频率漂移。为此，可以减小每个频带的调谐频率带宽，有利于优化相位噪声。 | ||||||
| 273 | 一种宽带低相噪捷变频率合成器及其信号合成方法 | CN202311099208.9 | 2023-08-29 | CN117081588A | 2023-11-17 | 蒋基恒; 罗秋强; 周崇春; 谭琮; 汤林俊; 宋娇娇 |
| 本发明提供的一种宽带低相噪捷变频率合成器及其信号合成方法；包括晶振，晶振通过功分器分别连接有梳谱产生电路、快速变频电路、锁相环电路；本发明通过控制梳谱电路的开关滤波器阵列可以选择出一个合适第二本振信号，其频率范围的选择直接决定最终频率合成器的输出频段，从而可以实现宽带、低相位噪声的微波信号；快速变频电路中的DDS受FPGA控制字作用，可产生快速细步进的射频信号。再与锁相环输出的信号进行混频，进而可以在某频点的基础上实现频率捷变。 | ||||||
| 274 | 一种锁相环、芯片及电子设备 | CN202311333410.3 | 2023-10-16 | CN117081587A | 2023-11-17 | 张应; 杨晓风 |
| 本发明涉及锁相环技术领域，尤其涉及一种锁相环，该锁相环包括：振荡器，用于输出振荡信号；分频器，用于根据接收到的振荡信号输出分频信号；相位误差抵消模块，用于将获取到的分频信号和参考时钟信号之间的相位差转为控制电压，通过其第一输出端输出控制电压至振荡器，从控制电压中获取直流分量电压，通过其第二输出端输出直流分量电压；低通滤波模块，连接于相位误差抵消模块的第二输出端与振荡器的输入端之间，用于根据直流分量电压得到过滤后的直流分量电压，过滤后的直流分量电压用于调整振荡器的频率，以增大振荡器的频率调节范围。该锁相环在提高锁相环的输出时钟性能的同时，实现锁相环的宽锁定范围，增强锁相环的应用范围与通用性。 | ||||||
| 275 | 一种共用输入端的电阻和外部时钟双模式调频振荡器电路 | CN202311036076.5 | 2023-08-16 | CN117081586A | 2023-11-17 | 徐小珺; 康磊; 王宗民; 杨晓君; 吕超; 李晓博; 孔瀛; 莫艳图; 宋奎鑫; 柏晓鹤; 曾奇宇 |
| 本发明公开了一种共用输入端的电阻和外部时钟双模式调频振荡器电路，由电压基准电路VREF、电流基准电路IREF、模式选择电路MSC、电荷泵锁相环CPPLL和环路振荡器OSC组成。该电路可以使用电阻和外部时钟两种方式调节振荡器频率，两种模式共用输入端，模式选择电路根据输入端的信号自动识别两种调频模式。锁相环电路由鉴频鉴相电路PFD、电荷泵CP、低通滤波器LPF组成，用于输出一个电压信号，在外部时钟调频模式下，该电压信号可以调节振荡器频率，使得振荡器信号与外部信号同步。电阻模式下，电压基准电路VREF的输出可以使得电阻两端电压保持固定，从而产生只与电阻大小有关的电流，该电流可以控制振荡器的频率。 | ||||||
| 276 | 振荡频率控制系统及方法 | CN201910898647.3 | 2019-09-23 | CN111106831B | 2023-11-17 | 尤佛·科斯纳尔 |
| 本发明公开了一种振荡频率控制系统及方法，包括时脉电路、振荡控制器和振荡器，被配置为输出为时脉控制的电路提供时脉并输入到振荡控制器的输出时脉信号。振荡控制器被配置为回应于输出时脉信号的输出频率来控制振荡器。该系统还包括电源管理电路，被配置为藉由禁用振荡器使得受时脉控制电路睡眠，以及唤醒电路，被配置为间歇地启动振荡器使得振荡控制器间歇地启用，当受时脉控制电路睡眠时，使得输出频率能藉由控制振荡器收敛到目标频率。 | ||||||
| 277 | 一种超宽带低杂散大动态范围高精度微波信号源系统 | CN202311034849.6 | 2023-08-16 | CN117060919A | 2023-11-14 | 骆平生; 梁强; 王慧梅 |
| 本发明公开了一种超宽带低杂散大动态范围高精度微波信号源系统，属于微波信号技术领域，包括参考单元、本振单元、DDS单元、分频单元、多个不同频段的开关滤波单元、模拟稳幅电路、程控衰减单元。本发明针对用户的实际测量需求，首先采用锁相环+DDS+分频架构来实现超宽带低杂散微波信号源，提高了微波信号源整体杂散水平；其次减少了本振单元和混频器等微波器件的使用，减小了电路规模，显著地降低设计和使用成本；最后引入了模拟稳幅电路和大动态程控衰减器的使用，提高了输出信号的精度和动态范围，从而提升了产品的性价比，降低了用户的测量成本。 | ||||||
| 278 | 用于提供分频时钟的设备及方法 | CN201880081563.4 | 2018-12-19 | CN111492584B | 2023-11-14 | 佐藤康夫 |
| 描述用于提供分频时钟的设备及方法。实例设备包含第一电路，其经配置以至少部分地响应于第一输入时钟而提供第一中间时钟，所述第一中间时钟的频率低于所述第一输入时钟的频率，并且所述设备进一步包含第二电路，其经配置以至少部分地响应于第二输入时钟而提供第二中间时钟及第三中间时钟，所述第二中间时钟与所述第三中间时钟互补并且所述第二中间时钟的频率低于所述第二输入时钟的频率。所述设备进一步包含第三电路，其经配置至少部分地响应于所述第一及第二中间时钟而选择及提供所述第二及第三中间时钟中的一者作为输出时钟。 | ||||||
| 279 | 一种应用于USB从设备的高精度无晶体自校正时钟系统 | CN201910418421.9 | 2019-05-20 | CN110113045B | 2023-11-14 | 郭斌 |
| 本发明公开了一种应用于USB从设备的高精度无晶体自校正时钟系统，旨在为USB从设备提供精确的时钟信号。该时钟系统包括SOF检测模块（101）、校正模块（102）、振荡器（103）等；首先，当带有无晶体振荡器的从设备插入USB主设备时，主设备给从设备供电，同时粗调控制码和微调控制码复位为初始值，振荡器输出最低时钟频率；其次，校正模块开启一级校正模式，对振荡器进行线性校正，使得振荡器输出频率误差进入一级频率调谐误差范围内，SOF（Start OF Frame，起始帧）检测模块正确识别SOF，最终获得粗调控制码；最后，校正模块进入二级校正模式，对振荡器进行二次粗调和微调，当振荡器输出频率误差进入二级频率调谐误差范围内，校正工作完成，USB从设备正常工作。本发明适用于USB接口芯片、MCU控制芯片等。 | ||||||
| 280 | 一种宽带频率合成模块 | CN202310959628.3 | 2023-08-01 | CN117040530A | 2023-11-10 | 丰国栋; 桑明华; 张根喜 |
| 本发明公开了一种宽带频率合成模块，属于通信技术领域，包括混频器M1、滤波器F1、混频器M2、滤波器F2、混频器M3、时钟分频器、分频器D1、锁相环PLL1、数字频率合成器DDS、锁相环PLL2、压控振荡器VCO、分频器D2、射频开关K1、射频开关K2、滤波及电平补偿电路和衰减电路，解决了通过一路中频输入信号和一路时钟信号来产生3路不同频率的射频信号的技术问题，可以产生多路信号，频率合成的精度高，可以实现多频率范围覆盖、灵活控制，使用集成VCO的锁相环，减少了外部元件的数量，简化了电路设计和调试过程，提高了系统的可靠性和性能稳定性，并其具有能够产生高稳定性的本振源的优点。 | ||||||
QQ群二维码
意见反馈
意见反馈