技术领域

本发明属于微电子器件和微加工方法、纳米器件和纳米加工方法，特别是涉及 一种有自校准功能的对电荷超敏感的库仑计，及利用微加工技术、纳米加工技术制 备该器件的方法。

                           背景技术

纳米技术发展的速度非常快，在不久的将来微电子器件将被纳米器件所取代、 至少被部分取代。现获得成功并得到大家公认的纳米器件有单电子晶体管和单电子 存储器。可以说，单电子晶体管是最有希望的纳米器件。传统电子晶体管通过控制 千万以上的成群电子的集体运动来实现开关、振荡和放大等功能；单电子晶体管则 只要通过一个电子的行为就可实现特定的功能。随着集成度的提高，功耗已成为微 电子器件电路稳定性的制约因素。以单电子晶体管构成的元件可大大提高微电子的 集成度并可使功耗减小到10-5。单电子晶体管如此极低的功耗可解决现集成化电路中 因散热引起的不稳定因素问题。它的高度集成化程度可远远超越目前大规模集成化 的极限，并能达到海森堡不确定原理设定的极限而成为将来不可被取代的新型器件。 另外，随着微电子器件集成度的提高，单元器件尺寸不断减小，所含电子数也不断 减少。当系统单元电子数少于10时，每涨落1个电子，系统中电子数的改变大于10％， 电子数的涨落将严重影响集成电路的稳定性。现解决这一问题的唯一途径就是：用 单电子器件代替传统的器件，并实现其集成。

单电子晶体管的集成化将依赖于各原器件的无线耦合(《应用物理快报》Appl. Phys.Lett.，1996，69，406)，这与传统的大规模集成电路原理不同。基于这种单 电子器件的集成原理，Nakazato等人(《电子快报》Electrinics Letters，1993， 29，384.《日本应用物理快报》Jpn.J.Appl.Phys.Part 1，1995，34，700)实现 了有存储功能的单电子存储器和单电子逻辑电路。它们通过单电子晶体管间的隧穿 耦合和电容耦合来实现单电子器件的集成。这种集成方法集成出的电子器件有下列 不足：1)量子点大小不确定且涨落严重，2)量子点的数目无法确定，3)量子点的势垒 高度不可控制、不可调节，4)量子点间的耦合强度不可调节。因而，这种集成方法 集成出的单电子器件、单电子电路有复杂难控和不稳定的缺点。Duncan等人 (Appl.Phys.Lett.1999，74，1045)利用表面栅耗尽技术实现了两个单电子晶体管 的集成，但这两个单电子晶体管间既有电容耦合又有隧穿耦合，且这两种耦合不能 完全独立控制，这使得集成出的两个单电子晶体管有复杂难控的缺点。

                           发明内容

本发明的目的之一在于克服上述集成出的电子器件的缺陷，基于库仑阻塞原理， 提供一种利用单电子晶体管集成实现的有自校准功能的对电荷超敏感的库仑计。该 有自校准功能的对电荷超敏感的库仑计可用于探测万分之一的电子电荷，还可用于 探测用已知技术无法测量的超弱电流，包括直流电流、交流电流。

本发明的再一目的是提供一种利用微加工技术、纳米加工技术制备有自校准功 能的对电荷超敏感的库仑计的方法。

本发明是通过混合的台面限制和线条栅耗尽技术实现单电子晶体管的量子点 的，量子点间再通过悬浮栅的电容耦合将所有单电子晶体管集成在一起。利用这种 集成方法，将两单电子晶体管通过一悬浮栅集成在一起，就构成了有自校准功能的 对电荷超敏感的库仑计。有自校准功能的对电荷超敏感的库仑计实际上是两个对电 荷超敏感的库仑计的集成，它们之间可相互校准，可诊断两个单电子晶体管的各自 量子点的状态包括其中的电子数、能级分布以及电子的自旋分布。它在电子逻辑电 路、存储器、单光子探测和生物神经电流的探测方面有重要应用。这种库仑计可探 测万分之一的电子电荷，可在电子逻辑电路研究、纳米器件、单光子探测和生物神 经电流的探测方面有重要应用。

本发明的有自校准功能的对电荷超敏感的库仑计如图2所示：

在衬底25上的导电材料层24中有第一源极1、第二源极2和第一漏极3、第二 漏极4；在导电材料层24的第一源极1和第一漏极3处有第一槽13和第二槽15， 第一槽13和第二槽15之间的台面形成连接第一源极1和第一漏极3的第一一维波 导17，其宽度为3-800纳米；在第一一维波导17上沉积有第一隧穿势垒线条栅 19和第二隧穿势垒线条栅21，第一隧穿势垒线条栅19和第二隧穿势垒线条栅21之 间的第一一维波导17为第一量子点5；在第一一维波导17的第一量子点5处有第 一线条栅7。

在导电材料层24的第二源极2和第二漏极4处有第三槽14和第四槽16，第三 槽14和第四槽16之间的台面形成连接第二源极2和第二漏极4的第二一维波导18， 其宽度为3-800纳米；在第二一维波导18上沉积有第三隧穿势垒线条栅20和第 四隧穿势垒线条栅22，第三隧穿势垒线条栅20和第四隧穿势垒线条栅22之间的第 二一维波导18为第二量子点6；在第二一维波导18的第二量子点6处有第二线条 栅8。

在第一一维波导17的第一量子点5和第二一维波导18的第二量子点6处，有 连接第一量子点5和第二量子点6的悬浮栅23。

第一源极1、第一漏极3、第一一维波导17、第一量子点5、第一隧穿势垒线条 栅19、第二隧穿势垒线条栅21、第一线条栅7构成单电子晶体管1；第二源极2、 第二漏极4、第二一维波导18、第二量子点6、第三隧穿势垒线条栅20、第四隧穿 势垒线条栅22、第二线条栅8构成单电子晶体管2。第一隧穿势垒线条栅19和第 二隧穿势垒线条栅21上分别施加负偏压，形成单电子晶体管1的第一隧穿结9、第 二隧穿结11，并将第一一维波导17分成3段，这中间一段即第一隧穿势垒线条栅 19和第二隧穿势垒线条栅21之间的第一一维波导17为第一量子点5，第一线条栅7 用以调节、控制第一量子点5中的电子数作为边线条栅，或用以和探测对象的耦合 连接作为有自校准功能的对电荷超敏感的库仑计的探头；第三隧穿势垒线条栅20和 第四隧穿势垒线条栅22上分别施加负偏压，形成单电子晶体管2的第三隧穿结10、 第四隧穿结12，并将第二一维波导18分成3段，这中间一段即第三隧穿势垒线条栅 20和第四隧穿势垒线条栅22之间的第二一维波导18为第二量子点6，第二线条栅8 用以调节、控制第二量子点6中的电子数作为边线条栅，或用以和探测对象的耦合 连接作为有自校准功能的对电荷超敏感的库仑计的探头；悬浮栅23连接第一量子点 5和第二量子点6，并实现单电子晶体管1和单电子晶体管2的电容耦合。

在衬底上可进一步覆盖下列材料制成的缓冲外延层：1)Si、Ge或GeSi半导 体元素材料；2)GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物；3)由硅、磷离子、氮离子、砷离子、氧离子或氟化硼离 子等掺杂到Si、Ge、GeSi、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、 InGaAs或InAlGaAs半导体材料中的复合材料；4)上述1)、2)和3)所述的晶格 常数相近似且可任意组合的材料；5)氧化硅、氧化铝、氮化硅或氧化钛等绝缘材料。 这些缓冲外延层可进一步提高导电材料层的质量。若缓冲外延层为非掺杂层，它可 作为掺杂衬底与导电材料层的绝缘层，以阻止漏电电流的产生。缓冲外延层可和构 成导电材料层的各种材料相同，但材料的组合不相同，结构也不相同。

所述的衬底可为1)半导体绝缘体上的硅(即SOI)；2)氧化物材料，如蓝宝石 Al2O3、氧化硅SiO2、氧化镁MgO或钛酸锶SrTiO3等；3)玻璃、SiC、Ge、硅或在硅 表面上有一层氧化物的单晶硅；4)掺杂的半导体材料或非掺杂的半导体材料，如非 掺杂的半导体材料是GaAs、Cr-GaAs、Si或InP等；掺杂的半导体材料是N+GaAs、 N+-InP或N+-GaN等。

所述的导电材料包括1)Si、Ge或SiGe半导体元素材料；2)GaN、NAlGaAs、 NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物；3)由 硅、镁、磷离子、氮离子、砷离子、氧离子或氟化硼离子等掺杂到Si、Ge、SiGe、 GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体 材料中的复合材料；4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的 材料。

所述的隧穿势垒线条栅、线条栅或悬浮栅包括Al、Au、W、Cr、Ti、Ni、Pt、 Ge、Ta或Mo等金属层以及它们之间的任意复合层。

本发明的有自校准功能的对电荷超敏感的库仑计的制备方法，包括以下步骤， 以体积比计：

方法1

(1)衬底25的制备。采用超声和有机溶剂水浴对原始衬底反复清洗，去除原 始衬底上的尘埃、油污及污染物等，清洗完后，用H2SO4∶H2O2∶H2O＝1-100∶1-60∶ 1-5000、NH4OH∶H2O2∶H2O＝1-100∶1-60∶1-5000、H3PO4∶H2O2∶H2O＝1-100∶1-60∶1-5000 或H2SO4∶H3PO4∶H2O＝1-100∶1-60∶0-500等腐蚀液除去原始衬底表面上的伤痕，使 原始衬底表面平整；清洗，去除衬底水份，然后将衬底放入处理室进行加热除气， 得到精加工的衬底25；利用氧化或沉积方法，在精加工的衬底25上可覆盖一层缓冲 外延层；

所述的缓冲外延层是：1)Si、Ge或GeSi半导体元素材料；2)GaN、NAlGaAs、 NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物；3)由 硅、磷离子、氮离子、砷离子、氧离子或氟化硼离子等掺杂到Si、Ge、GeSi、GaN、 NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体材料 中的复合材料；4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的材料； 5)氧化硅、氧化铝、氮化硅或氧化钛等绝缘材料。

(2)利用氧化、腐蚀或沉积方法，直接在精加工的衬底25上或在衬底25上的 缓冲外延层上覆盖导电材料层24，利用体掺杂、调制掺杂或外加偏压引起导电材料 层中电子气，电子气到导电材料层上表面的距离为2-300纳米。

导电材料包括1)Si、Ge或SiGe半导体元素材料；2)GaN、NAlGaAs、NInGaAs、 NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物；3)由硅、镁、磷 离子、氮离子、砷离子、氧离子或氟化硼离子等掺杂到Si、Ge、SiGe、GaN、NAlGaAs、 NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体材料中的复合材 料；4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的材料。

(3)在导电材料层24上，利用常规光刻法、X射线光刻法、电子束光刻法、 离子束光刻法、移相掩膜光刻法等制备套刻标记，可利用腐蚀形成的部分台面、腐 蚀的槽或沉积的膜(包括金属膜)等来作为套刻标记；其金属膜是Al、Au、W、Cr、 Ti、Ni、Pt、Ge、Ta或Mo等金属层以及它们之间的任意复合层。

(4)利用套刻标记定位，采用常规光刻法制备用以制作台面的掩膜，腐蚀带有 套刻标记的导电材料层24，腐蚀掉导电材料层24掩膜图形中的部分，掩膜图形外的 导电材料层24即为制作器件的台面，所述的腐蚀可为已知的干法刻蚀或湿法腐蚀， 其中：所述的湿法腐蚀液是H2SO4∶H2O2∶H2O＝1-100∶1-60∶1-500、NH4OH∶H2O2∶H2O＝ 1-100∶1-60∶1-5000、H2SO4∶H3PO4∶H2O＝1-100∶1-60∶0-500或H3PO4∶H2O2∶H2O＝1-100∶ 1-60∶1-5000的溶液。

(5)利用套刻标记定位，用常规光刻制备掩膜，通过金属膜沉积、剥离和退火 等步骤在带有台面的导电材料层24中制备第一源极1、第二源极2和第一漏极3、 第二漏极4。金属薄膜沉积材料包括Pd、Zr、Ag、Gd、Al、Ge、Ni、Au、W、Cr、Ti、 Pt、Ge、Ta、In或Mo等金属层以及它们之间的任意复合层。剥离在溶剂中进行， 超声清洗。退火条件是在N2∶H2＝1-900∶0-500的混合气氛中合金退火，温度为 300-1200℃。

(6)利用套刻标记定位，采用常规光刻法、X射线光刻法、电子束光刻法、离 子束光刻法或移相掩膜光刻法等直接在导电材料层24上制备用以制作第一一维波导 17和第二一维波导18的图形掩膜，其掩膜材料包括1)PMMA、ZEP、AZ或SAL等光 刻胶，2)Al、Ge、Ni、Au、W、Cr、Ti、Pt、Ta或Mo等金属层以及它们之间的任 意复合层，3)氧化硅、氧化铝、氮化硅或氧化钛等绝缘材料。利用干腐蚀法或湿腐 蚀法在导电材料层24中挖第一槽13、第二槽15、第三槽14和第四槽16，挖去导 电材料层24上没有掩膜的部分，构成第一槽13、第二槽15、第三槽14和第四槽 16，第一槽13、第二槽15导致导电材料层24中的连接第一源极1和第一漏极3的 第一一维波导17的形成，其宽度为2-800纳米，高度为1-150纳米；第三槽 14和第四槽16导致导电材料层24中的连接第二源极2和第二漏极4的第二一维波 导18的形成，其宽度为2-800纳米，高度为1-150纳米。

(7)利用套刻标记定位，采用常规光刻法、X射线光刻法、电子束光刻法、离 子束光刻法、移相掩膜光刻法，在带有第一源极1和第二源极2、第一漏极3和第二 漏极4、第一一维波导17和第二一维波导18的导电材料层24上制备用以制作线条 栅的光刻胶图形掩膜，在制备的光刻胶图形掩膜上沉积金属膜，其金属膜厚度为10 -150纳米。沉积的金属膜包括Al、Au、W、Cr、Ti、Ni、Pt、Ge、Ta或Mo以及它 们之间的任意复合层。取出制作器件并放入溶剂中浸泡，经剥离等工艺去掉掩膜图 形外的金属膜，留下掩膜图形中的第一隧穿势垒线条栅19、第一线条栅7、第二隧 穿势垒线条栅21、悬浮栅23、第三隧穿势垒线条栅20、第二线条栅8和第四隧穿 势垒线条栅22。

(8)经引线连接制备出本发明的有自校准功能的对电荷超敏感的库仑计。

所用溶剂是丙酮。

方法2

(1)选用在衬底25上已覆盖有导电材料层24的材料，通过反复氧化、腐蚀的 方法减薄导电材料层24。在N2∶O2＝0-900∶1-500的混合气氛中氧化，其氧化温度为 350-1200℃。用腐蚀液HF∶H2O＝1-100∶1-5000或HCl∶H2O＝1-100∶1-5000去掉氧 化层。再氧化，再腐蚀，直到导电材料层24的厚度达到2-300纳米。利用体掺杂、 调制掺杂或外加偏压引起导电材料层中电子气，电子气到导电材料层上表面的距离 为2-300纳米。

(2)在减薄后的导电材料层24上，利用常规光刻法、X射线光刻法、电子束 光刻法、离子束光刻法或移相掩膜光刻法等制备套刻标记，可利用腐蚀形成的部分 台面、腐蚀的槽或沉积的膜(包括金属膜)等来作为套刻标记；其金属膜是W、Cr、 Pt、Ta或Mo等金属层以及它们之间的任意复合层。

(3)利用套刻标记定位，采用常规光刻法制备掩膜，腐蚀带有套刻标记的导电 材料层24，腐蚀掉导电材料层24掩膜图形中的部分，掩膜图形外的导电材料层24 即为制作器件的台面，所述的腐蚀可为已知的干法刻蚀或湿法腐蚀，其中：所述的 湿法腐蚀液是H2SO4∶H2O2∶H2O＝1-100∶1-60∶1-500、NH4OH∶H2O2∶H2O＝1-100∶1-60∶ 1-5000、H3PO4∶H2O2∶H2O＝1-100∶1-60∶1-500、KOH∶H2O＝1-100∶1-5000、NaOH∶H2O＝1-100∶1-5000、HF∶H2O＝1-100∶1-5000或HCl∶H2O＝1-100∶1-5000的溶液。

(4)利用套刻标记定位，通过光刻法在带有套刻标记的导电材料层24上制备 用于离子注入的掩膜，其掩膜材料包括1)PMMA、ZEP、AZ或SAL等光刻胶，2)Al、 Ge、Ni、Au、W、Cr、Ti、Pt、Ta或Mo等金属层以及它们之间的任意复合层，3) 氧化硅、氧化铝、氮化硅或氧化钛等绝缘材料。向掩膜注入元素，其中，注入的元 素包括硅、磷离子、氮离子、砷离子、氧离子或氟化硼离子等。离子注入后，去掉 用于离子注入的掩膜，高温退火激活注入的元素，其退火温度为500-1200℃，时间 为5-3600秒。

(5)利用套刻标记定位，通过光刻在精加工的导电材料层24上制备用以制作 第一源极1、第二源极2和第一漏极3、第二漏极4的图形光刻胶掩膜，在带光刻胶 图形掩膜上沉积金属膜，其金属膜厚度为5-900纳米。沉积的金属膜包括Pd、Zr、 Ag、Gd、Al、Ge、Ni、Au、W、Cr、Ti、Pt、Ta或Mo以及它们之间的任意复合层。 取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形外的金属膜，留下的 掩膜图形中的金属膜，经合金退火即为第一源极1、第二源极2和第一漏极3、第二 漏极4，其退火温度为300-800℃，时间5-3600秒。

(6)利用套刻标记定位，采用常规光刻法、X射线光刻法、电子束光刻法、离 子束光刻法或移相掩膜光刻法等直接在导电材料层24上制备用以制作第一一维波导 17、第二一维波导18的图形掩膜，其掩膜材料包括1)PMMA、ZEP、AZ或SAL等光 刻胶；2)Al、Ge、Ni、Au、W、Cr、Ti、Pt、Ge、Ta或Mo等金属层以及它们之间 的任意复合层；3)氧化硅、氧化铝、氮化硅或氧化钛等绝缘材料。利用干腐蚀法或 湿腐蚀法在导电材料层24中挖第一槽13、第二槽15、第三槽14和第四槽16，挖 去导电材料层24上没有掩膜的部分，构成第一槽13、第二槽15、第三槽14和第四 槽16，第一槽13和第二槽15导致导电材料层24中的连接第一源极1和第一漏极3 的第一一维波导17的形成，其宽度为2-800纳米，高度为1-150纳米；第三槽14 和第四槽16导致导电材料层24中的连接第二源极2和第二漏极4的第二一维波导 18的形成，其宽度为2-800纳米，高度为1-150纳米。

(7)利用套刻标记定位，采用常规光刻法、X射线光刻法、电子束光刻法、离 子束光刻法、移相掩膜光刻法，在带有第一源极1和第二源极2、第一漏极3和第二 漏极4、第一一维波导17和第二一维波导18的导电材料层24上制备用以制作线条 栅的光刻胶图形掩膜，在制备的光刻胶图形掩膜上沉积金属膜，其金属膜厚度为10- 150纳米。沉积的金属膜包括Al、Au、W、Cr、Ti、Ni、Pt、Ta或Mo以及它们之间 的任意复合层。取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形外的 金属膜，留下掩膜图形中的第一隧穿势垒线条栅19、第一线条栅7、第二隧穿势垒 线条栅21、悬浮栅23、第三隧穿势垒线条栅20、第二线条栅8和第四隧穿势垒线条 栅22。

(8)经引线连接制备出本发明的有自校准功能的对电荷超敏感的库仑计。

所用溶剂是丙酮。

本发明的对电荷超敏感库仑计中的第一线条栅7或第二线条栅8与被探测对象 连接，如与被探测对象的量子点连接，用以探测量子点中的电荷变化；或与单电子 逻辑电路集成连接，用以探测电子的行为、路径；或与单电子存储器集成连接，用 以探测单电子的存储过程；或镶嵌在生物的神经附近，用以探测神经电流。

本发明的有自校准功能的对电荷超敏感库仑计，其在利用单电子晶体管集成时 的方法较已知的集成方法有下列优点：1)量子点的大小、量子点势垒及其它们的位 置都可完全按需求实现，使其集成有理想可控的电特性；2)晶体管间耦合完全由量 子点间电容耦合确定，避免了量子点间的隧穿耦合，使其集成稳定可靠；3)可方便 地实现有高级功能的逻辑器件和电路。

本发明的有自校准功能的对电荷超敏感的库仑计，较已知的敏感器件有下列优 点：1)对电荷极敏感，可探测万分之一的电子电荷；2)不仅可探测静止的电荷， 还可探测运动的电荷；3)能与微电子器件、电路集成，实现单电子存储器并能监控 其单电子过程；4)用于代替已知的电流输运技术，研究纳米器件的电特性，研究量 子点的特性，包括能级、填充电子分布和静电化学势等；5)可应用于生物信息领 域，包括神经电流的探测等。

                              附图说明

下面结合附图及实施例对本发明进行详细说明：

图1本发明的有自校准功能的对电荷超敏感库仑计的原理示意图。

图2本发明的有自校准功能的对电荷超敏感库仑计的立体结构示意图。

图3本发明的有自校准功能的对电荷超敏感库仑计的平面投影示意图。

图中标示：

1、2.源极                   3、4.漏极           5、6.量子点

7、8、19、20、21、22、23.线条栅        9、10、11、12.隧穿结

13、14、15、16.槽                           17、18.一维波导

                             具体实施方式

实施例1：

将所选用的Si-GaAs衬底反复清洗：1)三氯乙烯超声清洗5次，每次10分 钟；2)丙酮水浴清洗5次，每次10分钟；3)酒精超声清洗5次，每次10分钟； 4)去离子水超声清洗6次，每次10分钟。清洗完再用H2SO4∶H2O2∶H2O＝5∶1∶1 腐蚀液除去表面上的伤痕并使表面更平整。用去离子水冲洗5次，每次10分钟。 冲洗后捞出，吹干水分，传入处理室进行热处理除气：加热温度为450℃，时间为 30分钟。温度降为50℃后将衬底传入分子束外延生长室，在As炉快门打开的富 As环境下缓慢加热Si-GaAs衬底。在580℃烧掉Si-GaAs衬底上的氧化物(即衬底 脱膜)并用高能电子衍射监视衬底脱膜过程。当高能电子衍射图样出现清晰条纹 后，衬底温度再升到610℃并维持10分钟，然后温度降到580℃在衬底上生长8000 纳米的GaAs缓冲外延层。在缓冲外延层上生长含有二维电子气的导电材料层。具 体步骤为：关闭Si炉快门，打开Ga炉快门和Al炉快门，提高衬底温度到610℃， 生长10纳米厚Al0.3Ga0.7As势垒层，再打开Si炉快门，生长50纳米的 Si-Al0.3Ga0.7As，其中Si掺杂含量为1×1018cm-3；关闭Ga、As、Al、Si炉快门，降低衬 底温度到580℃，然后Ga、As快门以2秒的的间隔交替开关，生长5纳米厚GaAs层，关闭Ga快门，降低衬底温度。当衬底温度达到350℃时，关闭As炉快门，这 就完成了衬底25上的带有二维电子气的导电材料层24的生长。

利用电子束光刻法制备“+”字形的套刻标记：1)将已覆盖导电材料层的 衬底分别在三氯乙烯、丙酮、无水乙醇中，超声清洗5分钟；2)在110℃烘烤30 分钟，去掉导电材料层表面水汽；3)用匀胶机在导电材料层表面上覆盖上160纳 米厚的电子束光刻胶PMMA并在170℃烘烤60分钟；4)用电子束光刻法制备左右 对称的两“+”字标记；5)用甲基异丁基甲酮显影30秒，并用异丙酮定影50秒； 6)用无水乙醇清洗60秒并放进电子束蒸发室；7)当蒸发室的真空度达7×10-4Pa 时，蒸发50纳米钛/300纳米金；8)超声剥离；留下的掩膜图形中的Ti/Au为 “+”字图形的套刻标记。组成“+”字图形的两条线条的宽度都为1微米，长度 都为2000微米。

利用套刻标记定位，采用常规光刻法制备用以制作台面的掩膜，腐蚀带有套刻 标记的导电材料层，腐蚀掉导电材料层掩膜图形中的部分，掩膜图形外的导电材料 层即为制作器件的台面，腐蚀液是H2SO4∶H2O2∶H2O＝5∶1∶50。其腐蚀深度为120纳 米。

利用制备的套刻标记，通过光刻法制备用以制作第一源极1、第二源极2和第 一漏极3、第二漏极4的图形AZ1400掩膜，在掩膜上沉积(Au0.88Ge0.12)0.92Ni0.8，在丙 酮中浸泡60分钟，经剥离等工艺去掉掩膜图形外的(Au0.88Ge0.12)0.92Ni0.8，留下掩膜图 形中的(Au0.88Ge0.12)0.92Ni0.8，去离子水超声清洗6次，每次10分钟。在N2∶H2＝3∶1的混 合气氛中合金退火，温度为410℃，时间为50秒。这时留下掩膜图形中的 (Au0.88Ge0.12)0.92Ni0.8即为第一源极1、第二源极2和第一漏极3、第二漏极4。

利用电子束光刻法直接在导电材料层24上制备用以制作第一一维波导17、第 二一维波导18的PMMA图形掩膜，用湿法腐蚀法挖第一槽13、第二槽15、第三槽14 和第四槽16，其腐蚀液为H2SO4∶H2O2∶H2O＝5∶1∶50。挖去导电材料层24上没有掩 膜的部分，构成第一槽13、第二槽15、第三槽14和第四槽16，第一槽13和第二槽 15导致导电材料层24中的连接第一源极1和第一漏极3的第一一维波导17的形成， 其宽度为280纳米，高度为60纳米；第三槽14和第四槽16导致导电材料层24中 的连接第二源极2和第二漏极4的第二一维波导18的形成，其宽度为300纳米，高 度为60纳米。

利用套刻标记定位，采用电子束光刻法，在带有第一源极1和第二源极2、第 一漏极3和第二漏极4、第一一维波导17和第二一维波导18的导电材料层24上制 备用以制作线条栅的PMMA光刻胶图形掩膜，在制备的光刻胶图形掩膜上沉积10纳 米Ti/30纳米Au膜，取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形 外的Ti/Au膜，留下掩膜图形中的第一隧穿势垒线条栅19、第一线条栅7、第二隧 穿势垒线条栅21、悬浮栅23、第三隧穿势垒线条栅20、第二线条栅8和第四隧穿势 垒线条栅22。

引线连接后，就制备出了如图1-3所示的有自校准功能的对电荷超敏感的库仑 计。

实施例2：

按实施例1的方法，将所选用的Cr-GaAs衬底反复清洗。清洗完再用 H2SO4∶H2O2∶H2O＝8∶1∶1腐蚀液除去表面上的伤痕并使表面平整。冲洗、吹干、除 气后将衬底传入分子束外延生长室，在As炉快门打开的富As环境下缓慢加热 Cr-GaAs衬底。在590℃烧掉Cr-GaAs衬底上的氧化物(即衬底脱膜)并用高能电子 衍射监视衬底脱膜过程。当高能电子衍射图样出现清晰条纹后，衬底温度再升到620℃ 并维持10分钟，然后温度降到590℃在衬底上生长8000纳米的GaAs缓冲外延层。 关Ga炉快门，开Si炉快门在缓冲外延层上沉积Si原子，其沉积的Si原子的面密 度为1×1013cm-2。关闭Si炉快门，开Ga炉快门，在590℃生长30纳米的GaAs。关闭 Ga炉快门，降低衬底温度。当衬底温度达到350℃时，关闭As炉快门，这就完成了 衬底上的带有二维电子气的导电材料层的生长。

利用电子束光刻法制备“「”字形的套刻标记：1)将已覆盖导电材料层的衬底 分别在三氯乙烯、丙酮、无水乙醇中超声清洗5分钟；2)在110℃烘烤30分钟，去 掉导电材料层表面水汽；3)用匀胶机在导电材料层表面上覆盖上160纳米厚的电子 束光刻胶PMMA并在170℃烘烤60分钟；4)用电子束光刻法制备左右对称的两“「” 字标记，其线宽为1微米，边长为2000微米；5)用甲基异丁基甲酮显影30秒，并 用异丙酮定影50秒；6)用无水乙醇清洗60秒并放进电子束蒸发室；7)当蒸发室 的真空度达3×10-4Pa时，蒸发50纳米Cr/300纳米金；8)超声剥离；9)长时间UV 曝光60分以上并用甲基异丁基甲酮显影80秒，并用异丙酮定影50秒以去掉残余的 电子束光刻胶。

利用套刻标记定位，采用常规光刻法制备用以制作台面的AZ1400掩膜，腐蚀带 有套刻标记的导电材料层，其中，腐蚀掉导电材料层掩膜图形中的部分，掩膜图形 外的导电材料层即为制作器件的台面，腐蚀液是H2SO4∶H2O2∶H2O＝5∶1∶50。其腐蚀 深度为90纳米。

利用套刻标记定位，通过常规光刻法制备用于制作第一源极1、第二源极2和 第一漏极3、第二漏极4的AZ1400掩膜，在掩膜上沉积(Au0.88Ge0.12)0.92Ni0.8，在丙酮 中浸泡60分钟，经剥离等工艺去掉掩膜图形外的(Au0.88Ge0.12)0.92Ni0.8，留下的掩膜图 形中的(Au0.88Ge0.12)0.92Ni0.8，去离子水超声清洗6次，每次10分钟。在N2∶H2＝3∶1的混 合气氛中合金退火，温度为410℃，时间为50秒。这时留下掩膜图形中的 (Au0.88Ge0.12)0.92Ni0.8即为第一源极1、第二源极2和第一漏极3、第二漏极4。

利用电子束光刻法直接在导电材料层24上制备用以制作第一一维波导17、第 二一维波导18的PMMA图形掩膜，用湿法腐蚀法挖挖第一槽13、第二槽15、第三槽 14和第四槽16，其腐蚀液为H2SO4∶H2O2∶H2O＝7∶1∶30。挖去导电材料层24上没有 掩膜的部分，构成挖第一槽13、第二槽15、第三槽14和第四槽16，第一槽13、第 二槽15导致导电材料层24中的连接第一源极1和第一漏极3的第一一维波导17的 形成，其宽度为250纳米，高度为50纳米；第三槽14和第四槽16导致导电材料层 24中的连接第二源极2和第二漏极4的第二一维波导18的形成，其宽度为260纳米， 高度为50纳米。

利用套刻标记定位，采用电子束光刻法，在带有第一源极1和第二源极2、第 一漏极3和第二漏极4、第一一维波导17和第二一维波导18的导电材料层24上制 备用以制作线条栅的PMMA光刻胶图形掩膜，在制备的光刻胶图形掩膜上沉积15纳 米Ti/26纳米Au膜，取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形 外的Ti/Au膜，留下掩膜图形中的第一隧穿势垒线条栅19、第一线条栅7、第二隧 穿势垒线条栅21、悬浮栅23、第三隧穿势垒线条栅20、第二线条栅8和第四隧穿势 垒线条栅22。

引线连接后，就制备出了本发明的有自校准功能的对电荷超敏感的库仑计。

实施例3：

将所选的蓝宝石(Al2O3)衬底反复清洗：1)三氯乙烯超声清洗5次，每次10 分钟；2)丙酮水浴清洗5次，每次10分钟；3)酒精超声清洗5次，每次10分钟； 4)去离子水超声清洗3次，每次4分钟。清洗完再用H2SO4∶H3PO4＝3∶1腐蚀液除 去蓝宝石Al2O3衬底表面上的伤痕并使表面平整，其腐蚀液的温度为160℃。用去离 子水冲洗3次，每次8分钟。冲洗后捞出，吹干水分，传入处理室进行热处理即除 气：加热温度为450℃，时间为30分钟。温度降为室温后将衬底传入分子束外延生 长室。关闭所有炉子的快门，向清洗后传入生长室的蓝宝石衬底表面喷氮气即衬底 的氮化，其氮化温度为800℃。用高能电子衍射监视AlN的退火过程，提高并维持衬 底温度在850℃，当高能电子衍射图样出现清晰条纹后，将温度降到820℃生长2微米 厚的GaN，将温度升到850℃生长10纳米厚的Al0.22Ca0.78N和25纳米厚的Si-Al0.22Ga0.78N， 其Si的掺杂浓度为1×1018cm-2。所生长的2微米GaN、10纳米Al0.22Ga0.78N和25纳米 Si-Al0.22Ga0.78N为蓝宝石衬底上生长的带有二维电子气的导电材料层24。

利用电子束光刻法在导电材料层24上制备“+”字形的套刻标记：1)将已覆 盖导电材料层的衬底分别在三氯乙烯、丙酮、无水乙醇中，超声清洗5分钟；2)在 110℃烘烤30分钟，去掉导电材料层表面水汽；3)用匀胶机在导电材料层表面上覆 盖上160纳米厚的电子束光刻胶PMMA并在170℃烘烤60分钟；4)用电子束光刻法 制备左右对称的两“+”字标记，组成“+”字标记的两条线的线宽都为1微米，长 度都为2000微米；5)用甲基异丁基甲酮显影30秒，并用异丙酮定影50秒；6)用 无水乙醇清洗60秒。利用电子束光刻法在导电材料层(7)上制备用以制作“+”套 刻标记和隔离台面的PMMA图形掩膜。利用反应离子刻蚀制备套刻标记台面和器件隔 离台面，其刻蚀气体为Cl2，刻蚀温度为120℃。

利用制备的套刻标记，通过常规光刻法制备用以制作第一源极1、第二源极2 和第一漏极3、第二漏极4的图形AZ1400掩膜，在图形AZ1400掩膜上沉积20纳米 Ti/10纳米Al，在丙酮中浸泡60分钟，经剥离等工艺去掉掩膜图形外的Ti/Al，留 下的掩膜图形中的Ti/Al，去离子水超声清洗5次，每次8分钟。在N2中退火40秒， 其温度为900℃。这时留下掩膜图形中的Ti/Al即为第一源极1、第二源极2和第一 漏极3、第二漏极4。

利用电子束光刻法直接在导电材料层24上制备用以制作第一一维波导17、第 二一维波导18的PMMA图形掩膜，采用反应离子刻蚀法挖挖第一槽13、第二槽15、 第三槽14和第四槽16，其刻蚀气体为Cl2。挖去导电材料层24上没有掩膜的部分， 构成第一槽13、第二槽15、第三槽14和第四槽16，第一槽13、第二槽15导致导 电材料层24中的连接第一源极1和第一漏极3的第一一维波导17的形成，其宽度 为300纳米，高度为30纳米；第三槽14和第四槽16导致导电材料层24中的连接 第二源极2和第二漏极4的第二一维波导18的形成，其宽度为300纳米，高度为30 纳米。

利用套刻标记定位，采用电子束光刻法，在带有第一源极1和第二源极2、第 一漏极3和第二漏极4、第一一维波导17和第二一维波导18的导电材料层24上制 备用以制作线条栅的PMMA光刻胶图形掩膜，在制备的光刻胶图形掩膜上沉积50纳 米Au膜，取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形外的Au膜， 留下掩膜图形中的第一隧穿势垒线条栅19、第一线条栅7、第二隧穿势垒线条栅21、 悬浮栅23、第三隧穿势垒线条栅20、第二线条栅8和第四隧穿势垒线条栅22。

引线连接后，就制备出了有自校准功能的对电荷超敏感的库仑计。

实施例4：

选用(001)取向的P型SOI衬底，SOI中的氧掩埋层即为制备本发明单电子晶 体管的衬底25，SOI上的Si单晶膜即为导电材料层24。按已知的SOI衬底清洗方法 清洗后，通过反复氧化、腐蚀的方法减薄导Si单晶膜24，使其厚度达到70纳米。 所述的氧化是干氧氧化，在N2∶O2＝1∶1的混合气氛中氧化，其氧化温度为850℃。以体 积比计，用腐蚀液HF∶H2O＝1∶10去掉氧化层。衬底上施加偏压，形成导电材料层 11中的二维电子气。

利用电子束光刻法在减薄后的Si单晶膜24上，制备带“+”字图形的光刻胶 PMMA掩膜，在带光刻胶图形PMMA掩膜上用贱射法沉积金属膜，其金属膜为50纳米 Cr/300纳米W/50纳米Cr。取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩 膜图形外的Cr/W/Cr，留下的掩膜图形中的Cr/W/Cr为“+”字图形的套刻标记。组 成“+”字图形的两条线条的宽度都为1微米，长度都为2000微米。

在带有套刻标记的Si单晶膜24上沉积20纳米厚SiO2和120纳米厚的Si3N4。 利用已知的反应离子刻蚀法去掉有源区外的120纳米厚的Si3N4，用HF∶H2O＝1∶10腐 蚀液去掉露出的20纳米厚SiO2，利用已知的湿氧氧化方法氧化露出的Si单晶膜24， 实现器件的隔离和制作器件的台面。

在带有套刻标记的Si单晶膜24上沉积20纳米厚SiO2和120纳米厚的Si3N4。 利用套刻标记定位，通过光刻法在沉积的20纳米厚SiO2和120纳米厚的Si3N4上制 备用于砷离子注入的掩膜，向掩膜注入100keV砷离子，剂量为8×1015cm-2。砷离子注 入后，用未稀释H3PO4在80℃煮38分钟去掉120纳米厚的Si3N4，用HF∶H2O＝1∶10腐 蚀液去掉20纳米厚SiO2。在N2∶H2＝2∶1的混合气氛中退火，其温度为1080℃，退火 间为7秒。

再用常规光刻法在导电材料层24上制备用以制作第一源极1、第二源极2和第 一漏极3、第二漏极4的图形AZ1400光刻胶掩膜，在带光刻胶图形掩膜上沉积1微 米厚的Al膜。取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形外的金 属膜，留下的掩膜图形中的金属膜经合金退火即为第一源极1、第二源极2和第一漏 极3、第二漏极4，其退火温度为450℃。

利用套刻标记定位，采用电子束光刻法直接在有套刻标记的Si单晶膜24上制 备用以制作第一一维波导17、第二一维波导18的PMMA图形掩膜，利用电子回旋共 振干法的刻蚀法在SF6气氛和120℃刻蚀带有图形掩膜的Si单晶膜24，将Si单晶 膜24上没有掩膜的部分刻蚀掉即挖第一槽13、第二槽15、第三槽14和第四槽16。 第一槽13、第二槽15导致导电材料层24中的连接第一源极1和第一漏极3的第一 一维波导17的形成，其宽度为300纳米，高度为70纳米；第三槽14和第四槽16 导致导电材料层24中的连接第二源极2和第二漏极4的第二一维波导18的形成， 其宽度为310纳米，高度为70纳米。

利用套刻标记定位，采用电子束光刻法在带有第一源极1和第二源极2、第一 漏极3和第二漏极4、第一一维波导17和第二一维波导18的Si单晶膜24上制备用 以制作线条栅的PMMA光刻胶图形掩膜，在制备的光刻胶图形掩膜上沉积80纳米Al膜，取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形外的Al膜，留下 掩膜图形中的第一隧穿势垒线条栅19、第一线条栅7、第二隧穿势垒线条栅21、悬 浮栅23、第三隧穿势垒线条栅20、第二线条栅8和第四隧穿势垒线条栅22。

引线连接，就制备出本发明的有自校准功能的对电荷超敏感的库仑计。