技术领域
[0001] 本
发明涉及
磁性存储和
自旋电子学领域，尤其涉及单电子磁电阻结构及其自旋
二极管、自旋晶体管、
传感器、磁性随机存取
存储器和磁逻辑器件单元。
背景技术
[0002] 通常的磁电阻结构由
铁磁/非磁/铁磁的层状三明治结构构成，当两磁性
电极磁化方向平行和反平行时将导致电阻的变化，称为磁电阻效应。其中中间非磁性层分别为非磁金属或绝缘势垒时对应
巨磁电阻(GiantMagnetoresistance-GMR)和隧穿磁电阻(Tunneling Magnetoresistance-TMR)结构，例如Co/Cu/Co和CoFeB/AlOx/CoFeB。然而这两类磁电阻结构在100纳米尺度下的
信噪比仍然相对较低、功耗较高，已不能适应未来人们进一步发展更高
密度和小型化自旋电子学器件的要求。所以产业界迫切需求进一步提高磁阻单元的磁电阻以提高信噪比，并且同时要做到显著降低功耗。
发明内容
[0003] 因此，本发明的一个目的是提供一种信噪比较高且低功耗的基于库仑阻塞的GMR多层
量子点磁电阻结构。
[0004] 本发明的另一个目的是提供另一种信噪比较高且低功耗的基于库仑阻塞的双势垒磁性量子点结构。
[0005] 本发明的目的是通过以下技术方案实现的：
[0006] 根据本发明的第一个方面，提供一种GMR量子点
单电子隧穿磁阻结构，其包括一衬底，及其上的底部导电层、第一势垒层、GMR磁性量子点层、第二势垒层、顶部导电层。
[0007] 在上述技术方案中，所述GMR磁性量子点层包括量子点和填充在量子点之间的势垒材料，该量子点横向尺寸为0.5～100nm，并且该量子点具有铁
磁层/非磁金属层/铁磁层或半金属层/非磁金属层/半金属层的结构，其中所述铁磁层厚度为0.4～10nm，非磁金属层厚度为0.4～5nm，半金属层厚度为0.4～10nm。
[0008] 在上述技术方案中，所述顶部和底部导电层为非磁金属材料、
铁磁性金属材料、半金属磁性材料或磁性
半导体材料，厚度为1～500nm。
[0009] 在上述技术方案中，所述第一、第二势垒层和填充在量子点中的所述势垒材料包括金属
氧化物绝缘膜、NaCl
薄膜、金属氮化物绝缘膜、CMR绝缘材料、类金刚石薄膜或由半导体材料制成，厚度为0.5～5.0nm；或为有机绝缘和
有机半导体膜，厚度为1～200nm。
[0010] 根据本发明的第二个方面，提供一种双势垒磁性量子点结构，包括核心膜层，其中，所述核心膜层从下至上包括：底部电极、第一势垒层、磁性量子点层、第二势垒层以及顶部电极。
[0011] 在上述技术方案中，所述底部和顶部电极包括非磁金属材料，厚度为1～500nm；所述的非磁金属材料包括Au、Pt、Cu、Ru、Al、Cr、Ta、Ag或其
合金；
[0012] 在上述技术方案中，所述底部和顶部电极包括铁磁性金属材料、半金属磁性材料或磁性半导体材料，厚度为1～500nm。
[0013] 在上述技术方案中，所述磁性量子点层包括量子点和填充在量子点之间的势垒材料，所述量子点可以由铁磁性材料、半金属磁性材料、或者磁性半导体材料制成，其横向和纵向尺寸为0.5～100nm。
[0014] 在上述技术方案中，所述第一和第二势垒层及填充在量子点之间的所述势垒材料采用金属氧化物绝缘膜、NaCl薄膜、金属氮化物绝缘膜、CMR绝缘材料、类金刚石薄膜或半导体材料制成，厚度为0.5～5.0nm；或为有机绝缘和有机半导体膜，厚度为1～200nm。
[0015] 根据本发明的第三个方面，提供一种自旋二极管，其中包括上述任一GMR量子点单电子隧穿磁阻结构和上述任一双势垒磁性量子点结构。
[0016] 根据本发明的第四个方面，提供一种自旋晶体管，包括发射极、集电极和基极，其中：
[0017] 所述发射极为上述任一GMR量子点单电子隧穿磁电阻结构中的顶部导电层；
[0018] 所述集电极为该GMR量子点单电子隧穿磁电阻结构中的底部导电层；
[0019] 所述基极为该GMR量子点单电子隧穿磁电阻结构中的GMR量子点层。
[0020] 根据本发明的第五个方面，提供一种自旋晶体管，包括发射极、集电极和基极，其中：
[0021] 所述发射极为上述任一双势垒磁性量子点磁阻结构中的顶部电极；
[0022] 所述集电极为该双势垒磁性量子点磁阻结构中的底部电极；
[0023] 所述基极为该双势垒磁性量子点磁阻结构中的磁性量子点层。
[0024] 根据本发明的第六个方面，提供一种传感器，包括磁电阻单元，其中，所述磁电阻单元为上述任一GMR量子点单电子隧穿磁阻结构，或上述任一双势垒磁性量子点磁阻结构。
[0025] 根据本发明的第七个方面，提供一种磁性随机存取存储单元，包括磁性多层膜，其中，该磁性多层膜为上述任一GMR量子点单电子隧穿磁阻结构，或上述任一双势垒磁性量子点磁阻结构。
[0026] 根据本发明的第八个方面，提供一种包括
权利要求18的磁性随机存取存储单元的磁性
随机存取存储器。
[0027] 根据本发明的第九个方面，提供一种磁逻辑器件单元，包括磁电阻单元，其中，所述磁电阻单元为上述任一GMR量子点单电子隧穿磁阻结构，或上述任一双势垒磁性量子点磁阻结构。
[0028] 与
现有技术相比，本发明的优点在于：利用库仑阻塞形成的磁阻设计能有效提高隧穿磁电阻效应，提高在器件应用中的信噪比，同时利用单电子隧穿降低了隧穿
电流，因此可以进一步减小器件应用中的功耗。
附图说明
[0029] 以下参照附图对本发明的
实施例做进一步详细描述，其中：
[0030] 图1(a)和1(b)为本发明实施例的GMR量子点单电子隧穿磁电阻结构理论上的纵向剖面结构示意图，其中分别在GMR量子点磁矩反平行和平行的情况下；
[0031] 图2为本发明实施例的GMR量子点单电子隧穿磁电阻结构的一种实际可能的纵向剖面结构示意图；
[0032] 图3(a)为本发明实施例的GMR量子点单电子隧穿磁电阻结构的另一种实际可能的纵向剖面结构示意图；
[0033] 图3(b)为图3(a)的本发明实施例的GMR量子点单电子隧穿磁电阻结构的量子点层面内俯视图；
[0034] 图4为本发明实施例的GMR量子点单电子隧穿磁电阻结构在
偏压V下的能带结构图；
[0035] 图5为本发明实施例的以磁性材料为电极的双势垒磁性量子点结构的纵向剖面结构示意图；
[0036] 图6为本发明实施例的以磁性材料为电极的双势垒磁性量子点结构在偏压V下的能带结构图。
[0037] 图7为本发明实施例的以非磁金属为电极的双势垒磁性量子点结构在偏压V下的能带结构图；
具体实施方式
[0038] [实施例1]：
[0039] 根据本发明的一个实施例，提供一种GMR量子点单电子隧穿磁电阻结构。如图1(a)和图1(b)所示，其分别是在GMR量子点磁矩反平行和平行的情况下，本发明实施例的GMR量子点单电子隧穿磁电阻结构的纵向剖面结构示意图。该GMR量子点单电子隧穿磁电阻结构包括一衬底(未示出)，及其上的电极E1(也称底部导电层)、核心膜层、电极E2(也称顶部导电层)，其中所述核心膜层从下至上包括：绝缘势垒层I1、GMR磁性量子点层GMR-D(即GMR Dots)、绝缘势垒层I2，即该核心膜层的结构可表示为I1/GMR-D/I2。该GMR-D层包括多个量子点和填充在量子点之间的势垒材料。
[0040] 以下为采用磁控
溅射法制备上述GMR量子点单电子隧穿磁电阻结构的过程：利用高
真空磁控溅射设备在经过常规方法清洗的Si/SiO2衬底上首先沉积厚度为10-100nm的底部导电层Cu；溅射沉积1nm的MgO，形成第一层绝缘层；在形成的MgO绝缘层上依次溅射沉积Co(0.8nm)、Cu(0.4nm)、Co(0.8nm)，在MgO上三维模式生长形成Co/Cu/Co的GMR磁性量子点层；溅射沉积1nm的MgO，形成第二层MgO绝缘层；沉积10-100nm的上部电极层Cu。沉积好的磁性多层膜采用现有技术中的微加工技术，即首先经过涂胶、前烘，再在
电子束曝光机上，根据所需的图形对薄膜样品进行曝光，接着显影、定影、后烘，然后用离子
刻蚀方法把磁性多层膜刻成所需图形，最后用去胶剂浸泡进行去胶。然后在此刻蚀成形的多层膜结构上，利用常规的薄膜生长手段，例如磁控溅射、
电子束蒸发、
脉冲激光沉积、电化学沉积、分子束
外延等，沉积一层100nm厚的SiO2绝缘层，将各多层膜进行掩埋并且相互隔离，采用现有技术中的微加工技术进行刻蚀，即首先在聚焦离子束设备上
定位到沉积有多层膜的
位置，接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀，使得绝缘层下掩埋的磁性多层膜暴露。用常规半导体微加工工艺加工出电极，即首先经过涂胶、前烘，再在紫外、深紫外曝光机上，利用带有待加工图案的
光刻版进行曝光，接着显影、定影、后烘，然后用离子刻蚀方法把多层膜上的导电层刻成四个电极的形状，最后用去胶剂浸泡进行去胶，即得到本发明的GMR多层量子点磁电阻结构。图2和图3(a)为本发明实施例的GMR量子点单电子隧穿磁电阻结构的两种实际可能的纵向剖面结构示意图，其分别表示在纵向或横向方向上所形成的量子点。图3(b)为图3(a)的本发明实施例的GMR量子点单电子隧穿磁电阻结构的量子点层面内俯视图；其中GMR量子点结构中的黑色圈部分为铁磁材料，白色圈部分为非磁金属材料。
[0041] 对于本领域技术人员应该理解，本发明的上述GMR量子点单电子隧穿磁电阻结构及以下将要描述的双势垒磁性量子点结构可以在任意一种
选定的现有技术的衬底上，利用常规的薄膜制备方法和相应的微加工工艺制备而成。所述的薄膜制备方法可以为磁控溅射、分子束外延(MBE)、
电子束蒸发、脉冲激光沉积(PLD)、金属氧化物
化学气相沉积(MOCVD)、电化学沉积或溶胶-凝胶法等。所述的微加工工艺可以为光刻法、金属掩膜法、离子束刻蚀、聚焦离子束刻蚀和化学反应刻蚀等。其中磁量子点可以通过上述常规薄膜制备方法利用超薄膜的三维岛状生长制备、化学自组装微加工的方法制备，并且可以使用微加工方法或绝缘体微米、亚微米或纳米颗粒掩模方法制备成所需的隧道结图形结构，该图形结构可以为方形、矩形、椭圆形、六
角形或其对应的空心环状磁矩闭合型磁性隧道结结构。
[0042] 上述本发明提出的单电子磁电阻结构是基于库仑阻塞原理来实现的。库仑阻塞效应描述了当一个电子隧穿到一个小电容C的量子点(典型尺寸0.4-20nm)上时的静
电能的2
增加(公式Ec＝e/2C)，当电容足够小时静电能的增加将阻止电子的连续隧穿，导致分立的库仑能级，这种情况下仅当外加偏压与量子点能级共振时才有电流通过。本发明的磁电阻结构的基本思想是利用量子点的库仑阻塞效应，在量子点中产生与磁化状态有关的库仑能级。在一定偏压下，只对其中一种磁化状态库仑能级发生共振隧穿，有隧穿电流，而另一状态下的隧穿受抑制，而磁化状态可以被
磁场调控，从而获得高隧穿磁电阻效应，同时因为电流是通过单电子的隧穿形成，因此能有效降低磁阻单元的功耗。
[0043] 在本发明的GMR量子点单电子隧穿磁电阻结构中，当不加外磁场时，GMR量子点中两铁磁层处于反铁磁耦合状态，施加较大外磁场可以使GMR量子点中两铁磁层平行排列。由于库仑阻塞效应，GMR量子点在磁化状态平行时库仑能级较低，反平行时较高。(如图4所示)，当外加偏压处于两库仑能级之间时，平行时有较大的隧穿电流(隧穿电导)通过，而反平行的隧穿受抑制，因此获得巨大隧穿磁电阻效应，同时因为电流是单电子的隧穿形成，能有效降低磁阻单元的功耗。
[0044] 对于本领域的技术人员来说应该理解，以上各层仅为示例性的，在本发明的GMR多层量子点磁电阻结构的其他实施例中，所述GMR磁性量子点的横向和纵向尺寸可以为0.5-100nm，另外该GMR量子点可以是诸如Fe/Cr/Fe、Co/Cu/Co、CoFe/Ru/CoFe、Co/Cr/Co等FM/NM/FM的三明治结构，其中FM厚度为0.4-10nm，NM厚度为0.4-5nm；还可以是诸如Co2MnSi/Cu/Co2Mn/Si等HM/NM/HM的结构，其中HM厚度为0.4-10nm，NM厚度为0.4～5nm。
更具体地，所述非磁金属材料NM包括Au、Pt、Cu、Ru、Al、Cr、Ta、Ag或其合金。所述铁磁性金属材料FM包括诸如Fe、Co、Ni等3d过渡族磁性单质金属、或诸如Sm、Gd、Nd等稀土单质金属、或诸如Co-Fe、Co-Fe-B、Co-Fe-Si-B、Ni-Fe、Gd-Y等铁磁性合金、或诸如La1-xSrxMnO3、Pr1-xCaxMnO3等CMR(colossal magnetoresistance庞磁阻)磁性金属材料。所述半金属磁性材料HM包括Fe3O4、CrO2、和诸如Co2MnSi等的Heussler合金。填充在量子点之间的势垒材料可以与以下将描述的I1或I2势垒材料相同。所述的电极导电层E1、E2可以采用上述非磁金属材料NM，铁磁性材料FM，半金属磁性材料HM，还可以采用磁性半导体材料MSC，所述磁性半导体材料MSC包括Fe、Co、Ni、V、Mn掺杂的ZnO、TiO2、HfO2或SnO2，或者是Mn掺杂的GaAs、InAs、GaN或ZnTe。该电极导电层E1、E2的厚度可以为1～500nm，E1和E2的厚度可以相同，也可以不同。所述势垒层I1、I2可以采用诸如AlOX、MgO、TiO2、HfO2等金属氧化物绝缘膜、NaCl薄膜、金属氮化物绝缘膜、诸如La1-xSrxMnO3、Pr1-xCaxMnO3等CMR绝缘材料、类金刚石薄膜或半导体材料制成，例如ZnO、Si、Ga、GaN、GaAs、GaAlAs、InGaAs、或InAs，该势垒层的厚度为0.5～5.0nm；或者采用
硬脂酸、Alq3等厚度为1-200nm的有机绝缘或有机半导体势垒。I1和I2的厚度可以相同，也可以不同。所述衬底可以采用本领域公知的常规材料所代替。
[0045] 表1为根据本发明的上述实施例，利用现有技术的常规制膜方法制备的各种GMR多层量子点结构的示例。
[0046] 表1
[0047]
[0048]
[0049] [实施例2]：
[0050] 根据本发明的另一个实施例，提供一种以磁性材料为电极的双势垒磁性量子点磁电阻结构。该双势垒磁性量子点结构包括一衬底，及其上的下部缓冲导电层、下部反铁磁性钉扎层、核心膜层、上部反铁磁性钉扎层、顶部保护层和导电层。图5为本发明的磁性电极双势垒量子点结构的核心膜层的剖面结构示意图。所述核心膜层如图5所示从下至上包括：底部铁磁电极M1、绝缘势垒层I1、铁磁量子点层FM-D(Ferromagnetic-Dots)、绝缘势垒层I2以及顶部铁磁电极M2，即核心膜层的结构可表示为M1/I1/FM-D/I2/M2。该FM-D层包括磁性量子点和填充在磁性量子点之间的势垒材料。其中，底部铁磁电极M1和顶部铁磁电极M2的磁化方向由下部和上部反铁磁性层钉扎成同一个方向，公知该反铁磁性钉扎层可由Ir、Fe、Rh、Pt或Pd与Mn的合金材料制成或由诸如CoO、NiO、PtCr等反铁磁性材料制成；而FM-D层的磁化方向是自由的，即该层的磁化方向可随外加磁场而发生改变，与磁性层M1和M2的磁化方向相同或者相反，形成类似于双势垒磁性隧道结平行(P态)和反平行(AP态)的两种磁电阻状态。
[0051] 以下为采用磁控溅射法制备上述以磁性材料为电极双势垒量子点磁电阻结构的具体过程：利用高真空磁控溅射设备在经过常规方法清洗的单晶MgO(001)材料衬底上依次沉积厚度为10nm的下部缓冲导电层Ru；12nm的反铁磁性钉扎层Pt-Mn；以及五层结构(M1/I1/FM-D/I2/M2-Co(15nm)/MgO(2.5nm)/Co(0.8nm)/MgO(2.5nm)/Co(15nm)，沉积的超薄Co薄膜在MgO上三维模式生长形成Co的磁性量子点层；在核心膜层的上方继续沉积12nm的反铁磁性钉扎层Pt-Mn和顶部5nm的Pt保护层。上述五层中的MgO绝缘层通过(001)单晶MgO靶材的直接溅射形成。沉积好的磁性多层膜采用现有技术中的微加工技术，即首先经过涂胶、前烘，再在电子束曝光机上，根据所需的图形对薄膜样品进行曝光，接着显影、定影、后烘，然后用离子刻蚀方法把磁性多层膜刻成所需图形，最后用去胶剂浸泡进行去胶。然后在此刻蚀成形的多层膜结构上，利用常规的薄膜生长手段，例如磁控溅射、电子束蒸发、脉冲激光沉积、电化学沉积、分子束外延等，沉积一层120nm厚的SiO2绝缘层，将各多层膜进行掩埋并且相互隔离，采用现有技术中的微加工技术进行刻蚀，即首先在聚焦离子束设备上定位到沉积有多层膜的位置，接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀，使得绝缘层下掩埋的磁性多层膜暴露。最后利用高真空磁控溅射设备沉积一层厚度为120nm的导电层Al，生长条件如前所述，用常规半导体微加工工艺加工出电极，即首先经过涂胶、前烘，再在紫外、深紫外曝光机上，利用带有待加工图案的光刻版进行曝光，接着显影、定影、后烘，然后用离子刻蚀方法把多层膜上的导电层刻成四个电极的形状，最后用去胶剂浸泡进行去胶，即得到本发明的以磁性材料为电极的双势垒磁性量子点结构。
[0052] 在本发明的以磁性材料为电极的势垒磁性量子点结构中，上下两层铁磁层M1、M2的方向被钉扎，而中间的磁性量子点层FM-D是自由的。当FM-D层的磁化方向与M1，M2相互平行或反平行时，FM-D中形成不同库仑能级。由于库仑阻塞效应，磁化状态平行时磁性量子点中库仑能级较低，反平行时较高。如图6所示，当外加偏压处于两库仑能级之间时，平行时有较大的隧穿电流(隧穿电导)通过，而反平行的隧穿受抑制，因此获得巨大隧穿磁电阻效应，同时因为电流是单电子的隧穿形成，能有效降低磁阻单元的功耗。
[0053] 作为本发明的另一种实现方式，上述顶部和底部电极还可以采用非磁金属材料，该非磁金属材料包括Au、Pt、Cu、Ru、Al、Cr、Ta、Ag或其合金，如实施例1中的NM。因此，对于本领域的技术人员来说应该理解，在以非磁金属材料为电极的本发明的实施例中，无需反铁磁性钉扎层。在本发明的非磁性金属电极的双势垒磁性量子点结构中，中间的磁性量子点层FM-D是相互耦合的。当FM-D层中无外加磁场下，相邻量子点之间的耦合较弱，库伦阻塞能级较高；当施加外磁场时，相邻量子点之间耦合较强，库仑阻塞能级较低(如图7所示)。当外加偏压处于两库伦能级之间时，在外磁场作用下，有较大的隧穿电流通过，而无外磁场作用下的隧穿受抑制，因此获得巨大隧穿磁电阻效应，同时因为电流是单电子的隧穿形成，能有效降低磁阻单元的功耗。
[0054] 对于本领域的技术人员来说应该理解，以上实施例中的各层仅为示例性的，在本发明的的其他实施例中，所述FM-D的量子点横向和纵向尺寸可以为0.5～100nm，各个M1和M2及FM-D可采用如实施例1所述的铁磁性材料FM、半金属磁性材料HM、或者磁性半导体材料MSC制成。所述M1和M2的厚度为1～500nm，磁性层的厚度和材料可以相同或者不相同。所述势垒层I1、I2的材料和厚度如实施例1所述。填充在量子点间的势垒材料可以是与I1或I2相同，还可以包括其他常规势垒材料。以上示例性的衬底、缓冲导电层、下部反铁磁钉扎层、上部反铁磁钉扎层、顶部保护层和导电层均可采用本领域公知的常规材料所代替。
[0055] 表2为根据本发明的上述实施例，利用现有技术的常规制膜方法制备的各种以磁性材料为电极的双势垒磁性量子点结构的示例。
[0056] 表2
[0057]
[0058]
[0059] 表3为利用现有技术的常规制膜方法制备的各种以非磁金属材料为电极的双势垒磁性量子点结构的示例。
[0060] 表3
[0061]
[0062] 作为示例，以下为用磁控溅射方法制备基于CMR材料的双势垒磁性量子点结构：利用超高真空磁控溅射设备在经过常规方法清洗的单晶SrTiO3衬底上依次沉积厚度为100nm的La0.7Sr0.3MnO3底部磁性电极，50nm的La0.7Ca0.3MnO3中间绝缘层，100nm的La0.7Sr0.3MnO3顶部磁性电极。利用中间绝缘层La0.7Ca0.3MnO3在磁场下的相分离形成的典型尺寸为5-10
[0063] nm的铁磁金属畴区作为库伦阻塞隧穿量子点。即得到本发明的基于CMR相分离材料形成的双势垒磁性量子点结构。
[0064] 由于非磁金属电极和磁性电极的双势垒磁性量子点结构在器件应用中有相似功能，在以下实施例3到实施例7中将合并叙述，称为双势垒磁性量子点结构。
[0065] [实施例3]：基于本发明的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构的自旋二极管
[0066] 本发明的GMR量子点单电子隧穿磁阻结构和双势垒磁性量子点结构可以用于一种自旋二极管。通常的二极管由p-n结连接构成，具有电流的单向导通特性。本发明提出的基于库伦阻塞单电子磁阻结构由于自旋相关的库能能级的位置不同，也可以仅在正偏压(或负偏压)单向导通，有较大的导电通道，从而有较大电流，在反向偏压下不导通状态，因此能作为自旋二极管。由于采用了本发明的单电子隧穿磁阻结构，可以减小传统二极管的功耗，降低尺寸，并且本发明的自旋二极管是可以受磁场调控的，可应用于将来的新型小型化、自旋电子学
电路的应用。
[0067] [实施例4]：基于本发明的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构的自旋晶体管
[0068] 可以将根据本发明实施例的GMR量子点单电子隧穿磁电阻结构中的上下电极(即顶部和底部导电层)分别作为发射极和集电极，中间的GMR量子点层作为基极。当GMR量子点层中的磁性层平行时，将得到大的集电极电流，起到电流的发大作用。另外，可以将根据本发明实施例的双势垒磁性量子点结构的上下电极(即顶部和底部电极)分别为发射极和集电极，中间的铁磁量子点层作为基极。在平行状态时，集电极有较大的电流通过；而在反平行状态时，只有少数隧穿电子能隧穿到集电极，而多数隧穿电子不能隧穿到集电极，此时，集电极有较小的电流通过。同时，可以通过改变基极的磁化方向来改变集电极的电流大小。基极电流为调制
信号，通过改变基极的磁化方向从而使集电极的信号与基极电流的调
制模式相似，即发生共振隧穿效应，在合适的条件下，可得到放大的信号。由于采用了本发明的单电子隧穿磁阻结构，可以减小自旋晶体管的功耗，更高的信号增益。
[0069] [实施例5]：基于本发明的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构的传感器
[0070] 本发明的GMR量子点单电子隧穿磁阻结构和双势垒磁性量子点结构可以用于磁敏、电敏、光敏和气敏等基于磁电阻效应的传感器。这些传感器的主要结构是由磁电阻单元构成的高灵敏度的惠斯通电桥，利用磁性层随探测量的变化引起的磁电
阻变化来实现传感器功能。本发明提出的两种基于库伦阻塞单电子磁阻结构由于其更高的隧穿磁电阻比值，因此可获得更大的信号强度和更高的灵敏度。
[0071] [实施例6]：基于本发明的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构的磁性随机存取存储器
[0072] 磁性随机存取存储器(MRAM)的存储单元阵列主要由晶体管和由铁磁/绝缘势垒/铁磁组成的磁性隧道结组成。可以采用根据本发明实施例的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构来替代磁随机存储器中的磁性隧道结，得到基于库伦阻塞的单电子磁阻为存储单元的MRAM。单电子磁阻结构的高、低组态分别对应存储的0、1位。在写的过程中通过翻转双势垒磁性量子点结构的铁磁量子点或者GMR量子点单电子隧穿磁阻结构的GMR磁性层，使磁矩平行或反平行实现0或1的写入。这种基于库伦阻塞的单电子磁阻的MRAM，由于具有更高的隧穿磁电阻比值和更低的写入和读出的操作电流，因此能显著提高MRAM的信噪比同时有效降低功耗。
[0073] [实施例7]：基于本发明的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构的磁逻辑器件单元
[0074] 磁逻辑器件主要由多个磁电阻单元例如GMR或者TMR组成逻辑运算单元，通过电流或磁场来操作磁阻单元的磁性自由层进行逻辑运算，用磁电阻单元的“低阻”和“高阻”态，作为逻辑值的“真”和“假”。本发明实施例的GMR量子点单电子隧穿磁阻结构或双势垒磁性量子点结构，均可替代磁逻辑器件中的GMR和TMR磁电阻，实现逻辑运算功能。这种采用了高隧穿磁电阻、低隧穿电流的单电子磁阻结构的磁逻辑器件，与基于传统GMR、TMR等磁电阻单元的器件相比，具有低的逻辑操作电流和高信噪比等显著优点。
[0075] 综上所述，本发明提出的两种基于库仑阻塞的单电子磁阻结构可以替代现有GMR、TMR磁阻单元，应用于新型自旋电子器件设计，例如自旋二极管、自旋晶体管、传感器、磁性随机存取存储器和磁逻辑器件单元等。
[0076] 尽管参照上述的实施例已对本发明作出具体描述，但是对于本领域的普通技术人员来说，应该理解可以基于本发明公开的内容进行
修改或改进，并且这些修改和改进都在本发明的精神以及范围之内。
