首页 / 专利库 / 物理 / 库仑势垒 / 高击穿电压的高电子迁移率晶体管

高击穿电压的高电子迁移率晶体管

阅读:769发布:2020-05-20

专利汇可以提供高击穿电压的高电子迁移率晶体管专利检索,专利查询,专利分析的服务。并且一种高击穿 电压 的高 电子 迁移率晶体管,包括:一 缓冲层 ,用来抑制衬底杂质的扩散和吸收衬底 缺陷 ;一空穴收集层,制作在缓冲层上,用于收集离化的空穴;一二维电子气 量子阱 ,制作在空穴收集层上,用于提供高浓度高迁移率的电子;一隔离层,制作在二维电子气量子阱上,用于隔离中二维电子气量子阱的电子和其上掺杂层中的杂质的库仑相互作用;一面掺杂层,制作在隔离层上,用于提供电子,并有效提高势垒 击穿电压 ;一势垒层,制作在面掺杂层上,用于调节 阈值 电压;一重掺杂盖层,制作在势垒层上,用于欧姆 接触 ;源、栅、漏和侧向 电极 制作在重掺杂盖层上;侧向电极制作在本结构的一侧并与空穴收集层连接,用于将空穴 抽取 出晶体管。,下面是高击穿电压的高电子迁移率晶体管专利的具体信息内容。

1、一种高击穿电压的高电子迁移率晶体管,其特征在于,包括:
缓冲层,用来抑制衬底杂质的扩散和吸收衬底缺陷
一空穴收集层,该空穴收集层制作在缓冲层上,用于收集离化的空 穴;
一二维电子气量子阱,该二维电子气量子阱制作在空穴收集层上, 用于提供高浓度高迁移率的电子;
一隔离层,该隔离层制作在二维电子气量子阱上,用于隔离中二维 电子气量子阱的电子和其上掺杂层中的杂质的库仑相互作用;
一面掺杂层,该面掺杂层制作在隔离层上,用于提供电子,并有效 提高势垒击穿电压
一势垒层,该势垒层制作在面掺杂层上,用于调节阈值电压;
一重掺杂盖层,该重掺杂盖层制作在势垒层上,用于欧姆接触
源、栅、漏和侧向电极,该源、栅、漏电极制作在重掺杂盖层上; 侧向电极制作在本结构的一侧并与空穴收集层连接,用于将空穴抽取出 晶体管。
2、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该缓冲层包括砷化镓薄层与砷化/砷化镓超晶格。
3、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该空穴收集层采用10nm的镓砷锑作为空穴收集层,以 降低击穿电压。
4、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该二维电子气量子阱的材料是铟镓砷。
5、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该隔离层的材料是铝镓砷。
6、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该面掺杂层的材料是铝镓砷。
7、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该势垒层的材料是铝镓砷。
8、按照权利要求1所述的高击穿电压的高电子迁移率晶体管,其 特征在于,其中该重掺杂盖层的材料是砷化镓。

说明书全文

技术领域

发明属于半导体技术领域,特别是指一种应用于微波通讯领域的 高击穿电压的高电子迁移率晶体管

背景技术

生长于砷化镓(GaAs)衬底上的高电子迁移率晶体管(HEMT)以 及赝配高电子迁移率晶体管(PHEMT)已经广泛应用于微波通讯领域。 随着移动通讯事业的发展,对器件的高速,高功率,低电压稳定性, 低功耗和低成本提出了更高的要求。以铟镓砷/镓砷(InGaAs/AlGaAs) 量子阱结构为基础,基于GaAs衬底的PHEMT近年来取得了很大的进步, 基于6英寸GaAs衬底的0.15μm的PHEMT其平均电流截止频率已达 95GHZ,跨导580ms/mm(见于2002GaAs Mantech Conf,pp.138-141)。 这种结构利用了InGaAs量子阱的高电子迁移率和InGaAs/AlGaAs界面 的高电子面密度。但是,随着器件栅长的不断缩短,因为沟道区InGaAs材料禁带宽度比较小,在器件速度不断提高的同时,崩倍增引起的击 穿电压低,影响器件的输出功率。因此,有必要优化沟道结构,达到兼 顾达器件工作速度和击穿电压等综合指标的目的。
尽管这种击穿的机制还不是特别清楚,但是,器件模拟表明,对于 传统的InGaAs/AlGaAs结构,高速电子撞击原子离化下产生的空穴在 InGaAs层中的积累是器件击穿的一个主要因素。因为InGaAs沟道层环 绕在n型欧姆接触里,下面为半绝缘层。所以离化产生的空穴无法抽取, 积累在栅级电极下,降低了器件的阈值电压。我们的发明是以镓砷锑 (GaAsSb)材料作为InGaAs量子阱的下势垒层,克服低击穿现象,解 决功率应用方面的问题。
和InGaAs材料相比,GaAsSb材料具有更深的价带势阱,两者可以 形成二型量子阱的结构。在这种结构下,从上势垒层注入的电子仍然存 储在InGaAs导带势阱里,并且在InGaAs/AlGaAs的界面上形成三型 势阱,从而得到面密度相当高的二维电子气。而工作中离化的空穴则注 入到GaAsSb的价带势阱里,并通过一个体接触电极不断抽取出器件。这 样,产生的空穴不会再积累在栅电极下,因此,HEMT的击穿电压提高, 相应地,输出功率也增大。

发明内容

本发明的目的在于,提供一种高击穿电压的高电子迁移率晶体管, 其具有HEMT的击穿电压提高,输出功率也增大的优点。
本发明一种高击穿电压的高电子迁移率晶体管,其特征在于,包括:
缓冲层,用来抑制衬底杂质的扩散和吸收衬底缺陷
一空穴收集层,该空穴收集层制作在缓冲层上,用于收集离化的空 穴;
一二维电子气量子阱,该二维电子气量子阱制作在空穴收集层上, 用于提供高浓度高迁移率的电子;
一隔离层,该隔离层制作在二维电子气量子阱上,用于隔离中二维 电子气量子阱的电子和其上掺杂层中的杂质的库仑相互作用;
一面掺杂层,该面掺杂层制作在隔离层上,用于提供电子,并有效 提高势垒击穿电压;
一势垒层,该势垒层制作在面掺杂层上,用于调节阈值电压;
一重掺杂盖层,该重掺杂盖层制作在势垒层上,用于欧姆接触
源、栅、漏和侧向电极,该源、栅、漏电极制作在重掺杂盖层上; 侧向电极制作在本结构的一侧并与空穴收集层连接,用于将空穴抽取出 晶体管。
其中该缓冲层包括砷化镓薄层与砷化铝/砷化镓超晶格。
其中该空穴收集层采用10nm的镓砷锑作为空穴收集层,以降低击 穿电压。
其中该二维电子气量子阱的材料是铟镓砷。
其中该隔离层的材料是铝镓砷。
其中该面掺杂层的材料是铝镓砷。
其中该势垒层的材料是铝镓砷。
其中该重掺杂盖层的材料是砷化镓。
附图说明
为进一步说明本发明的技术内容,以下结合实施例及附图详细说明 如后,其中:
图1是本发明的结构示意图;
图2是本发明结构的PHEMT的能带图。

具体实施方式

请参阅图1所示,本发明一种高击穿电压的高电子迁移率晶体管, 包括:
一缓冲层10,用来抑制衬底杂质的扩散和吸收衬底缺陷;该缓冲 层10包括砷化镓薄层与砷化铝/砷化镓超晶格;
一空穴收集层20,该空穴收集层20制作在缓冲层10上,用于 收集离化的空穴;该空穴收集层20采用10nm的镓砷锑作为空穴收集 层,以降低击穿电压;
一二维电子气量子阱30,该二维电子气量子阱30制作在空穴收 集层20上,用于提供高浓度高迁移率的电子;该二维电子气量子阱3 0的材料是铟镓砷;
一隔离层40,该隔离层40制作在二维电子气量子阱30上,用 于隔离中二维电子气量子阱30的电子和其上掺杂层中的杂质的库仑相 互作用;该隔离层40的材料是铝镓砷;
一面掺杂层50,该面掺杂层50制作在隔离层40上,用于提供电 子,并有效提高势垒击穿电压;该面掺杂层50的材料是铝镓砷;
一势垒层60,该势垒层60制作在面掺杂层50上,用于调节阈 值电压;该势垒层60的材料是铝镓砷;
一重掺杂盖层70,该重掺杂盖层70制作在势垒层60上,用于 欧姆接触;该重掺杂盖层70的材料是砷化镓;
源极81、栅极82、漏极83和侧向电极84,该源极81、栅 极82、漏极83和侧向电极84制作在重掺杂盖层70上;侧向电极 84制作在本结构的一侧并与空穴收集层20连接,将空穴抽取出晶体 管。
图2所示为该结构的栅极下的能带结构图。可以看到,窄带隙的 InGaAs 1夹于AlGaAs 2和GaAsSb 3中,最左边为栅极4。对于 Al0.25Ga0.75As/In0.20Ga0.80As/GaAs0.79Sb0.21,其上结的导带差为0.341电 子伏特,下结的导带差为0.181电子伏特,由此可见,InGaAs中形成 了电子的势阱,因空间电荷效应与量子效应,电子堆积在靠近界面的极 薄区域内,形成二维电子气5。对于GaAsSb,其上结的价带差为0.12 4电子伏特,下结价带差7为0.200电子伏特,可见GaAsSb中形成 了空穴的势阱。所以此发明可以有效的将InGaAs层中因碰撞电离产生的 空穴6有效注入GaAsSb层中,并通过侧向电极抽取出晶体管,从而有效 增加击穿电压,提高输出功率。
本发明制作工艺过程如下:
1.PHEMT基本结构的外延生长
器件的完整结构(不包括电极)均可由分子束外延(MBE)或金属 有机物化学气相淀积(MOCVD)技术生长,可以实现各层结构参数如厚 度,组分,以及掺杂浓度的准确控制。其一典型结构如下:在GaAs(100) 半绝缘衬底上生长100nm的GaAs薄层,然后淀积10个周期的 GaAs/AlAs(10nm/5nm)超晶格,一起作为缓冲层10。再依次生长1 0nm的GaAs0.79Sb0.21空穴收集层20,12nm的In0.20Ga0.80As二维电子 气量子阱层30,以及4nm的Al0.25Ga0.75As隔离层40。在隔离层上淀 积一很薄的,厚度约为3nm的重掺杂Al0.25Ga0.75As 50,掺杂浓度为3 ×1012cm-2,用作平面掺杂层。再淀积一不掺杂的,厚度为40nm的 Al0.25Ga0.75As层60。最后淀积一重掺杂的GaAs盖层70。掺杂浓度为 5×1018cm-3,厚度为50nm。
2.后期工艺
PHEMT表面各层均为N型,为减小寄生电容,使用台面腐蚀隔离, 所用方法为光刻后,湿法腐蚀至半绝缘衬底。然后光刻源81,漏83, 及侧向电极84,做欧姆接触,可以采用金锗镍(AuGeNi)或铂金 (TiPtAu)合金材料。制作栅极82前先用选择性腐蚀(湿法,干法皆 可)至AlGaAs层,然后结合电子束曝光与剥离技术制作“T”型栅,可 以降低栅电阻。最后电一层Au减小电路损耗,再淀积80nm氮化 (SiN)保护层。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈