(1)技术领域

本发明有关于减少废气排放量的蚀刻方法，特别是有关在特定参数范围内使 用全氯丙烷(C3F8)蚀刻介电质层以减少所产生的副产品数量的方法。

(2)背景技术

现有半导体制造技术在蚀刻介电质层(诸如氧化硅层以及氮化硅层)时大多是 使用CF4或C2F6作为蚀刻剂。但是，这些现有蚀刻剂与现有蚀刻技术存在一个明 显缺点：蚀刻程序的排放废气量往往是不可忽略，甚至是巨大的。因此，生产成 本会因许多原材料被浪费而显著增加，并且排放的废气也会对地球环境造成严重 的影响。在此，图1A显示一些数据来大致说明现有技术中蚀刻参数与排放废气量 关系，排放废气量的单位是百万吨碳当量(million metricton carbon equivalent，MMTCE)。

针对这个缺失，一些新近发展的蚀刻技术使用了新的蚀刻剂来蚀刻介电质 层。例如3M公司提出了一种使用C3F8进行蚀刻的技术，3M公司公布的相关参数 范围是射频功率介于1200瓦(W)至1800瓦之间、C3F8流量大于150立方厘米3/分 (sccm)以及压力大于3托耳(torr)。在此，图1B显示3M公司所公布的排放废气 量与部份蚀刻参数的关系。显然地，依照3M公司所提供的蚀刻参数，使用C3F8作 为蚀刻剂可以有效地减少排放废气量，仅管其排放废气量仍有可以减少的空间， 并且其消耗的能量等也还有可以减少的空间。

(3)发明内容

本发明一目的是提供一种减少处理介电质层时所排放的废气量的蚀刻方法， 可在不大幅修改已有蚀刻技术的前题下，克服现有蚀刻技术的缺失。

为实现上述目的，根据本发明的蚀刻方法，其特点是，包括以下步骤：提 供一反应室，该反应室耦接至一射频电源与一碳氟化合物气体源；在该反应 室内以低射频功率与低压力的环境形成一含大量二氟化碳自由基(CF2)等离子 体；以该等离子体进行蚀刻；以及终止该等离子体的存在。

根据本发明，所述的碳氟化合物气体源可为全氟丙烷(C3F8)气体源。

本发明改变使用C3F8为蚀刻剂的蚀刻程序的一些蚀刻参数值，例如降低输入 C3F8的流量、降低反应室内的压力、以及降低所使用的射频电源的功率，借以降 低反应室内等离子体与介电质层间的反应不完全的可能性，减少输入到反应室内 的各反应物未参与反应的比率，进而减少因为不完全反应与未使用反应物等因素 所引起的废气量。

为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进 行详细的描述。

(4)附图说明

图1A显示现有技术中一些蚀刻参数与排放废气量间的关系；

图1B显示3M公司所提出的使用C3F8为蚀刻剂的方法中一些蚀刻参数与排放 废气量间的关系；

图2A至图2H为本发明一较佳实施例的基本流程图：

图3A至图3C显示应用本发明处理SiN、SiON与PEOX时，一些蚀刻参数与 排放废气量间的关系；

图4显示综合考虑排放废气量与成本等因素本发明针对SiN/SiON/PEOX提出 的建议蚀刻参数值；

图5A至图5I为本发明另一较佳实施例的二种基本流程图：以及

图6为显示本发明又一较佳实施例的基本流程图。

(5)具体实施方式

本发明的一较佳实施例是一种减少排放废气量的蚀刻方法，至少包含下 列各基本步骤。

如图2A所示，提供依序为介电质层11与图案化遮罩12所覆盖的底材10。 在此，介电质层11的材料通常选自二氧化硅、氮化硅与氮氧化硅(SiOxNy)之 一，其中X与Y皆为正整数。

如图2B所示，放置底材10(连同介电质层11与图案化遮罩12)于反应室 13中的晶片载座14上。在此，反应室13是耦接至射频电源15与C3F8反应 气体源16，C3F8反应气体源16是用以将C3F8气体(以及N2O等)通过第一导管 17与喷头18传送至反应室13，而射频电源15则是用以将低射频功率经第二 导管19传送至反应室13。

如图2C所示，以低C3F8流量、低射频功率与低压力的环境形成等离子体， 即形成呈现等离子体态的气体源195在反应室13内，并使得气体源195与未 被图案化遮罩12所覆盖的部份介电质层11相互反应。在此，所谓的低射频 功率大约为900瓦至1300瓦，所谓的低压力不大于3托耳，而所谓的低C3F8 流量不大于150流量单位(sccm)。当然，此时也可以将N2O气体输入反应室13， 但此时N2O的流量并不是本实施例重点。

在此实施例中，还包括提供氦反应气体源、氩反应气体源、二氮化氧反 应气体源、氧反应气体源以及二氧化氮反应气体源等不同的气体源之一，或 是各种气体源的组合。

如图2D所示，终止等离子体195的存在，并将底材10(连同未被移除的 部份介电质层11与图案化遮罩12)移出反应室13。当然，如同许多的蚀刻程 序，用以形成图案的图案化遮罩12也可以被用以蚀刻的等离子体195所蚀刻， 只要介电质层11的被蚀刻速率明显较图案化遮罩12的被蚀刻速率快即可。 在此，为简化图示，所有的图示都仅显示图案化遮罩12未被蚀刻的情形。

当然，由于废气等副产品是由等离子体195与介电质层11的反应所产生 的本实施例并不一定要如图2A至图2D所示那样，蚀刻部份介电质层11以形 成一开口在介电质层11中，只要是用本实施例所提出的条件所形成的等离子 体来处理介电质层11即可。

举例来说，本实施例也可以用来全面打薄介电质层11，如图2E至图2H 所示那样。此时，不需要使用图案化遮罩12，在介电质层11形成好后便直接 以等离子体195全面蚀刻介电质层11，借以达到全面降低介电质层11厚度的 目的。

为说明本实施例的蚀刻参数值调整与排放废气量间的关系，图3A至图3C 分别显示了本实施例的三个蚀刻应用的结果。在此，这三个图示显示了C3F8 流量、N2O流量、反应室内压力、射频电源功率、排放废气量、以及与图1A 所显示的现有技术排放废气量相比较下的排放废气量减少百分比，这三个图 示分别是显示蚀刻氮化硅(SiN)、蚀刻氮氧化硅(SiON)与蚀刻以等离子体增益 化学气相沉积所形成的氧化物(PROX)的结果。

比较图3A至图3C与图1A及图1B，明显地可以发现本实施例所排放的废 气量不只比不使用C3F8的现有技术少，也比3M公司所提出的使用C3F8方法来 得少。特别是，比较本实施例与3M所提出的使用C3F8方法，可以发现本实施 例使用了较少的C3F8气体，也使用了较少的射频电源与较低的压力，因此本 实施例不只可以减少排放废气量，还可以减少所使用的反应物等的数量，进 而降低成本。特别是，仅管本实施例使用的反应室内压力低于3M的方法，但 由于本实施例使用的反应室压力也是以torr为单位，因此仍是现有技术可以 轻易达到的范围，不会有任何的困难或特别的成本。

最后，综合考虑排放废气量与成本等因素，本实施例针对SiN/SiON/PEOX 分别提出了一组建议蚀刻参数值，请参见图4。在此，必须强调的是图4只是 一组建议蚀刻参数值，本实施例的主要特征与可及参数范围并不限于此。本 实施例是在大约为900瓦至1300瓦的射频电源功率，不大于3托耳的压力， 和不大于150流量单位的C3F8流量下，以C3F8蚀刻介电质层。

本发明的另一较佳实施例仍是一种减少排放废气量的蚀刻方法，其基本 步骤与前一较佳实施例相同，都是着重在形成蚀刻用等离子体的过程，而不 是着重在如何使用此等离子体来处理介电质层。只是在此较佳实施例中，只 需要和前一个较佳实施例一样的低压力范围与低射频电源范围，并不限定C3F8 流量。这是由于实验结果显示，C3F8流量主要是影响可以用来蚀刻介电层的粒 子的数目，至于反应完不完全、反应速率的快慢以及多少比例的原料会未参 与反应而变成废料等等，主要是受到反应室内的压力以及用以形成等离子体 的射频电源功率的影响。

显然地，和3M公司的方法相比较，本发明也是使用C3F8来蚀刻介电质层， 只是本发明使用了较低的压力与较低的射频功率，甚至于较低的C3F8流量。 无论如何，本发明与现有技术的差别是有意的并且非显而易见的。

绝大多数现有蚀刻技术，包含3M公司的方法，的主要目的是增快蚀刻速 率与增高蚀刻选择比，对相关参数的调整也是着重在实现这些主要目的，至 于减少排放废气量只是附带的目的。因此，对所有相关参数的例行性调整都 不会以减少排放废气量为目的。

此外，绝大多数现有蚀刻技术，包含3M公司的方法，都只有揭示/提示 与如何增快蚀刻速率与增高蚀刻选择比有关的内容。例如，3M公司的方法只 提供了一些参数的较佳范围，但从未明确揭示/提示改变这些参数的数值所能 带来的好处，甚至未清楚地揭示/提示任何与减少这些参数的数值有关的内 容。

因此，并没有理由认为3M公司的方法已揭示/教导了使用本发明所提到 的这些参数的范围。

此外，由于本发明的主要特点是在低压力与低射频功率(甚至低C3F8流量) 的环境下形成等离子体，并使用等离子体处理介电质层，借以降低排放的废 气量。因此，本发明并不一定要用来处理位于底材(或说晶片)上的介电质层， 任何会与等离子体接触的介电质层皆为本发明可以处理的介电质层。

举例来说，一方面由于图2A至图2H所示的晶片载座14仅为示意图示而 已，真实的晶片载座145为了能有效固定住晶片(或说底材10)，并不会被晶 片(或说底材10)所完全覆盖，而是会有一部分位于晶片(或说底材10)的侧壁 (甚至顶表面边缘)，如图5A所示的一种可能。另一方面由于介电质层11的 成长通常无法精确地控制到只形成在晶片上而没有扩散的别的地方。因此， 如图5B所示的一种可能，除非半导体制作过程所使用的工艺参数恰好使得所 有的介电质层11都被等离子体195所移除，否则在半导体制作过程结束与晶 片(或说底材10)被移走后，总是会有介电质层11位于晶片载座145与反应室 13的侧壁上，特别是位于晶片载座145在半导体制作过程中不会被晶片(或说 底材10)所覆盖的部分表面上，而在随后进行的半导体制作过程中成为污染的 来源。

因此，本发明的另一较佳实施例便为一种减少排放废气量的清洁反应室 方法，至少包含下列基本步骤：

如图5B所示那样，提供待清洁的反应室13，反应室13是耦接至射频电 源15与全氯丙烷反应气体源16，并且有介电质层11位于反应室13的侧壁与 位于反应室13中的晶片载座145的表面。

如图5C所示那样，在反应室13内以低射频功率与低压力的环境形成等 离子体195，并以等离子体195处理介电质层11。当然，也可以视需要降低 全氯丙烷的流量。

如图5D所示，终止等离子体195的存在。当然，是在介电质层11被清 除干净后才终止等离子体195的存在。

当然，由于半导体制作过程有许多的变化，本实施例也可以有其它的变 化。举例来说，可能如图5E所示般，在晶片10被放置的前整个晶片载座145 的表面已被介电质层115所覆盖。

显然地，如图5F与图5G所示，此时在反应过程中晶片10是位于介电质 层115上，而反应过程会在介电质层115上形成介电质层11。在此，介电质 层115与介电质层11是相互独立的，二者的材料可以相同也可以不相同。

另外，在晶片10被移除后，如图5H所示那样，可以在低射频功率与低 压力的环境下形成等离子体195，借以清除介电质层11与介电质层115二者。 当然，也可以视需要降低全氯丙烷的流量。

显然地，如图5I所示，只要反应够充分，晶片载座145上所有的介电质 层11与介电质层115，都会被等离子体195所清除干净。

而且由于实验结果证明产生废气量亦与二氟化碳自由基的浓度密切相 关，因此本发明的又一较佳实施例是一种可减少废气排放量的蚀刻方法，如 图6所示，至少包含下列基本步骤：

如准备方块21所示，形成介电质层在一底材上。当然，通常有一个图案 化遮罩位于介电质层以形成介电质层的那些部份将被移除。

如蚀刻方块22所示，施加等离子体在介电质层上而使得至少部份介电质 层在低射频功率与低压力的环境下被等离子体所蚀刻。此等离子体的主要材 料是可以在低射频功率与低压力的环境下产生大量二氟化碳自由基(CF2*)的碳 氟化合物(chain fluorocarbon)，而所谓大量的比较标准是指在相同的反应 环境下，可以产生比CF4与C2F6还多的二氟化碳自由基。

毫无疑问地，本较佳实施例的一大特点是可产生大量二氟化碳自由基的 碳氟化合物(的分子)的使用。

此外，由于本较佳实施例与前二个较佳实施例的主要差别是C3F被所产生 大量二氟化碳自由基的碳氟化合物取代，本较佳实施例的一些细节可以与前 二个较佳实施例的细节相似。举例来说，通过使用低射频功率与低压力的环 境，可以有效地减少排放废气的数量。当然，可以进一步地限缩可产生大量 二氟化碳自由基的碳氟化合物的流量。

当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说 明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对 以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。