制造含有凹陷栅极的半导体器件的方法
专利汇可以提供制造含有凹陷栅极的半导体器件的方法专利检索，专利查询，专利分析的服务。并且一种制造 半导体 器件的方法，包括：蚀刻衬底以形成第一沟槽图案；在第一沟槽图案的 侧壁 上形成隔离物；利用该隔离物作为阻挡层蚀刻第一沟槽图案的底部，以形成第二沟槽图案；在第二沟槽图案上实施 各向同性蚀刻 以圆化第二沟槽图案的侧壁并形成球形图案；以及在包括第一沟槽图案、圆化的第二沟槽图案和球形图案的凹陷图案上形成栅极。，下面是制造含有凹陷栅极的半导体器件的方法专利的具体信息内容。
1.一种制造半导体器件的方法，所述方法包括：
蚀刻衬底以形成第一沟槽图案；
在所述第一沟槽图案的侧壁上形成隔离物；
利用所述隔离物作为阻挡层蚀刻所述第一沟槽图案的底部，以形成第 二沟槽图案；
对所述第二沟槽图案实施各向同性蚀刻以圆化所述第二沟槽图案的侧 壁并形成球图案；和
在包括所述第一沟槽图案、所述圆化的第二沟槽图案和所述球图案的 凹陷图案上形成栅极。
2.根据权利要求1所述的方法，其中利用包括CF4、He和O2气体的混合 气体对所述第二沟槽图案实施各向同性蚀刻。
3.根据权利要求2所述的方法，其中CF4的流量为30sccm～80sccm、He 的流量为50sccm～300sccm以及O2的流量为10sccm～50sccm。
4.根据权利要求2所述的方法，其中所述CF4、He和O2以12份CF4∶100 份He∶30份O2的比例混合。
5.根据权利要求1所述的方法，其中对所述第二沟槽图案实施各向同性蚀 刻包括利用选自变压器耦合等离子体(TCP)型源、安装有法拉第屏蔽的 电感耦合等离子体(ICP)型源、微波下游(MDS)型等离子体源、电子 回旋共振(ECR)型等离子体源以及螺旋型等离子体源的蚀刻机。
6.根据权利要求5所述的方法，其中利用TCP型源实施各向同性蚀刻包 括施加20mTorr～100mTorr的压力和500W～1500W的源功率。
7.根据权利要求2所述的方法，其中将氯(Cl2)或溴化氢(HBr)加入所 述包括CF4、He和O2的气体混合物中，所述氯(Cl2)或溴化氢(HBr) 的流量为CF4流量的1/5～1/3。
8.根据权利要求1所述的方法，其中最初形成的所述第一沟槽图案和第二 沟槽图案的每一个均具有垂直侧壁剖面。
9.根据权利要求8所述的方法，其中最初形成的所述第一沟槽图案的宽度 大于所述第二沟槽图案的宽度，并且最初形成的所述第一沟槽图案的深度 大于所述第二沟槽图案的深度。
10.根据权利要求1所述的方法，其中形成所述第一沟槽图案和所述第二 沟槽图案包括使用加入有O2的包括Cl2和HBr的气体混合物。
11.根据权利要求10所述的方法，其中Cl2的流量为30sccm～100sccm， 以及HBr的流量为30sccm～100sccm。
12.根据权利要求10所述的方法，其中形成所述第一沟槽图案和所述第二 沟槽图案包括应用使用TCP和ICP型源中的一种的蚀刻机、20mTorr～ 80mTorr的压力、400W～1000W的源功率和100W～400W的偏压功率。
13.根据权利要求1所述的方法，其中所述隔离物含有氧化物基材料。
14.根据权利要求13所述的方法，还包括在形成所述球图案之后实施清洗 以去除所述隔离物。
15.根据权利要求1所述的方法，其中蚀刻所述衬底包括使用硬掩模图案 作为蚀刻掩模，所述硬掩模图案包括氧化物基材料和多晶硅基材料。
16.一种制造半导体器件的方法，所述方法包括：
蚀刻衬底以形成第一沟槽图案；
在所述第一沟槽图案的侧壁上形成隔离物；
利用所述隔离物作为阻挡层蚀刻所述第一沟槽图案底部，以形成第二 沟槽图案；
在所述第二沟槽图案的表面上实施等离子体氧化，以圆化所述第二沟 槽图案的侧壁；
形成通过所述圆化的第二沟槽图案连接至所述第一沟槽图案的球图 案；和
在包括所述第一沟槽图案、所述圆化的第二沟槽图案和所述球图案的 凹陷图案上形成栅极。
17.根据权利要求16所述的方法，其中实施所述等离子体氧化包括使用包 括CF4、He和O2的气体混合物。
18.根据权利要求17所述的方法，其中所述CF4、He和O2以1份CF4∶10 份He∶250份O2的比例混合。
19.根据权利要求16所述的方法，其中实施所述等离子体氧化包括利用选 自安装有法拉第屏蔽的电感耦合等离子体(ICP)型源、微波下游(MDS) 型等离子体源、电子回旋共振(ECR)型等离子体源以及螺旋型等离子体 源的蚀刻机。
20.根据权利要求16所述的方法，其中最初形成的所述第一沟槽图案和第 二沟槽图案的每一个均具有垂直侧壁剖面。
21.根据权利要求20所述的方法，其中最初形成的所述第一沟槽图案的宽 度大于所述第二沟槽图案的宽度，并且最初形成的所述第一沟槽图案的深 度大于所述第二沟槽图案的深度。
22.根据权利要求16所述的方法，其中形成所述第一沟槽图案和第二沟槽 图案包括使用加入有O2的包括C12和HBr的气体混合物。
23.根据权利要求22所述的方法，其中Cl2的流量为30sccm～100sccm， 以及HBr的流量为30sccm～100sccm。
24.根据权利要求22所述的方法，其中形成所述第一沟槽图案和第二沟槽 图案包括应用使用TCP型源和TCP型源中的一种的蚀刻机、20mTorr～ 80mTorr的压力、400W～1000W的源功率以及100W～400W的偏压功率。
25.根据权利要求16所述的方法，其中所述隔离物包含氧化物基材料。
26.根据权利要求25所述的方法，还包括在形成所述球图案之后实施清洗 以去除所述隔离物。
27.根据权利要求16所述的方法，其中蚀刻所述衬底包括使用硬掩模图案 作为蚀刻掩模，所述硬掩模图案包括氧化物基材料和多晶硅基材料。
技术领域
本发明涉及制造半导体器件的方法，更具体而言，涉及制造半导体 器件的凹陷栅极的方法。
背景技术
已提出了三维凹陷栅极工艺以克服上述限制。此三维凹陷栅极工艺 蚀刻衬底以形成凹陷，然后，在该凹陷上形成栅极。如果应用该凹陷栅 极工艺，则可增加沟道长度并且可减少离子掺杂浓度。因此，可大大改 善器件的刷新特性。
图1A和1B说明制造半导体器件的凹陷栅极的典型方法。如图1A 所示，在衬底11的特定部分中形成隔离结构12以限定有源区13。
蚀刻衬底11的有源区13以形成多个球形凹陷14。每个球形凹陷14 包括形成为垂直图案14A的第一部分和形成为球图案14B的第二部分。 在有关形成球图案14B的更详细说明中，形成垂直图案14A，然后，在 此垂直图案14A的侧壁上形成包括氧化物基材料的多个隔离物15。利 用隔离物15作为蚀刻阻挡层实施凹陷蚀刻工艺以得到球图案14B。
如图1B所示，移除在垂直图案14A的侧壁上形成的衬垫氧化物层 (未图示)和隔离物15。在包括球形凹陷14的衬底11上形成栅极绝缘 层16。形成用于栅极导电层的多晶硅层17和栅极金属层18以突出高于 栅极绝缘层16，同时填充凹陷14。因此，形成多个凹陷栅极RG。
由于在蚀刻球图案14B期间，在垂直图案14A的侧壁上形成的隔离 物15用作蚀刻阻挡层，因此在各向异性蚀刻过程中，可在垂直图案14A 和球图案14B之间的部分上形成以附图标记“A”表示的角(见图1)。
图2A和2B为说明在制造凹陷栅极的典型方法期间所产生的局限的 透射电子显微镜(TEM)图。如图2A所示形成球形凹陷24。虽然未图 示，但附图标记21、22和23分别表示衬底、隔离结构和有源区。如图 2B所示，在形成球图案24B的各向异性蚀刻过程中，使用在球图案24A 的侧壁上形成的隔离物绝缘层25作为阻挡层，在球形凹陷24的垂直图 案24A和球图案24B之间的部分上可产生以附图标记“B”表示的角。
角“B”可能降低后续栅极绝缘层的特性。角“B”变成应力集中的 部分，因而成为泄漏源(leakage source)。因此，会减少器件的良品率。
发明内容
根据本发明的一个方面，提供一种制造半导体器件的方法。该方法 包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成隔离 物，使用该隔离物作为阻挡层蚀刻第一沟槽图案的底部以形成第二沟槽 图案，对第二沟槽图案实施各向同性蚀刻以使第二沟槽图案的侧壁圆化 并且形成球图案，以及在包括第一沟槽图案、圆化的第二沟槽图案和球 图案的凹陷图案上形成栅极。
根据本发明的另一方面，提供一种制造半导体器件的方法。该方法 包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成隔离 物，使用该隔离物作为阻挡层蚀刻第一沟槽图案的底部以形成第二沟槽 图案，对第二沟槽图案的表面实施等离子体氧化，使得第二沟槽图案的 侧壁圆化，形成通过圆化的第二沟槽图案连接至第一沟槽图案的球图 案，以及在包括第一沟槽图案、圆化的第二沟槽图案和球图案的凹陷图 案上形成栅极。
附图说明
图2A和2B图示说明由于应用制造凹陷栅极的典型方法所导致的局 限的透射电子显微镜(TEM)图。
图3A～3H图示说明根据本发明的实施方案制造凹陷栅极的方法。
具体实施方式
在多晶硅层34上形成抗反射涂层35，并在反射涂层35的特定部分 上形成光刻胶图案36。
如图3B所示，使用光刻胶图案36作为蚀刻阻挡层来蚀刻抗反射涂 层35、多晶硅层34和氧化物层33，以暴露半成品衬底31的表面。抗 反射涂层35、多晶硅层34和氧化物层33的蚀刻包括使用变压器耦合等 离子体(TCP)或电感耦合等离子体(ICP)型源。注入氯基气体，然 后施加源功率和偏压功率。例如，氯基气体包括Cl2气体。因此，形成 氧化物硬掩模图案33A、多晶硅硬掩模图案34A和抗反射涂层图案35A。 以这种方式，硬掩模图案包含氧化物层和多晶硅层的堆叠结构。
如图3C所示，移除光刻胶图案36。当移除光刻胶图案36时，也移 除了大部分抗反射涂层图案35A。在使用多晶硅硬掩模图案34A的后续 蚀刻过程中，完全移除可能残留的抗反射涂层图案35A。利用多晶硅硬 掩模图案34A蚀刻半成品衬底31以形成第一沟槽图案37A。该第一沟 槽图案具有垂直侧壁剖面。附图标记31A表示第一图案化衬底。
使用TCP或ICP型源在蚀刻机(etcher)上实施蚀刻过程以形成第 一沟槽图案37A。形成第一沟槽图案37A的蚀刻过程包括使用约 20mTorr～约80mTorr的压力，约400W～约1000W的源功率，以及约 100W～约400W的偏压功率。小流量的氧(O2)气体加入到含有氯基 气体和溴基气体的气体混合物中作为蚀刻气体。所述氯基气体包括流量 约30sccm～约100sccm的Cl2。所述溴基气体包括流量约30sccm～约 100sccm的溴化氢(HBr)。所述O2气体流量低于氯基气体和溴基气体 的流量。例如，O2以小于约30sccm的流量流动。
第一沟槽图案37A对应于在最后形成的各球形凹陷图案的上部，其 中所述第一沟槽图案37A的侧壁形成为垂直剖面的。可针对待形成的各 球形凹陷图案的类型而限定第一沟槽图案37A的深度。当形成第一沟槽 图案37A时，部分多晶硅硬掩模图案34A被移除。因此，多晶硅硬掩 模图案34A的剩余部分称为第一多晶硅硬掩模图案，以附图标记34B 表示。
如图3D所示，在包括第一多晶硅硬掩模图案34B的所得结构的上 部上形成隔离物层38。隔离物层38在约500℃～约700℃的温度下形成 约～约的厚度。隔离物层38包括氧化物基材料。
隔离物层38包括氧化物基材料的原因是因为在形成球形凹陷后，可 通过湿蚀刻过程同时移除在STI工艺后剩余的衬垫氧化物层和隔离物 层38。因此，使用隔离物层38以简化工艺。
干蚀刻隔离物层38以在第一沟槽图案37A的侧壁上形成多个隔离 物38A。在利用TCP和ICP型源中的一种的蚀刻机中，使用O2气体以 及包括CF基气体和CHF基气体的等离子体混合物来蚀刻所述隔离物 层38。例如，CF基气体包括四氟化碳(CF4)，CHF基气体包括三氟 甲烷(CHF3)。
如图3E所示，在形成隔离物38A后，蚀刻第一沟槽图案37A暴露 的底部至一定厚度。附图标记31B表示第二图案化的衬底。因此，形成 第二沟槽图案37B。第二沟槽图案37B的深度小于第一沟槽图案37A 的深度，并且第二沟槽图案37B的宽度小于第一沟槽图案37A的宽度。 由于基本上以和第一沟槽图案37A相同的结构形成第二沟槽图案37B (也就是，垂直侧壁剖面)，因此得到包括第一沟槽图案37A和第二沟 槽图案37B的双沟槽结构。形成第二沟槽图案37B的蚀刻过程称为微 双沟槽(SDT)(slightly double trench)蚀刻过程。
在第一沟槽图案37A的底部上实施形成第二沟槽图案37B的蚀刻过 程包括使用采用TCP或ICP型源的蚀刻机。使用约20mTorr～约 80mTorr的压力、约400W～约1000W的源功率以及约100W～约400W 的偏压功率。而且，作为蚀刻气体，O2气体流量低于包括氯基气体和溴 基气体的气体混合物的流量。例如，氯基气体包括流量约30sccm～约 100sccm的Cl2。溴基气体包括流量约30sccm～约100sccm的HBr。O2 气体的流量低于氯基气体和溴基气体的流量。例如，O2的流量小于约 30sccm。
通过一系列过程完成包括第一沟槽图案37A和第二沟槽图案37B的 上述沟槽型图案。移除部分第一多晶硅硬掩模图案34B。第一多晶硅硬 掩模图案34B的剩余部分被称为第二多晶硅硬掩模图案，以附图标记 34C表示。
在形成第二图案37B后，移除在除第二多晶硅硬掩模图案34C、氧 化物硬掩模图案33A和第一沟槽图案37A之外的部分上形成的隔离物 38A。因此，隔离物38A保留在第一沟槽图案37A、第一多晶硅硬掩模 34C和氧化物硬掩模图案33A的侧壁上。
如图3F所示，使用隔离物38A作为阻挡层对第二沟槽图案37B的 底部实施各向同性蚀刻过程，以形成球图案37C。附图标记31C表示第 三图案化衬底。在下列条件下实施所述各向同性蚀刻过程：约20mTorr～ 约100mTorr的压力；约500W～约1500W的源功率以及使用TCP型 源的蚀刻机。而且，所述各向同性蚀刻过程使用约300W～约3000W的 功率和蚀刻机来实施，其中所述蚀刻机利用选自TCP型源(其中安装 有法拉第屏蔽)、ICP型源、微波下游(MDS)(microwave down stream) 型等离子体源和电子回旋共振(ECR)型等离子体源以及螺旋(helical) 型等离子体源中的一种。
当使用上述所列蚀刻机中的一种实施各向同性蚀刻过程时，使用包 括CF4、He和O2气体的混合气体作为蚀刻气体。在蚀刻机使用TCP 型源的情况下，CF4、He和O2气体分别以约30sccm～80sccm的流量、 约50sccm～300sccm的流量以及约10sccm～50sccm的流量混合。所述 CF4和O2气体蚀刻第二图案化衬底31B，同时氧化被蚀刻的第二图案化 衬底31B的表面。在蚀刻机使用ICP型源(其中安装有法拉第屏蔽)、 MDS型等离子体源、ECR型等离子体源或螺旋型等离子体源的情况下， CF4、He和O2气体分别以约12份、约100份和约30份的比例混合。
由于各向同性蚀刻过程具有化学干蚀刻特性，球图案37C具有不同 于第一和第二沟槽图案37A和37B的剖面的圆形剖面。在各向同性蚀 刻过程期间，调整包括CF4、He和O2气体的气体混合物的混合比例以 实施等离子体氧化，同时蚀刻第二图案化衬底31B。
例如，如果第二图案化衬底31B被蚀刻至约～约的厚度， 以形成球图案37C，则在第一沟槽图案37A和球图案37C之间形成的 第二沟槽图案37B的表面上实施等离子体氧化，同时蚀刻第二图案化衬 底31B。因此，形成氧化物层39。由于氧化物层39的形成，第二沟槽 图案37B的侧壁变得圆化(参考图3F中的附图标记“R”)。此后，具 有圆化侧壁的第二沟槽图案称为圆化的第二沟槽图案37D。
可通过下列方法形成氧化物层39以形成圆化的第二沟槽图案37D。 在实施蚀刻过程以形成球图案37C之前，利用蚀刻机实施等离子体氧 化，其中所述蚀刻机使用选自ICP型源(其中安装有法拉第屏蔽)、MDS 型等离子体源、ECR型等离子体源或螺旋型等离子体源中的一种。等 离子体氧化还包括使用以约1份CF4∶约10份He∶约250份O2的比例混 合的CF4、He和O2的气体混合物。因此，氧化第二沟槽图案37B的侧 壁的硅晶体结构，以形成厚度小于约的氧化物层39。例如，氧化 物层39的厚度为约～约使用以前述的约1∶10∶250比例混合的 CF4、He和O2气体的气体混合物有助于在各向同性蚀刻期间等离子体 氧化。因此，首先形成氧化物层39，并且第二沟槽图案37B的侧壁被 圆化，形成圆化的第二沟槽图案37D。此后，在上述条件下，通过实施 各向同性蚀刻过程形成球图案37C。
如上所述，如果通过氧化物层39的形成来圆化第二沟槽图案37B 的侧壁，从而形成圆化的第二沟槽图案37D，则去除可能在第一沟槽图 案37A和球图案37C之间的部分上产生的角，从而降低栅极泄漏。第 一沟槽图案37A、球图案37C和圆化的第二沟槽图案37D形成球形凹 陷结构100。
在形成球图案37C的蚀刻过程期间，将以硅作为蚀刻靶(silicon etch target)的含有Cl2或HBr的蚀刻气体加入到含有CF4、He及O2气体的 气体混合物中。所述Cl2或HBr气体的流量相当于约五分之一至三分之 一的CF4气体流量。因此，可形成对隔离物38A具有高选择性的球图案 37C而不导致球形凹陷结构100的内部与外部的蚀刻损失。因此，可确 保球图案37C的均匀性。
在形成球图案37C时，第二多晶硅硬掩模图案34C被移除，并因此 没有残留。布置在第二多晶硅硬掩模图案34C下的氧化物硬掩模图案 33A减少可由形成球图案37C的蚀刻过程导致的第二图案化衬底31B 的表面损失。
如图3G所示，利用包括氟化氢(HF)溶液的化学物质来实施诸如 各向同性蚀刻过程(例如，湿蚀刻)的清洗过程，以移除氧化物硬掩模 图案33A、隔离物38A和氧化物层39。尽管本实施方案中以利用氧化 物基材料形成隔离物38A、圆化的第二沟槽图案37D和硬掩模图案33A 为例子，但对隔离物38A、圆化的第二沟槽图案37D和硬掩模图案33A 而言，可使用表现出基本相同或相似蚀刻特性的其它种类材料。
如图3H所示，在包括球形凹陷结构100的第三图案化衬底31C上 形成栅极绝缘层40。在栅极绝缘层40上形成栅极导电层和栅极金属层， 填充球形凹陷结构100。所述栅极导电层包括多晶硅层，栅极金属层包 括钨。然后，实施栅极图案化过程以得到图案化的栅极导电层41和图 案化的栅极金属层42。结果，在在栅极绝缘层40上形成多个球形凹陷 栅极RG，每个凹陷栅极RG通过堆叠图案化的栅极导电层41和图案化 的栅极金属层42形成。
在上述实施方案中，可在形成第一沟槽图案37A且没有形成第二沟 槽图案之后，直接实施各向同性蚀刻或等离子体氧化。然而，在此情况 下，圆化第二沟槽图案的侧壁通常是困难的并且过度地产生角。因此， 在第二沟槽图案形成后，实施各向同性蚀刻以形成球图案37C或者在各 向同性蚀刻之后实施等离子体氧化，以不产生不希望的角。
如上所述，通过球形凹陷结构100的形成而增加沟道长度。因此， 半导体器件的大规模集成不会影响沟道长度。圆化在第一沟槽图案37A 和球图案37C之间形成的第二沟槽图案37B。结果，不会形成角，从而 减少栅极泄漏。此外，在形成球图案37C期间，将包括Cl2或HBr气 体的硅蚀刻气体加入到所用的包括CF4、He和O2气体的气体混合物中。 因此，更可确保球图案37C的形状。
依照本发明的该实施方案，实施等离子体氧化同时实施各向同性蚀 刻以形成球图案。结果，在第一图案和球图案之间形成的第二沟槽图案 被圆化，从而减少可能由角导致的漏电流。
可增加凹陷栅极的沟道长度并可降低离子掺杂浓度。因此，可改善 器件的刷新特性。此外，可通过确保设计尺寸而使工艺裕度最大化。因 此，可增加含有逻辑电路的半导体器件的集成度，并可提高产品的良 品率。可降低制造成本。
虽然已参考特定实施方案描述了本发明，但是在不背离所附权利要求 中限定的本发明的范围和精神的情况下，可进行各种变化和修改，这对本 领域的技术人员而言是显而易见的。
相关申请
本发明要求享有于2006年9月28日提交的韩国专利申请 No.10-2006-0095165的优先权，并通过引用将其全文并入。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 基于两步微波等离子体氧化的碳化硅氧化方法 | 2020-05-12 | 448 |
| 使用等离子体增强氧化钝化的硅蚀刻 | 2020-05-13 | 404 |
| Mg-Li合金的等离子体电解氧化方法 | 2020-05-13 | 203 |
| 透明导电氧化物的等离子体沉积方式 | 2020-05-13 | 193 |
| 等离子体氧化处理方法和等离子体处理装置 | 2020-05-11 | 475 |
| 等离子体氧化处理方法和等离子体处理装置 | 2020-05-11 | 232 |
| 等离子体氧化处理方法和等离子体处理装置 | 2020-05-11 | 546 |
| 等离子体氧化方法和等离子体氧化设备 | 2020-05-11 | 354 |
| 一种等离子体电解氧化电源 | 2020-05-11 | 387 |
| 电离过氧化氢综合等离子体灭菌设备 | 2020-05-11 | 179 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
