带通滤波器
阅读：745发布：2020-05-11
专利汇可以提供带通滤波器专利检索，专利查询，专利分析的服务。并且带通 滤波器 具备第一级至第六级 谐振器 。各谐振器具有由导体的线路构成的谐振器导体部。谐振器导体部包含作为线路的两端的第一端和第二端。第一级和第六级谐振器的谐振器导体部包含窄幅部；位于窄幅部和第一端之间的第一宽幅部；以及位于窄幅部和第二端之间的第二宽幅部。第一级和第六级谐振器相较于其他的谐振器，无负载(Q)更小。，下面是带通滤波器专利的具体信息内容。
1.一种带通滤波器，其特征在于，
具备：
主体，由电介质构成；
第一输入输出端口和第二输入输出端口，与所述主体一体化；以及
N个谐振器，设置于所述主体内，并且在电路结构上设置于所述第一输入输出端口和所述第二输入输出端口之间，并且以在电路结构上邻接的两个谐振器电磁耦合的方式构成，所述N是3以上的整数，
所述N个谐振器包含：至少一对的、在电路结构上不邻接的第一谐振器和第二谐振器；
以及第三谐振器，在电路结构上位于所述第一谐振器和所述第二谐振器之间，所述N个谐振器中，当将在电路结构上第i个靠近所述第一输入输出端口的谐振器设为第i级谐振器时，所述第一谐振器是i的值小于(N+1)/2的第i级谐振器，所述第二谐振器是i的值大于(N+1)/2的第i级谐振器，
所述第一谐振器具有由导体的线路构成的第一谐振器导体部，
所述第二谐振器具有由导体的线路构成的第二谐振器导体部，
所述第三谐振器具有由导体的线路构成的第三谐振器导体部，
所述第一至第三谐振器导体部分别包含作为线路的两端的第一端和第二端，所述第一和第二谐振器导体部分别包含：窄幅部；第一宽幅部，位于所述窄幅部和所述第一端之间；以及第二宽幅部，位于所述第一窄幅部和所述第二端之间，所述窄幅部的作为正交于连结所述第一端和所述第二端的最短路径的方向的尺寸的宽度比所述第一和第二宽幅部小，
所述第一和第二谐振器的各个相较于所述第三谐振器，无负载Q更小。
2.根据权利要求1所述的带通滤波器，其特征在于，
所述第一至第三谐振器分别是两端开放型谐振器。
3.根据权利要求1所述的带通滤波器，其特征在于，
所述第三谐振器导体部不包含具有比所述第一端上的宽度和所述第二端上的宽度小的宽度的部分。
4.根据权利要求1所述的带通滤波器，其特征在于，
所述第一和第二谐振器导体部各自的所述最短路径比所述第三谐振器导体部短。
5.根据权利要求1所述的带通滤波器，其特征在于，
所述第一谐振器是第一级谐振器，
所述第二谐振器是第N级谐振器。
6.根据权利要求1所述的带通滤波器，其特征在于，
所述N是5以上的整数，
所述N个谐振器包含所述第一谐振器和第二谐振器的第一对以及所述第一谐振器和第二谐振器的第二对，
所述第一对的所述第一谐振器是第一级谐振器，
所述第一对的所述第二谐振器是第N级谐振器，
所述第二对的所述第一谐振器是第二级谐振器，
所述第二对的所述第二谐振器是第N-1级谐振器。
带通滤波器
技术领域
背景技术
[0002] 目前，第五代移动通信系统(以下称为5G。)的标准化正在进行。在5G中，为了扩大频带，正在研究10GHz以上的频带、特别是10～30GHz的准毫米波段或30～300GHz的毫米波段的利用。
[0003] 对于用于通信装置的电子部件之一来说，具有具备多个谐振器的带通滤波器。多个谐振器分别例如具有在一个方向上长的导体部。
[0004] 日本专利申请公开第2006-311100号公报中，记载了一种芯片型多级滤波器装置，其可以用于准毫米波段或毫米波段。该芯片型多级滤波器装置具备由层叠多个电介质层而成的多层基板；第一和第二表面接地电极；第一和第二内部接地电极；以及第一和第二λ/2谐振器电极。多层基板具有相对的第一和第二主面和连结第一和第二主面的第一至第四侧面。第一侧面和第二侧面相对。第一表面接地电极设置于第一侧面。第二表面接地电极设置于第二侧面。第一内部接地电极在多层基板内设置于相对地靠近第一主面的电介质层。第二内部接地电极在多层基板内设置于相对地靠近第二主面的电介质层。第一和第二λ/2谐振器电极配置于通过第一和第二表面接地电极以及第一和第二内部接地电极包围的区域。
[0005] 日本专利申请公开第2003-69306号公报中，记载了一种带通滤波器，其是由多个谐振器构成的带通滤波器，并且将各谐振器设为低阻抗线路、高阻抗线路和低阻抗线路按该顺序连接而成的结构。上述的结构的谐振器是阶梯式阻抗谐振器(以下称为SIR。)的一种。
[0006] 特别是用于小型的通信装置的带通滤波器追求小型化。然而，在如日本专利申请公开第2006-311100号公报中记载的那样的包含多个1/2波长谐振器的带通滤波器中，由于1/2波长谐振器长，因此具有难以小型化等的问题。
[0007] 作为1/2波长谐振器，通过使用日本专利申请公开第2003-69306号公报中记载的那样的SIR，可以将1/2波长谐振器变短。然而，SIR的宽度与由一定的导体的线路构成的谐振器相比无负载Q较小。当谐振器的无负载Q变小时，带通滤波器的插入损失变大。因此，如日本专利申请公开第2003-69306号公报中记载的那样，如果将多个谐振器的全部设为SIR，则带通滤波器的插入损失可能会变得过大。
发明内容
[0008] 本发明的目的在于，提供一种带通滤波器，其包含多个谐振器，并且能够在抑制插入损失的增加的同时小型化。
[0009] 本发明的带通滤波器具备由电介质构成的主体、与主体一体化的第一输入输出端口和第二输入输出端口、以及N个谐振器。N是3以上的整数。N个谐振器设置于主体内，并且在电路结构上设置于第一输入输出端口和第二输入输出端口之间，以在电路结构上邻接的两个谐振器电磁耦合的方式构成。
[0010] N个谐振器包含：至少一对的、在电路结构上不邻接的第一谐振器和第二谐振器、以及在电路结构上位于第一谐振器和第二谐振器之间的第三谐振器。N个谐振器中，当将在电路结构上第i个靠近第一输入输出端口的谐振器设为第i级谐振器时，第一谐振器是i的值小于(N+1)/2的第i级谐振器，第二谐振器是i的值大于(N+1)/2的第i级谐振器。
[0011] 第一谐振器具有由导体的线路构成的第一谐振器导体部。第二谐振器具有由导体的线路构成的第二谐振器导体部。第三谐振器具有由导体的线路构成的第三谐振器导体部。第一至第三谐振器导体部分别包含作为线路的两端的第一端和第二端。第一和第二谐振器导体部分别包含：窄幅部；第一宽幅部，位于窄幅部和第一端之间；及第二宽幅部，位于第一窄幅部和第二端之间。窄幅部的正交于连结第一端和第二端的最短路径的方向的尺寸的宽度比第一和第二宽幅部小。第一和第二谐振器的各个相较于第三谐振器，无负载Q更小。
[0012] 在本发明的带通滤波器中，第一至第三谐振器分别也可以是两端开放型谐振器。
[0013] 另外，在本发明的带通滤波器中，第三谐振器导体部也可以不包含具有比第一端上的宽度和第二端上的宽度小的宽度的部分。
[0014] 另外，在本发明的带通滤波器中，第一和第二谐振器导体部各自的最短路径也可以比第三谐振器导体部短。
[0015] 另外，在本发明的带通滤波器中，第一谐振器也可以是第一级谐振器，第二谐振器也可以是第N级谐振器。
[0016] 另外，在本发明的带通滤波器中，N也可以是5以上的整数。在这种情况下，N个谐振器也可以包含第一谐振器和第二谐振器的第一对和第一谐振器和第二谐振器的第二对。第一对的第一谐振器也可以是第一级谐振器，第一对的第二谐振器也可以是第N级谐振器。第二对的第一谐振器也可以是第二级谐振器，第二对的第二谐振器也可以是第N-1级谐振器。
[0017] 在本发明的带通滤波器中，第一和第二谐振器导体部分别包含窄幅部，并且第一和第二谐振器的各个相较于第三谐振器，无负载Q更小。另外，第一谐振器是i的值小于(N+1)/2的第i级谐振器，第二谐振器是i的值大于(N+1)/2的第i级谐振器。因此，根据本发明的带通滤波器，能够在抑制插入损失的增加的同时小型化。
[0019] 图1是示出本发明的第一实施方式所涉及的带通滤波器的结构的立体图。
[0020] 图2是示出本发明的第一实施方式所涉及的带通滤波器的电路结构的电路图。
[0021] 图3是示出图1所示的层叠体中的第一层电介质层的图案形成面的说明图。
[0022] 图4是示出图1所示的层叠体中的第二层和第三层电介质层的图案形成面的说明图。
[0023] 图5是示出图1所示的层叠体中的第四层电介质层的图案形成面的说明图。
[0024] 图6是示出图1所示的层叠体中的第五层至第八层电介质层的图案形成面的说明图。
[0025] 图7是示出图1所示的层叠体中的第九层电介质层的图案形成面的说明图。
[0026] 图8是示出图1所示的层叠体中的第十层电介质层的图案形成面的说明图。
[0027] 图9是示出图1所示的层叠体中的第十一层至第十八层电介质层的图案形成面的说明图。
[0028] 图10是示出图1所示的层叠体中的第十九层电介质层的图案形成面的说明图。
[0029] 图11是用于说明本发明的第一实施方式中的多个谐振器导体部的结构的说明图。
[0030] 图12是示出与本发明的第一实施方式所涉及的带通滤波器相关的模拟的结果的特性图。
[0031] 图13是将图12的一部分放大表示的特性图。
[0032] 图14是示出本发明的第一实施方式所涉及的带通滤波器的插入损失和反射损失的频率特性的一例的特性图。
[0033] 图15是示出本发明的第二实施方式所涉及的带通滤波器的结构的立体图。
[0034] 图16是示出本发明第二实施方式所涉及的带通滤波器的电路结构的电路图。
[0035] 图17是示出图15所示的层叠体中的第一层电介质层的图案形成面的说明图。
[0036] 图18是示出图15所示的层叠体中的第二层至第四层电介质层的图案形成面的说明图。
[0037] 图19是示出图15所示的层叠体中的第五层电介质层的图案形成面的说明图。
[0038] 图20是示出图15所示的层叠体中的第六层至第九层电介质层的图案形成面的说明图。
[0039] 图21是示出图15所示的层叠体中的第十层电介质层的图案形成面的说明图。
[0040] 图22是示出图15所示的层叠体中的第十一层电介质层的图案形成面的说明图。
[0041] 图23是示出图15所示的层叠体中的第十二层至第十八层电介质层的图案形成面的说明图。
[0042] 图24是示出图15所示的层叠体中的第十九层电介质层的图案形成面的说明图。
[0043] 图25是用于说明本发明的第二实施方式所涉及的多个谐振器导体部的结构的说明图。
[0044] 图26是示出与本发明的第二实施方式所涉及的带通滤波器相关的模拟的结果的特性图。
[0045] 图27是将图26的一部分放大表示的特性图。
[0046] 图28是示出本发明的第二实施方式所涉及的带通滤波器的插入损失和反射损失的频率特性的一例的特性图。
具体实施方式
[0047] [第一实施方式]
[0048] 以下，参照附图，对本发明的实施方式进行详细的说明。首先，参照图1和图2，对本发明的第一实施方式所涉及的带通滤波器的结构进行说明。图1是示出本实施方式所涉及的带通滤波器的结构的立体图。图2是示出本实施方式所涉及的带通滤波器的电路结构的电路图。
[0049] 如图1所示，本实施方式所涉及的带通滤波器1具备由电介质构成的主体2、与主体2一体化的第一输入输出端口3和第二输入输出端口4、设置于主体2内的N个谐振器、屏蔽件
6、分隔部7和耦合调整部8。N是3以上的整数。屏蔽件6由导体构成，并且与主体2一体化。另外，屏蔽件6连接到地线。屏蔽件6具有防止电磁波向带通滤波器1的周围放射的功能。分隔部7和耦合调整部8分别由导体构成，设置于主体2内，并且电连接于屏蔽件6。
6、分隔部7和耦合调整部8。N是3以上的整数。屏蔽件6由导体构成，并且与主体2一体化。另外，屏蔽件6连接到地线。屏蔽件6具有防止电磁波向带通滤波器1的周围放射的功能。分隔部7和耦合调整部8分别由导体构成，设置于主体2内，并且电连接于屏蔽件6。
[0050] 主体2包含由层叠的多个电介质层构成的层叠体20。这里，如图1所示，定义X方向、Y方向和Z方向。X方向、Y方向和Z方向互相正交。在本实施方式中，将多个电介质层的层叠方向(在图1中为朝向上侧的方向)设为Z方向。
[0051] 主体2具有长方体形状。主体2具有位于Z方向上的主体2的两端的第一端面2A和第二端面2B、以及连接第一端面2A和第二端面2B的四个侧面2C、2D、2E、2F。第一端面2A也是主体2的下表面。第二端面2B也是主体2的上表面。侧面2C、2D位于Y方向上的主体2的两端。侧面2E、2F位于X方向上的主体2的两端。
[0052] N个谐振器在电路结构上设置于第一输入输出端口3和第二输入输出端口4之间。另外，N个谐振器以在电路结构上邻接的两个谐振器电磁耦合的方式构成。此外，在本申请中，“在电路结构上”这样的表述不是物理结构上的配置，而是为了指示电路图上的配置而使用。
[0053] 如图2所示，在本实施方式中，特别是N是6，并且N个谐振器是六个谐振器51、52、53、54、55、56。六个谐振器51、52、53、54、55、56在电路结构上从第一输入输出端口3侧按该顺序配置。谐振器51～56以谐振器51、52在电路结构上邻接并电磁耦合，谐振器52、53在电路结构上邻接并电磁耦合，谐振器53、54在电路结构上邻接并电磁耦合，谐振器54、55在电路结构上邻接并电磁耦合，谐振器55、56在电路结构上邻接并电磁耦合的方式构成。另外，在本实施方式中，特别是在电路结构上邻接的两个谐振器之间的电磁耦合是电容耦合。另外，在本实施例中，特别是谐振器51～56分别是两端开放型谐振器并且是1/2波长谐振器。
[0054] 带通滤波器1具备：实现谐振器51、52间的电容耦合的电容器C12；实现谐振器52、53间的电容耦合的电容器C23；实现谐振器53、54间的电容耦合的电容器C34；实现谐振器
54、55间的电容耦合的电容器C45；以及实现谐振器55、56间的电容耦合的电容器C56。
54、55间的电容耦合的电容器C45；以及实现谐振器55、56间的电容耦合的电容器C56。
[0055] 这里，将具备以在电路结构上邻接的两个谐振器耦合的方式构成的三个以上的谐振器的带通滤波器中的、在电路结构上不邻接的两个谐振器之间的电磁耦合称为交错耦合。本实施方式所涉及的带通滤波器1如下所述具有两个交错耦合。
[0056] 在本实施方式中，六个谐振器51～56中在电路结构上相对于第一输入输出端口3第二靠近的谐振器52和六个谐振器51～56中在电路结构上相对于第二输入输出端口4第二靠近的谐振器55在电路结构上不邻接而磁耦合。
[0057] 另外，在本实施方式中，六个谐振器51～56中在电路结构上最靠近第一输入输出端口3的谐振器51和六个谐振器51～56中在电路结构上最靠近第二输入输出端口4的谐振器56在电路结构上不邻接而电容耦合。在图2中，标注了符号C16的电容器的记号表示谐振器51、56间的电容耦合。
[0058] 带通滤波器1还具备设置于第一输入输出端口3和谐振器51之间的电容器C1、以及设置于第二输入输出端口4和谐振器56之间的电容器C2。
[0059] 带通滤波器1进一步具备用于使比通过频带高的规定的频率(以下，称为陷波频率。)的信号衰减的陷波滤波器部。该陷波滤波器部具备由导体构成的两条线路91、92。线路91、92分别具有互相位于相反侧的第一端和第二端。线路91的第一端连接于第一输入输出端口3，线路91的第二端被开放。线路92的第一端连接于第二输入输出端口4，线路92的第二端被开放。线路91、92分别具有对应于陷波频率的波长的1/4或接近于其的长度。线路91、92分别是以陷波频率谐振的1/4波长谐振器。陷波频率例如是带通滤波器1的通过频带的中心频率的两倍的频率。
[0060] 屏蔽件6包含在Z方向上隔开间隔而配置的第一部分61和第二部分62、以及连接第一部分61和第二部分62的连接部63。第一部分61、第二部分62和连接部63以包围六个谐振器51～56的方式配置。
[0061] 层叠体20包含主要部21和包覆部22。主要部21由构成层叠体20的多个电介质层之中的层叠的两个以上的电介质层构成。包覆部22由构成层叠体20的多个电介质层之中的构成主要部21的两个以上的电介质层以外的一个以上的电介质层构成。主要部21具有位于两个以上的电介质层的层叠方向上的两端的第一端面21a和第二端面21b。包覆部22覆盖第二端面21b。主要部21的第一端面21a与主体2的第一端面2A一致。主要部21的第二端面21b位于主体2的内部。
[0062] 第一部分61由配置于第一端面21a的第一导体层313构成。第二部分62由配置于第二端面21b的第二导体层491构成。第二部分62介于主体部21和包覆部22之间。
[0063] 谐振器51、52、53、54、55、56分别具有由导体的线路构成的谐振器导体部510、520、530、540、550、560。谐振器导体部510、520、530、540、550、560分别向正交于Z方向的方向延伸。
[0064] 谐振器导体部510、520、530、540、550、560分别具有作为线路的两端的第一端和第二端。如上所述，谐振器51～56分别是两端开放型谐振器。因此，谐振器导体部510、520、530、540、550、560各自的第一端和第二端都被开放。谐振器导体部510、520、530、540、550、
560分别具有对应于带通滤波器1的通过频带的中心频率的波长的1/2或接近于其的长度。
560分别具有对应于带通滤波器1的通过频带的中心频率的波长的1/2或接近于其的长度。
[0065] 分隔部7其至少一部分以通过谐振器导体部520和谐振器导体部550之间的方式延伸，并且与第一部分61和第二部分62相接。在本实施方式中，特别是分隔部7向Z方向延伸。另外，分隔部7以最短路径连接第一部分61和第二部分62。
[0066] 另外，分隔部7贯通构成主要部21的两个以上的电介质层。在本实施方式中，分隔部7包含分别贯通构成主要部21的两个以上的电介质层多个通孔列7T。在图1中，用圆柱表示各个通孔列7T。多个通孔列7T分别包含串联连接的两个以上的通孔。多个通孔列7T分别向Z方向延伸。另外，多个通孔列7T以沿Y方向排列的方式排列。在本实施方式中，通孔列7T的数量为6。
[0067] 耦合调整部8用于调整谐振器51、56间的电容耦合的大小。耦合调整部8包含分别贯通构成主要部21的两个以上的电介质层多个通孔列8T。在图1中，用圆柱表示各个通孔列8T。多个通孔列8T分别包含串联连接的两个以上的通孔。多个通孔列8T分别向Z方向延伸，并且与第一部分61和第二部分62相接。另外，多个通孔列8T在谐振器导体部510的第二端和谐振器导体部560的第二端的附近，以沿Y方向排列的方式排列。在本实施方式中，通孔列8T的数量为2。
[0068] 屏蔽件6的连接部63包含分别贯通构成主要部21的两个以上的电介质层多个通孔列63T。在图1中，用圆柱表示各个通孔列63T。在图1中，六个通孔列7T和两个通孔列8T之外的用多个圆柱表示的多个通孔列全部是通孔列63T。多个通孔列63T分别包含串联连接的两个以上的通孔。多个通孔列63T分别向Z方向延伸。
[0069] 接着，参照图3至图10，对构成层叠体20的多个电介质层和形成于该多个电介质层的多个导体层以及多个通孔的结构的一例进行说明。在该例中，层叠体20具有层叠的19层电介质层。以下，将该19层电介质层从下开始依次称为第一层至第十九层电介质层。另外，用符号31～49表示第一层至第十九层电介质层。主要部21由第一层至第十八层电介质层31～48构成。包覆部22由第十九层电介质层49构成。在图3至图9中，多个圆表示多个通孔。
[0070] 图3示出第一层电介质层31的图案形成面。在电介质层31的图案形成面，形成有构成第一输入输出端口3的导体层311、构成第二输入输出端口4的导体层312、以及构成屏蔽件6的第一部分61的第一导体层313。
[0071] 另外，在电介质层31形成有连接于导体层311的通孔31T1以及连接于导体层312的通孔31T2。在电介质层31进一步形成有构成六个通孔列7T的一部分的六个通孔7T1、构成两个通孔列8T的一部分的两个通孔8T1、以及构成多个通孔列63T的一部分的多个通孔63T1。在图3中，通孔31T1、31T2、7T1、8T1之外的用多个圆表示的多个通孔全部是通孔63T1。通孔
7T1、8T1、63T1连接于第一导体层313。
7T1、8T1、63T1连接于第一导体层313。
[0072] 图4示出第二层和第三层电介质层32、33的图案形成面。在电介质层32、33分别形成有通孔32T1、32T2。在形成于第二层电介质层32的通孔32T1、32T23，分别连接有图3所示的通孔31T1、31T2。
[0073] 在电介质层32、33分别进一步形成有构成六个通孔列7T的一部分的六个通孔7T2。在形成于第二层电介质层32的六个通孔7T2连接有图3所示的六个通孔7T1。
[0074] 在电介质层32、33分别进一步形成有构成两个通孔列8T的一部分的两个通孔8T2。在形成于第二层电介质层32的两个通孔8T2连接有图3所示的两个通孔8T1。
[0075] 在电介质层32、33分别进一步形成有构成多个通孔列63T的一部分的多个通孔63T2。在图4中，通孔32T1、32T2、7T2、8T2之外的用多个圆表示的多个通孔全部是通孔63T2。
在形成于第二层电介质层32的多个通孔63T2连接有图3所示的多个通孔63T1。
在形成于第二层电介质层32的多个通孔63T2连接有图3所示的多个通孔63T1。
[0076] 在电介质层32、33中，上下邻接的相同符号的通孔彼此互相连接。
[0077] 图5示出第四层电介质层34的图案形成面。在电介质层34的图案形成面形成有构成线路91的导体层341和构成线路92的导体层342。导体层341、342分别具有位于互相相反侧的第一端和第二端。在导体层341中的第一端的附近部分连接有形成于第三层电介质层33的通孔32T1。在导体层342中的第一端的附近部分连接有形成于第三层电介质层33的通孔32T2。导体层341中的第二端的附近的一部分和导体层342中的第二端的附近的一部分经由电介质层3/1、32、33而与图3所示的导体层313相对。
[0078] 另外，在电介质层34形成有连接于导体层341中的第一端的附近部分的通孔34T1和连接于导体层342中的第一端的附近部分的通孔34T2。
[0079] 在电介质层34进一步形成有构成六个通孔列7T的一部分的六个通孔7T4。在六个通孔7T4连接有形成于第三层电介质层33的六个通孔7T2。
[0080] 在电介质层34进一步形成有构成两个通孔列8T的一部分的两个通孔8T4。在两个通孔8T4连接有形成于第三层电介质层33的两个通孔8T2。
[0081] 在电介质层34进一步形成有构成多个通孔列63T的一部分的多个通孔63T4。在图5中，通孔34T1、34T2、7T4、8T4以外的用多个圆表示的多个通孔全部是通孔63T4。在多个通孔63T4连接有形成于第三层电介质层33的多个通孔63T2。
[0082] 图6示出第五层至第八层电介质层35～38的图案形成面。在电介质层35～38分别形成有通孔35T1、35T2。在形成于第五层电介质层35的通孔35T1、35T2分别连接有图5所示的通孔34T1、34T2。
[0083] 在电介质层35～38分别进一步形成有构成六个通孔列7T的一部分的六个通孔7T5。在形成于第五层电介质层35的六个通孔7T5连接有图5所示的六个通孔7T4。
[0084] 在电介质层35～38分别进一步形成有构成两个通孔列8T的一部分的两个通孔8T5。在形成于第五层电介质层35的两个通孔8T5连接有图5所示的两个通孔8T4。
[0085] 在电介质层35～38分别进一步形成有构成多个通孔列63T的一部分的多个通孔63T5。在图6中，通孔35T1、35T2、7T5、8T5以外的用多个圆表示的多个通孔全部是通孔63T5。
在形成于第五层电介质层35的多个通孔63T5连接有图5所示的多个通孔63T4。
在形成于第五层电介质层35的多个通孔63T5连接有图5所示的多个通孔63T4。
[0086] 在电介质层35～38中，上下邻接的相同符号的通孔彼此互相连接。
[0087] 图7示出第九层电介质层39的图案形成面。在电介质层39的图案形成面，形成有用于构成图2所示的电容器C1的导体层391和用于构成图2所示的电容器C2的导体层392。在导体层391连接有形成于第八层电介质层38的通孔35T1。在导体层392连接有形成于第八层电介质层38的通孔35T2。
[0088] 在电介质层39的图案形成面进一步分别形成有用于构成图2所示的C12、C23、C34、C45、C56的导体层393、394、395、396、397。
[0089] 另外，在电介质层39形成有构成六个通孔列7T的一部分的六个通孔7T9。在六个通孔7T9连接有形成于第八层电介质层38的六个通孔7T5。
[0090] 在电介质层39进一步形成有构成两个通孔列8T的一部分的两个通孔8T9。在两个通孔8T9连接有形成于第八层电介质层38的两个通孔8T5。
[0091] 在电介质层39进一步形成有构成多个通孔列63T的一部分的多个通孔63T9。在图7中，通孔7T9、8T9以外的用多个圆表示的多个通孔全部是通孔63T9。在多个通孔63T9连接有形成于第八层电介质层38的多个通孔63T5。
[0092] 图8示出第十层电介质层40的图案形成面。在电介质层40的图案形成面形成有谐振器导体部510、520、530、540、550、560。这里，参照图8和图11，对谐振器导体部510、520、530、540、550、560的结构进行详细的说明。图11是用于说明谐振器导体部510、520、530、
540、550、560的结构的说明图。
540、550、560的结构的说明图。
[0093] 谐振器导体部510包含作为线路的两端的第一端51a和第二端51b。谐振器导体部520包含作为线路的两端的第一端52a和第二端52b。谐振器导体530包含作为线路的两端的第一端53a和第二端53b。谐振器导体540包含作为线路的两端的第一端54a和第二端54b。谐振器导体550包含作为线路的两端的第一端55a和第二端55b。谐振器导体560包含作为线路的两端的第一端56a和第二端56b。
[0094] 在图11中，关于谐振器导体部510、520、530、540、550、560的各个，将连结第一端和第二端的最短路径51P、52P、53P、54P、55P、56P用粗线的箭头表示。各最短路径对应于各谐振器导体部中的最短电流路径。以下，在各谐振器导体部中，将正交于最短路径的方向的尺寸称为宽度。
[0095] 谐振器导体部510、560分别向X方向延伸。另外，谐振器导体部510、560以存在与它们交叉并向X方向延伸的一条直线的位置关系配置。谐振器导体部510的第二端51b和谐振器导体部560的第二端56b隔开规定的间隔而邻接。第二端51b和第二端56b的间隔足够小于谐振器导体部510、560各自的长度。
[0096] 如图11所示，谐振器导体部510包含窄幅部51A；位于窄幅部51A和第一端51a之间的第一宽幅部51B；位于窄幅部51A和第二端51b之间的第二宽幅部51C；以及两个连结部51D、51E。在本实施方式中，特别是第一宽幅部51B包含第一端51a，第二宽幅部51C包含第二端51b。连结部51D连接窄幅部51A的一端部和第一宽幅部51B中的与第一端51a相反侧的端部。连结部51E连接窄幅部51A的另一端部和第二宽幅部51C中的与第二端51b相反侧的端部。在图11中，用虚线表示窄幅部51A和连结部51D的边界、窄幅部51A和连结部51E的边界、第一宽幅部51B和连结部51D的边界以及第二宽幅部51C和连结部51E的边界。
[0097] 窄幅部51A的宽度W51A、第一宽幅部51B的宽度W51B以及第二宽幅部51C的宽度W51C分别与X方向的位置无关而是一定的。宽度W51A小于宽度W51B、W51C。连结部51D、51E各自的宽度对应于X方向的位置而变化。连结部51D的宽度在与窄幅部51A的边界位置上与窄幅部51A的宽度相等，在与第一宽幅部51B的边界位置上与第一宽幅部51B的宽度相等。连结部51E的宽度在与窄幅部51A的边界位置上与窄幅部51A的宽度相等，在与第二宽幅部51C的边界位置上与第二宽幅部51C的宽度相等。
[0098] 如图11所示，谐振器导体部560包含窄幅部56A；位于窄幅部56A和第一端56a之间的第一宽幅部56B；位于窄幅部56A和第二端56b之间的第二宽幅部56C；以及两个连结部56D、56E。在本实施方式中，特别是第一宽幅部56B包含第一端56a，第二宽幅部56C包含第二端56b。连结部56D连接窄幅部56A的一端部和第一宽幅部56B中的与第一端56a相反侧的端部。连结部56E连接窄幅部56A的另一端部和第二宽幅部56C中的与第二端56b相反侧的端部。在图11中，用虚线表示窄幅部56A和连结部56D的边界、窄幅部56A和连结部56E的边界、第一宽幅部56B和连结部56D的边界以及第二宽幅部56C和连结部56E的边界。
[0099] 窄幅部56A的宽度W56A、第一宽幅部56B的宽度W56B以及第二宽幅部56C的宽度W56C分别与X方向的位置无关而是一定的。宽度W56A小于宽度W56B、W56C。连结部56D、56E各自的宽度对应于X方向的位置而变化。连结部56D的宽度在与窄幅部56A的边界位置上与窄幅部56A的宽度相等，在与第一宽幅部56B的边界位置上与第一宽幅部56B的宽度相等。连结部56E的宽度在与窄幅部56A的边界位置上与窄幅部56A的宽度相等，在与第二宽幅部51C的边界位置上与第二宽幅部56C的宽度相等。
[0100] 谐振器导体部520、550分别向Y方向延伸。另外，谐振器导体部520、550隔开规定的间隔而在X方向邻接。谐振器导体部520、550的间隔小于谐振器导体部520、550各自的长度。
[0101] 谐振器导体部520在第一端52a和第二端52b之间宽度W52是一定的。谐振器导体部550在第一端55a和第二端55b之间宽度W55是一定的。
[0102] 谐振器导体部520的第一端52a配置于谐振器导体部510的第二端51b的附近。谐振器导体部550的第一端55a配置于谐振器导体部560的第二端56b的附近。
[0103] 如图8所示，谐振器导体部530包含第一部分53A、第二部分53B和第三部分53C。第一部分53A包含第一端53a，第二部分53B包含第二端53b。第一部分53A向X方向延伸，第二部分53B向Y方向延伸。第三部分53C与第一部分53A中的与第一端53a相反侧的端部和第二部分53B中的与第二端53b相反侧的端部连接。在图8中，用虚线表示第一部分53A和第三部分53C的边界以及第二部分53B和第三部分53C的边界。第一端53a配置于谐振器导体部520的第二端52b的附近。谐振器导体部530在第一端53a和第二端53b之间宽度W53是一定的。
[0104] 如图8所示，谐振器导体部540包含第一部分54A、第二部分54B和第三部分54C。第一部分54A包含第一端54a，第二部分54B包含第二端54b。第一部分54A向X方向延伸，第二部分54B向Y方向延伸。第三部分54C与第一部分54A中的与第一端54a相反侧的端部和第二部分54B中的与第二端54b相反侧的端部连接。在图8中，用虚线表示第一部分54A和第三部分54C的边界以及第二部分54B和第三部分54C的边界。第一端54a配置于谐振器导体部550的第二端55b的附近。谐振器导体部540在第一端54a和第二端54b之间宽度W54是一定的。
[0105] 谐振器导体部530的第一端53a和谐振器导体部540的第一端54a隔开规定的间隔而邻接。
[0106] 接着，参照图8，对谐振器导体部510、520、530、540、550、560以外的、形成于电介质层40的构成要素进行说明。在电介质层40的图案形成面形成有构成分隔部7的一部分的导体层7C。导体层7C位于谐振器导体部520和谐振器导体部550之间，并且向Y方向延伸。
[0107] 另外，在电介质层40形成有构成六个通孔列7T的一部分的六个通孔7T10。六个通孔7T10连接于导体层7C。另外，在六个通孔7T10连接有图7所示的六个通孔7T9。
[0108] 在电介质层40进一步形成有构成两个通孔列8T的一部分的两个通孔8T10。在两个通孔8T10连接有图7所示的两个通孔8T9。
[0109] 在电介质层40进一步形成有构成多个通孔列63T的一部分的多个通孔63T10。在图8中，通孔7T10、8T10以外的用多个圆表示的多个通孔全部是通孔63T10。在多个通孔63T10连接有图7所示的多个通孔63T9。
[0110] 图9示出第十一层至第十八层电介质层41～48的图案形成面。在电介质层41～48分别形成有构成六个通孔列7T的一部分的六个通孔7T11。在形成于第十一层电介质层41的六个通孔7T11连接有图8所示的六个通孔7T10。
[0111] 在电介质层41～48分别进一步形成有构成两个通孔列8T的一部分的两个通孔8T11。在形成于第十一层电介质层41的两个通孔8T11连接有图8所示的两个通孔8T10。
[0112] 在电介质层41～48分别进一步形成有构成多个通孔列63T的一部分的多个通孔63T11。在图9中，7T11、8T11以外的用多个圆表示的多个通孔全部是通孔63T11。在形成于第十一层电介质层41的多个通孔63T11连接有图8所示的多个通孔63T10。
[0113] 在电介质层41～48中，上下邻接的相同符号的通孔彼此互相连接。
[0114] 图10示出第十九层电介质层49的图案形成面。在电介质层49的图案形成面形成有构成屏蔽件6的第二部分62的第二导体层491。在第二导体层491连接有形成于第十八层电介质层48的通孔7T11、8T11、63T11。
[0115] 本实施方式所涉及的带通滤波器1以第一层电介质层31的图案形成面成为主体2的第一端面2A的方式层叠第一层至第十九层电介质层31～49而构成。第十九层电介质层49中的与图案形成面相反侧的面成为主体2的第二端面2B。第一层至第十九层电介质层31～49构成层叠体20。
[0116] 谐振器51～56的各个的谐振器导体部510、520、530、540、550、560关于Z方向，配置于层叠体20内的相同位置。
[0117] 构成第一输入输出端口3的导体层311经由通孔31T1、32T1、导体层341以及通孔34T1、35T1而连接于图7所示的导体层391。导体层391经由电介质层39而与图8所示的谐振器导体部510中的第一端51a的附近部分相对。图2所示的电容器C1由导体层391、谐振器导体部510和它们之间的电介质层39构成。
[0118] 构成第二输入输出端口4的导体层312经由通孔31T2、32T2、导体层342以及通孔34T2、35T2而连接于图7所示的导体层392。导体层392经由电介质层39而与图8所示的谐振器导体部560中的第一端56a的附近部分相对。图2所示的电容器C2由导体层392、谐振器导体部560和它们之间的电介质层39构成。
[0119] 图7所示的导体层393经由电介质层39而与谐振器导体部510中的第二端51b的附近部分和谐振器导体部520中的第一端52a的附近部分相对。图2所示的电容器C12由导体层393、谐振器导体部510、520和它们之间的电介质层39构成。
[0120] 图7所示的导体层394经由电介质层39而与谐振器导体部520中的第二端52b的附近部分和谐振器导体部530中的第一端53a的附近部分相对。图2所示的电容器C23由导体层394、谐振器导体部520、530和它们之间的电介质层39构成。
[0121] 图7所示的导体层395经由电介质层39而与谐振器导体部530中的第二端53b的附近部分和谐振器导体部540中的第一端54a的附近部分相对。图2所示的电容器C34由导体层395、谐振器导体部530、540和它们之间的电介质层39构成。
[0122] 图7所示的导体层396经由电介质层39而与谐振器导体部540中的第二端54b的附近部分和谐振器导体部550中的第一端55a的附近部分相对。图2所示的电容器C45由导体层396、谐振器导体部540、550和它们之间的电介质层39构成。
[0123] 图7所示的导体层397经由电介质层39而与谐振器导体部550中的第二端55b的附近部分和谐振器导体部560中的第一端56a的附近部分相对。图2所示的电容器C56由导体层397、谐振器导体部550、560和它们之间的电介质层39构成。
[0124] 分隔部7的六个通孔列7T分别通过通孔7T1、7T2、7T4、7T5、7T9、7T10、7T11在Z方向上串联连接而构成。
[0125] 在图3至图10所示的例中，分隔部7以通过谐振器导体部520和谐振器导体部550之间的方式延伸，并且与第一部分61和第二部分62相接。
[0126] 耦合调整部8的两个通孔列8T分别通过通孔8T1、8T2、8T4、8T5、8T9、8T10、8T11在Z方向上串联连接而构成。
[0127] 连接部63的多个通孔列63T分别通过通孔63T1、63T2、63T4、63T5、63T9、63T10、63T11在Z方向上串联连接而构成。
[0128] 本实施方式所涉及的的带通滤波器1例如以通过频带存在于10～30GHz的准毫米波段或30～300GHz的毫米波段的方式设计并构成。带通滤波器1具备在电路结构上设置于第一输入输出端口3和第二输入输出端口4之间的N个谐振器。N个谐振器以在电路结构上邻接的两个谐振器电磁耦合的方式构成。
[0129] 接着，对本实施方式所涉及的带通滤波器1的特征进行说明。以下，带通滤波器1包含的N个谐振器中，将在电路结构上第i个靠近第一输入输出端口3的谐振器称为第i级谐振器。另外，在N为偶数的情况下，将第N/2级谐振器和第N/2+1级谐振器称为中央谐振器。在N为奇数的情况下，将第(N+1)/2级谐振器称为中央谐振器。在本实施方式中特别地，N为6。因此，在本实施方式中，将第三级谐振器53和第四级谐振器54称为中央谐振器。
[0130] 在本实施方式中，N个谐振器包含至少一对的、在电路结构上不邻接的第一谐振器和第二谐振器、以及在电路结构上位于第一谐振器和第二谐振之间的第三谐振器。
[0131] 第一谐振器是i的值小于(N+1)/2的第i级谐振器。这意味着第一谐振器在电路结构上比中央谐振器更靠近第一输入输出端口3。
[0132] 第二谐振器是i的值大于(N+1)/2的第i级谐振器。这意味着第二谐振器在电路结构上比中央谐振器更靠近第二输入输出端口4。
[0133] 第一谐振器具有由导体的线路构成的第一谐振器导体部。第二谐振器具有由导体的线路构成的第二谐振器导体部。第三谐振器具有由导体的线路构成的第三谐振器导体部。第一至第三谐振器导体部分别包含作为线路的两端的第一端和第二端。
[0134] 第一和第二谐振器导体部分别包含：窄幅部；第一宽幅部，位于窄幅部和第一端之间；及第二宽幅部，位于第一窄幅部和第二端之间。窄幅部的正交于连结第一端和第二端的最短路径的方向的尺寸的宽度比第一和第二宽幅部小。另外，第一和第二谐振器分别相较于第三谐振器，无负载Q更小。第一和第二谐振器各自的最短路径也可以比第三谐振器短。
[0135] 具有包含上述的窄幅部、第一宽幅部和第二宽幅部的共振器导体部的共振器是SIR的一种。当将谐振器的谐振频率设为一定进行比较时，通过将谐振器设为SIR，与未将谐振器设为SIR的情况相比，可以缩短谐振器导体部的最短路径，另一方面，无负载Q变小。
[0136] 在本实施方式中，特别是第一谐振器是第一级谐振器51，第二谐振器是第N级、即第六级谐振器56。另外，在本实施方式中，存在四个第三谐振器，第二级至到第五级谐振器52～55是第三谐振器。谐振器导体部510对应于第一谐振器导体部，谐振器导体部560对应于第二谐振器导体部，谐振器导体部520、530、540、550对应于第三谐振器导体部。谐振器
51、56分别相较于谐振器52、53、54、55，无负载Q更小。
51、56分别相较于谐振器52、53、54、55，无负载Q更小。
[0137] 如参照图11所说明的那样，谐振器导体部510包含窄幅部51A、第一宽幅部51B和第二宽幅部51C。谐振器导体部560包含窄幅部56A、第一宽幅部56B和第二宽幅部56C。谐振器51、56是SIR。
[0138] 谐振器导体部520、530、540、550分别不包含具有比第一端上的宽度和第二端上的宽度小的宽度的部分。在本实施方式中，特别是谐振器导体部520、530、540、550分别在第一端和第二端之间宽度是一定的。谐振器52～55不是SIR。
[0139] 各谐振器的谐振器导体部的最短路径的长度依赖于该谐振器的谐振频率。谐振器51～56以它们的谐振频率成为与带通滤波器1的通过频带的中心频率相等或接近于其的频率的方式设计。然而，谐振器51～56的谐振频率并不限于一致。因此，作为SIR的谐振器51、
56的谐振器导体部510、560的最短路径51P、56P不限于比不是SIR的谐振器52～55的谐振器导体部520、530、540、550的最短路径52P、53P、54P、55P短。
56的谐振器导体部510、560的最短路径51P、56P不限于比不是SIR的谐振器52～55的谐振器导体部520、530、540、550的最短路径52P、53P、54P、55P短。
[0140] 在本实施方式中，特别是谐振器导体部510、560的最短路径51P、56P分别比谐振器导体部530、540的最短路径53P、54P短。谐振器导体部520、550的最短路径52P、55P各自的长度与最短路径51P、56P各自的长度相等或大致相等。
[0141] 以下，由记号Qui表示第i级谐振器的无负载Q，由记号gi表示第i级谐振器的标准化元件值。在这种情况下，基于N个谐振器的无负载Q，带通滤波器1的通过频带的中心频率下的插入损失与关于N个谐振器的gi/Qui的总和成比例。
[0142] 当设第i级谐振器为SIR时，第i级谐振器与由宽度一定的导体的线路构成的谐振器的情况相比，Qui变小。其结果，插入损失增加。当设N个谐振器的全部为SIR时，插入损失可能变得过大。因此，在本实施方式中，不设N个谐振器的全部为SIR，而仅设一部分的谐振器为SIR。
[0143] 在包含N个谐振器的带通滤波器中，取决于带通滤波器的特性，但一般来说，i的值比(N+1)/2越小，或者i的值比(N+1)/2的值越大，标准化元件值gi越小。例如，在N个谐振器的谐振频率相等，并且带通滤波器是最大平坦特性的情况下，gi表示为2sin((2i-1)π/2N)。在本实施方式中，在电路结构上，越靠近第一输入输出端口3或第二输入输出端口4的谐振器，标准化元件值gi越小，插入损失的变化量相对于Qui的变化量的比越小。
[0144] 因此，在仅设一部分的谐振器为SIR的情况下，相较于将在电路结构上靠近中央谐振器的谐振器设为SIR，将靠近第一输入输出端口3或第二输入输出端口4的谐振器设为SIR的情况可以减小插入损失的增加量。
[0145] 因此，在本实施方式中，仅设在电路结构上最靠近第一输入输出端口3的第一级谐振器51和在电路结构上最靠近第二输入输出端口4的第六级谐振器56为SIR。
[0146] 因此，根据本实施方式，由于能够将设为SIR的谐振器51、56小型化，从而可以将带通滤波器1小型化。另外，根据本实施方式，由于仅将谐振器51、56设为SIR，因此可以抑制带通滤波器1的插入损失的增加。
[0147] 这里，示出本实施方式中的谐振器51～56的无负载Q的一例。在该例中，第一级和第六级谐振器51、56的无负载Q是250。第二级和第五级谐振器52、55的无负载Q是288。第三级和第四级谐振器53、54的无负载Q是253。因此，在该例中，第一级和第六级谐振器51、56分别相较于第二级至第五级谐振器52～55，无负载Q更小。
[0148] 接着，对关于本实施方式所涉及的带通滤波器1的模拟的结果进行说明。在该模拟中，对带通滤波器1的第一至第三模型求得插入损失的频率特性。在第一至第三模型中，谐振器51～56的无负载Q的组合是不同的。
[0149] 在第一模型中，谐振器51～56的无负载Q全部为200。在第二模型中，谐振器51、56的无负载Q为100，谐振器52～55的无负载Q为200。在第三模型中，谐振器52、55的无负载Q为100，谐振器51、53、54、56的无负载Q为200。
[0150] 图12示出第一至第三模型的插入损失的频率特性。图13将图12的一部分放大表示。在图12和13中，横轴表示频率，纵轴表示插入损失。在图13中，分别由标注了符号71、72、73的曲线表示第一、第二和第三模型的特性。
[0151] 第一至第三模型的通过频带的中心频率约为28GHz。如图13所示，在第二和第三模型中，与第一模型相比，通过频带的中心频率下的插入损失变大。在第二模型和第三模型中，当比较通过频带的中心频率下的插入损失时，第二模型更小。因此，可知在电路结构上越靠近第一输入输出端口3或第二输入输出端口4的谐振器，插入损失的变化量相对于无负载Q的变化量的比越小。因此，如上所述，在仅将一部分的谐振器设为SIR的情况下，相较于将中央谐振器或在电路结构上靠近中央谐振器的谐振器设为SIR，将靠近第一输入输出端口3或第二输入端口4的谐振器设为SIR的情况可以减小插入损失的增加。
[0152] 另外，当将谐振器设为SIR时，可以增加高阶模式的谐振频率相对于基本模式的谐振频率的比。根据本实施方式，通过将谐振器51、56设为SIR，可以增加谐振器51、56的高阶模式的谐振频率。由此，根据本实施方式，可以防止起因于高阶模式而使比通过频带高的频率区域中的带通滤波器1的衰减特性发生恶化。
[0153] 图14示出本实施方式所涉及的带通滤波器1的插入损失和反射损失的频率特性的一例。以下，将插入损失的值和反射损失的值统称为衰减量。在图14中，横轴表示频率，纵轴表示衰减量。在图14中，将插入损失的频率特性由标注了符号81IL的曲线表示，将反射损失的频率特性由标注了符号81RL的曲线表示。
[0154] [第二实施方式]
[0155] 接着，对本发明的第二实施方式进行说明。首先，参照图15和图16，对本发明的实施方式所涉及的带通滤波器的结构进行说明。图15是示出本实施方式所涉及的带通滤波器的结构的立体图。图16是示出本实施方式所涉及的带通滤波器的电路结构的电路图。
[0156] 本实施方式所涉及的带通滤波器100具备主体2、第一输入输出端口3和第二输入输出端口4、N个谐振器、屏蔽件6、分隔部107。主体2包含层叠体20。
[0157] N个谐振器在电路结构上设置于第一输入输出端口3和第二输入输出端口4之间。在本实施方式中，N是7，N个谐振器是七个谐振器151、152、153、154、155、156、157。七个谐振器151、152、153、154、155、156、157在电路结构上从第一输入输出端口3侧起按该顺序配置。
谐振器151～157以谐振器151、152在电路结构上邻接并电磁耦合，谐振器152、153在电路结构上邻接并电磁耦合，谐振器153、154在电路结构上邻接并电磁耦合，谐振器154、155在电路结构上邻接并电磁耦合，谐振器155、156在电路结构上邻接并电磁耦合，谐振器156、157在电路结构上邻接并电磁耦合的方式构成。另外，在本实施方式中，特别是在电路结构上邻接的两个谐振器之间的电磁耦合是电容耦合。另外，在本实施方式中，特别是谐振器151～
157分别是两端开放型谐振器并且是1/2波长谐振器。
谐振器151～157以谐振器151、152在电路结构上邻接并电磁耦合，谐振器152、153在电路结构上邻接并电磁耦合，谐振器153、154在电路结构上邻接并电磁耦合，谐振器154、155在电路结构上邻接并电磁耦合，谐振器155、156在电路结构上邻接并电磁耦合，谐振器156、157在电路结构上邻接并电磁耦合的方式构成。另外，在本实施方式中，特别是在电路结构上邻接的两个谐振器之间的电磁耦合是电容耦合。另外，在本实施方式中，特别是谐振器151～
157分别是两端开放型谐振器并且是1/2波长谐振器。
[0158] 屏蔽件6的第一部分61、第二部分62和连接部63以包围七个谐振器151～157的方式配置。第一部分61由配置于层叠体20的主要部21的第一端面21a的第一导体层1313构成。第二部分62由配置于层叠体20的主要部21的第二端面21b的第二导体层1491构成。
[0159] 带通滤波器100具备：实现谐振器151、152间的电容耦合的电容器C112；实现谐振器152、153间的电容耦合的电容器C123；实现谐振器153、154间的电容耦合的电容器C134；实现谐振器154、155间的电容耦合的电容器C145；实现谐振器155、156间的电容耦合的电容器C156；以及实现谐振器156、157间的电容耦合的电容器C167。
[0160] 在本实施方式中，谐振器152和谐振器156在电路结构上不邻接而磁耦合。
[0161] 另外，在本实施方式中，谐振器153和谐振器155在电路结构上不邻接而电容耦合。在图16中，标注了符号C135的电容器的记号表示谐振器153、155间的电容耦合。
[0162] 谐振器151、152、153、154、155、156、157分别具有由导体的线路构成的谐振器导体部1510、1520、1530、1540、1550、1560、1570。谐振器导体部1510、1520、1530、1540、1550、1560、1570分别向正交于Z方向的方向延伸。
[0163] 谐振器导体部1510、1520、1530、1540、1550、1560、1570分别具有作为线路的两端的第一端和第二端。如上所述，谐振器151～157分别是两端开放型谐振器。因此，谐振器导体部1510、1520、1530、1540、1550、1560、1570各自的第一端和第二端都被开放。谐振器导体部1510、1520、1530、1540、1550、1560、1570分别具有对应于带通滤波器100的通过频带的中心频率的波长的1/2或接近于其的长度。
[0164] 分隔部107其至少一部分以通过谐振器导体部1520和谐振器导体部1560之间的方式延伸，并且与第一部分61和第二部分62相接。本实施方式中，特别是在分隔部107向Z方向延伸。另外，分隔部107以最短路径连接第一部分61和第二部分62。
[0165] 另外，分隔部107贯通构成主要部21的两个以上的电介质层。在本实施方式中，分隔部107包含分别贯通构成主要部21的两个以上的电介质层多个通孔列107T。在图15中，用圆柱表示各个通孔列107T。多个通孔列107T分别包含串联连接的两个以上的通孔。多个通孔列107T分别向Z方向延伸。另外，多个通孔列107T以沿Y方向排列的方式排列。在本实施方式中，通孔列107T的数量为5。
[0166] 屏蔽件6的连接部63包含分别贯通构成主要部21的两个以上的电介质层多个通孔列163T。在图15中，用圆柱表示各个通孔列163T。在图15中，五个通孔列107T之外的用多个圆柱表示的多个通孔列全部是通孔列163T。多个通孔列163T分别包含串联连接的两个以上的通孔。多个通孔列163T分别向Z方向延伸。
[0167] 接着，参照图17至图24，对本实施方式中的构成层叠体20的多个电介质层和形成于该多个电介质层多个导体层以及多个通孔的结构的一例进行说明。在该例中，层叠体20具有层叠的19层电介质层。以下，将该19层电介质层从下开始依次称为第一层至第十九层电介质层。另外，由符号131～149表示第一层至第十九层电介质层。主要部21由第一层至第十八层电介质层131～148构成。包覆部22由第十九层电介质层149构成。在图17至图23中，多个圆表示多个通孔。
[0168] 图17示出第一层电介质层131的图案形成面。在电介质层131的图案形成面，形成有构成第一输入输出端口3的导体层1311；构成第二输入输出端口4的导体层1312；以及构成屏蔽件6的第一部分61的第一导体层1313。
[0169] 另外，在电介质层131形成有连接于导体层1311的通孔131T1以及连接于导体层1312的通孔131T2。在电介质层131进一步形成有构成五个通孔列107T的一部分的五个通孔
107T1以及构成多个通孔列163T的一部分的多个通孔163T1。在图17中，通孔131T1、131T2、
107T1之外的用多个圆表示的多个通孔全部是通孔163T1。通孔107T1、163T1连接于第一导体层1313。
107T1以及构成多个通孔列163T的一部分的多个通孔163T1。在图17中，通孔131T1、131T2、
107T1之外的用多个圆表示的多个通孔全部是通孔163T1。通孔107T1、163T1连接于第一导体层1313。
[0170] 图18示出第二层至第四层电介质层132～134的图案形成面。在电介质层132～134分别形成有通孔132T1、132T2。在形成于第二层电介质层132的通孔132T1、132T2分别连接有图17所示的通孔131T1、131T2。
[0171] 在电介质层132～134分别进一步形成有构成五个通孔列107T的一部分的五个通孔107T2。在形成于第五层电介质层132的五个通孔107T2连接有图17所示的五个通孔107T1。
[0172] 在电介质层132～134分别进一步形成有构成多个通孔列163T的一部分的多个通孔163T2。在图18中，通孔132T1、132T2、107T2之外的用多个圆表示的多个通孔全部是通孔163T2。在形成于第二层电介质层132的多个通孔163T2连接有图17所示的多个通孔163T1。
[0173] 在电介质层132～134中，上下邻接的相同符号的通孔彼此互相连接。
[0174] 图19示出第五层电介质层135的图案形成面。在电介质层135的图案形成面形成有导体层1351和导体层1352。导体层1351、1352分别具有互相位于相反侧的第一端和第二端。在导体层1351中的第一端的附近部分连接有形成于第四层电介质层134的通孔132T1。在导体层1352中的第一端的附近部分连接有形成于第四层电介质层134的通孔132T2。
[0175] 另外，在电介质层135形成有连接于导体层1351中的第二端的附近部分的通孔135T1和连接于导体层1352中的第二端的附近部分的通孔135T2。
[0176] 在电介质层135进一步形成有构成五个通孔列107T的一部分的五个通孔107T5。在五个通孔107T5连接有形成于第四层电介质层134的五个通孔107T2。
[0177] 在电介质层135进一步形成有构成多个通孔列163T的一部分的多个通孔163T5。在图19中，通孔135T1、135T2、107T5以外的用多个圆表示的多个通孔全部是通孔163T5。在多个通孔163T5连接有形成于第四层电介质层134的多个通孔163T2。
[0178] 图20示出第六层至第九层电介质层136～139的图案形成面。在电介质层136～139分别形成有通孔136T1、136T2。在形成于第六层电介质层136的通孔136T1、136T2分别连接有图19所示的通孔135T1、135T2。
[0179] 在电介质层136～139分别进一步形成有构成五个通孔列107T的一部分的五个通孔107T6。在形成于第六层电介质层136的五个通孔107T6连接有图19所示的五个通孔107T5。
[0180] 在电介质层136～139分别进一步形成有构成多个通孔列163T的一部分的多个通孔163T6。在图20中，通孔136T1、136T2、107T6之外的用多个圆表示的多个通孔全部是通孔163T6。在形成于第六层电介质层136的多个通孔163T6连接有图19所示的多个通孔163T5。
[0181] 在电介质层136～139中，上下邻接的相同符号的通孔彼此互相连接。
[0182] 图21示出第十层电介质层140的图案形成面。在电介质层140的图案形成面形成有谐振器导体部1510、1520、1530、1540、1550、1560、1570。这里，参照图21和图25，对谐振器导体部1510、1520、1530、1540、1550、1560、1570的结构进行详细的说明。图25是用于说明谐振器导体部1510、1520、1530、1540、1550、1560、1570的结构的说明图。
[0183] 谐振器导体部1510包含作为线路的两端的第一端151a和第二端151b。谐振器导体部1520包含作为线路的两端的第一端152a和第二端152b。谐振器导体1530包含作为线路的两端的第一端153a和第二端153b。谐振器导体1540包含作为线路的两端的第一端154a和第二端154b。谐振器导体1550包含作为线路的两端的第一端155a和第二端155b。谐振器导体1560包含作为线路的两端的第一端156a和第二端156b。谐振器导体1570包含作为线路的两端的第一端157a和第二端157b。
[0184] 在图25中，关于谐振器导体部1510、1520、1530、1540、1550、1560、1570的各个，将连结第一端和第二端的最短路径151P、152P、153P、154P、155P、156P、157P用粗线的箭头表示。各最短路径对应于各谐振器导体部中的最短电流路径。
[0185] 如图21所示，谐振器导体部1510包含窄幅部151A；位于窄幅部151A和第一端151a之间的第一宽幅部151B；位于窄幅部151A和第二端151b之间的第二宽幅部151C。在本实施方式中，特别是第一宽幅部151B包含第一端151a，第二宽幅部151C包含第二端151b。在图21中，用虚线表示窄幅部151A和第一宽幅部151B的边界、窄幅部151A和第二宽幅部151C的边界。第一宽幅部151B的大部分向X方向延伸，第二宽幅部151C的大部分向Y方向延伸。窄幅部151A与第一宽幅部151B中的与第一端151a相反侧的端部和第二宽幅部151C中的与第二端
151b相反侧的端部连接。窄幅部151A的宽度W151A比第一宽幅部151B的宽度W151B和第二宽幅部151C的宽度W151C小。
151b相反侧的端部连接。窄幅部151A的宽度W151A比第一宽幅部151B的宽度W151B和第二宽幅部151C的宽度W151C小。
[0186] 如图21所示，谐振器导体部1570包含窄幅部157A；位于窄幅部157A和第一端157a之间的第一宽幅部157B；位于窄幅部157A和第二端157b之间的第二宽幅部157C。在本实施方式中，特别是第一宽幅部157B包含第一端157a，第二宽幅部157C包含第二端157b。在图21中，用虚线表示窄幅部157A和第一宽幅部157B的边界、窄幅部157A和第二宽幅部157C的边界。第一宽幅部157B的大部分向X方向延伸，第二宽幅部157C的大部分向Y方向延伸。窄幅部157A与第一宽幅部157B中的与第一端157a相反侧的端部和第二宽幅部157C中的与第二端
157b相反侧的端部连接。窄幅部157A的宽度W157A比第一宽幅部157B的宽度W157B和第二宽幅部157C的宽度W157C小。
157b相反侧的端部连接。窄幅部157A的宽度W157A比第一宽幅部157B的宽度W157B和第二宽幅部157C的宽度W157C小。
[0187] 在谐振器导体部1510的窄幅部151A连接有形成于第九层电介质层139的通孔136T1。在谐振器导体部1570的窄幅部157A连接有形成于第九层电介质层139的通孔136T2。
[0188] 谐振器导体部1520、1560分别向Y方向延伸。另外，谐振器导体部1520、1560隔开规定的间隔而在X方向邻接。谐振器导体部1520、1560的间隔比谐振器导体部1520、1560各自的长度小。
[0189] 如图25所示，谐振器导体部1520包含窄幅部152A；位于窄幅部152A和第一端152a之间的第一宽幅部152B；位于窄幅部152A和第二端152b之间的第二宽幅部152C；以及两个连结部152D、152E。在本实施方式中，特别是第一宽幅部152B包含第一端152a，第二宽幅部152C包含第二端152b。连结部152D连接窄幅部152A的一端部和第一宽幅部152B中的与第一
152a相反侧的端部。连结部152E连接窄幅部152A的另一端部和第二宽幅部152C中的与第二端152b相反侧的端部。在图25中，用虚线表示窄幅部152A和连结部152D的边界、窄幅部152A和连结部152E的边界、第一宽幅部152B和连结部152D的边界以及第二宽幅部152C和连结部
152的边界。第一端152a配置于谐振器导体部1510的第一端151a附近。
152a相反侧的端部。连结部152E连接窄幅部152A的另一端部和第二宽幅部152C中的与第二端152b相反侧的端部。在图25中，用虚线表示窄幅部152A和连结部152D的边界、窄幅部152A和连结部152E的边界、第一宽幅部152B和连结部152D的边界以及第二宽幅部152C和连结部
152的边界。第一端152a配置于谐振器导体部1510的第一端151a附近。
[0190] 窄幅部152A的宽度W152A、第一宽幅部152B的宽度W152B以及第二宽幅部152C的宽度W152C分别与Y方向的位置无关而是一定的。宽度W152A小于宽度W152B、W152C。宽度W152C大于宽度W152B。连结部152D、152E各自的宽度对应于Y方向的位置而变化。连结部152D的宽度在与窄幅部152A的边界位置上与窄幅部152A的宽度相等，在与第一宽幅部152B的边界位置上与第一宽幅部152B的宽度相等。连结部152E的宽度在与窄幅部152A的边界位置上与窄幅部152A的宽度相等，在与第二宽幅部152C的边界位置上与第二宽幅部152C的宽度相等。
[0191] 如图25所示，谐振器导体部1560包含窄幅部156A；位于窄幅部156A和第一端156a之间的第一宽幅部156B；位于窄幅部156A和第二端156b之间的第二宽幅部156C；以及两个连结部156D、156E。在本实施方式中，特别是第一宽幅部156B包含第一端156a，第二宽幅部156C包含第二端156b。连结部156D连接窄幅部156A的一端部和第一宽幅部156B中的与第一
156a相反侧的端部。连结部156E连接窄幅部156A的另一端部和第二宽幅部156C中的与第二端156b相反侧的端部。在图25中，用虚线表示窄幅部156A和连结部156D的边界、窄幅部156A和连结部156E的边界、第一宽幅部156B和连结部156D的边界以及第二宽幅部156C和连结部
156的边界。第一端156a配置于谐振器导体部1570的第一端157a附近。
156a相反侧的端部。连结部156E连接窄幅部156A的另一端部和第二宽幅部156C中的与第二端156b相反侧的端部。在图25中，用虚线表示窄幅部156A和连结部156D的边界、窄幅部156A和连结部156E的边界、第一宽幅部156B和连结部156D的边界以及第二宽幅部156C和连结部
156的边界。第一端156a配置于谐振器导体部1570的第一端157a附近。
[0192] 窄幅部156A的宽度W156A、第一宽幅部156B的宽度W156B以及第二宽幅部156C的宽度W156C分别与Y方向的位置无关而是一定的。宽度W156A小于宽度W156B、W156C。宽度W156C大于宽度W156B。连结部156D、156E各自的宽度对应于Y方向的位置而变化。连结部156D的宽度在与窄幅部156A的边界位置上与窄幅部156A的宽度相等，在与第一宽幅部156B的边界位置上与第一宽幅部156B的宽度相等。连结部156E的宽度在与窄幅部156A的边界位置上与窄幅部156A的宽度相等，在与第二宽幅部156C的边界位置上与第二宽幅部156C的宽度相等。
[0193] 如图21所示，谐振器导体部1530包含第一部分153A、第二部分153B和第三部分153C。第一部分153A包含第一端153a，第二部分153B包含第二端153b。第一部分153A向X方向延伸，第二部分153B向Y方向延伸。第三部分153C与第一部分153A中的与第一端153a相反侧的端部和第二部分153B中的与第二端153b相反侧的端部连接。在图21中，用虚线表示第一部分153A和第三部分153C的边界以及第二部分153B和第三部分153C的边界。第一端153a配置于谐振器导体部1520的第二端152b的附近。谐振器导体部1530在第一端153a和第二端
153b之间宽度W153是一定的。
153b之间宽度W153是一定的。
[0194] 如图21所示，谐振器导体部1550包含第一部分155A、第二部分155B和第三部分155C。第一部分155A包含第一端155a，第二部分155B包含第二端155b。第一部分155A向X方向延伸，第二部分155B向Y方向延伸。第三部分155C与第一部分155A中的与第一端155a相反侧的端部和第二部分155B中的与第二端155b相反侧的端部连接。在图21中，用虚线表示第一部分155A和第三部分155C的边界以及第二部分155B和第三部分155C的边界。第一端155a配置于谐振器导体部1560的第二端156b的附近。谐振器导体部1550在第一端155a和第二端
155b之间宽度W155是一定的。
155b之间宽度W155是一定的。
[0195] 谐振器导体部1530的第一端153a和谐振器导体部1550的第一端155a隔开规定的间隔而邻接。
[0196] 谐振器导体部1540向X方向延伸。第一端154a配置于谐振器导体部1530的第二端153b的附近。第二端154b配置于谐振器导体部1550的第二端155b的附近。谐振器导体部
1540在第一端154a和第二端154b之间宽度W154是一定的。
1540在第一端154a和第二端154b之间宽度W154是一定的。
[0197] 接着，参照图21，对谐振器导体部1510、1520、1530、1540、1550、1560、1570以外的、形成于电介质层140的构成要素进行说明。在电介质层140的图案形成面形成有构成分隔部107的一部分的导体层107C、导体层1401。导体层7C位于谐振器导体部1520和谐振器导体部
1550之间，并且向Y方向延伸。导体层1401向X方向延伸。另外，导体层1401在长边方向的中央的附近的部分，连接于导体层107C的一端部。在图21中，用虚线表示导体层107C和导体层
1401的边界。
1550之间，并且向Y方向延伸。导体层1401向X方向延伸。另外，导体层1401在长边方向的中央的附近的部分，连接于导体层107C的一端部。在图21中，用虚线表示导体层107C和导体层
1401的边界。
[0198] 另外，在电介质层140形成有构成五个通孔列107T的一部分的五个通孔107T10。五个通孔107T10连接于导体层107C。另外，在五个通孔107T10连接有形成于第九层电介质层139的五个通孔107T6。
[0199] 在电介质层140进一步形成有构成多个通孔列163T的一部分的多个通孔163T10。在图21中，通孔107T10以外的用多个圆表示的多个通孔全部是通孔163T10。在多个通孔
163T10连接有形成于第九层电介质层139的多个通孔163T6。
163T10连接有形成于第九层电介质层139的多个通孔163T6。
[0200] 图22示出第十一层电介质层141的图案形成面。在第十一层电介质层141的图案形成面分别形成有用于构成图16所示的C112、C123、C134、C145、C156、C167的导体层1411、1412、1413、1414、1415、1416。
[0201] 另外，在电介质层141形成有构成五个通孔列107T的一部分的五个通孔107T11。在五个通孔107T11连接有图21所示的五个通孔107T10。
[0202] 在电介质层141进一步形成有构成多个通孔列163T的一部分的多个通孔163T11。在图22中，通孔710T11以外的用多个圆表示的多个通孔全部是通孔163T11。在多个通孔
163T11连接有图21所示的多个通孔163T10。
163T11连接有图21所示的多个通孔163T10。
[0203] 图9示出第十二层至第十八层电介质层142～148的图案形成面。在电介质层142～148分别形成有构成五个通孔列107T的一部分的五个通孔107T12。在形成于第十二层电介质层142的五个通孔107T12连接有图22所示的五个通孔107T11。
[0204] 在电介质层142～148分别进一步形成有构成多个通孔列163T的一部分的多个通孔163T12。在图23中，通孔107T12以外的用多个圆表示的多个通孔全部是通孔163T12。在形成于第十二层电介质层142的多个通孔163T12连接有图22所示的多个通孔163T11。
[0205] 在电介质层142～148中，上下邻接的相同符号的通孔彼此互相连接。
[0206] 图24示出第十九层电介质层149的图案形成面。在电介质层149的图案形成面形成有构成屏蔽件6的第二部分62的第二导体层1491。在第二导体层1491连接有形成于第十八层电介质层148的通孔107T12、163T12。
[0207] 本实施方式所涉及的带通滤波器100以第一层电介质层131的图案形成面成为主体2的第一端面2A的方式层叠第一层至第十九层电介质层131～149而构成。第十九层电介质层149中的与图案形成面相反侧的面成为主体2的第二端面2B。第一层至第十九层电介质层131～149构成层叠体20。
[0208] 谐振器151～157的各个的谐振器导体部1510、1520、1530、1540、1550、1560、1570关于Z方向，配置于层叠体20内的相同位置。
[0209] 构成第一输入输出端口3的导体层1311经由通孔131T1、132T1、导体层1351以及通孔135T1、136T1而连接于图21所示的谐振器导体部1510的窄幅部151A。
[0210] 构成第二输入输出端口4的导体层1312经由通孔131T2、132T2、导体层1352以及通孔135T2、136T2而连接于图21所示的谐振器导体部1570的窄幅部157A。
[0211] 图22所示的导体层1411经由电介质层140而与谐振器导体部1510中的第一端151a的附近部分和谐振器导体部1520中的第一端152a的附近部分相对。图16所示的电容器C112由导体层1411、谐振器导体部1510、1520和它们之间的电介质层140构成。
[0212] 图22所示的导体层1412经由电介质层140而与谐振器导体部1520中的第二端152b的附近部分和谐振器导体部1530中的第一端153a的附近部分相对。图16所示的电容器C123由导体层1412、谐振器导体部1520、1530和它们之间的电介质层140构成。
[0213] 图22所示的导体层1413经由电介质层140而与谐振器导体部1530中的第二端153b的附近部分和谐振器导体部1540中的第一端154a的附近部分相对。图16所示的电容器C134由导体层1413、谐振器导体部1530、1540和它们之间的电介质层140构成。
[0214] 图22所示的导体层1414经由电介质层140而与谐振器导体部1540中的第二端154b的附近部分和谐振器导体部1550中的第二端155b的附近部分相对。图16所示的电容器C145由导体层1414、谐振器导体部1540、1550和它们之间的电介质层140构成。
[0215] 图22所示的导体层1415经由电介质层140而与谐振器导体部1550中的第一端155a的附近部分和谐振器导体部1560中的第二端156b的附近部分相对。图16所示的电容器C156由导体层1415、谐振器导体部1550、1560和它们之间的电介质层140构成。
[0216] 图22所示的导体层1416经由电介质层140而与谐振器导体部1560中的第一端156a的附近部分和谐振器导体部1570中的第一端157a的附近部分相对。图16所示的电容器C167由导体层1416、谐振器导体部1560、1570和它们之间的电介质层140构成。
[0217] 分隔部107的五个通孔列107T分别通过通孔107T1、107T2、107T5、107T6、107T7、107T10、107T11、107T12在Z方向上串联连接而构成。
[0218] 在图17至图24所示的例中，分隔部107以通过谐振器导体部1520和谐振器导体部1560之间的方式延伸，并且与第一部分61和第二部分62相接。
[0219] 连接部63的多个通孔列163T分别通过通孔163T1、163T2、163T5、163T6、163T10、163T11、163T12在Z方向上串联连接而构成。
[0220] 在本实施例中，N是5以上的整数，特别是7。另外，在本实施方式中，第四级谐振器154是中央谐振器。另外，在本实施方式中，N个谐振器包含第一谐振器和第二谐振器的第一对以及第一谐振器和第二谐振器的第二对。第一对的第一谐振器是第一级谐振器151。第一对的第二谐振器是第N级、即第七级谐振器157。第二对的第一谐振器是第二级谐振器152。
第二对中的第二谐振器是第N-1级、即第六级谐振器156。谐振器导体部1510、1520对应于第一谐振器导体部，谐振器导体部分1560、1570对应于第二谐振器导体部。
第二对中的第二谐振器是第N-1级、即第六级谐振器156。谐振器导体部1510、1520对应于第一谐振器导体部，谐振器导体部分1560、1570对应于第二谐振器导体部。
[0221] 另外，在本实施方式中，存在三个第三谐振器，并且第三至第五级谐振器153、154、155是第三谐振器。谐振器导体部1530、1540、1550对应于第三谐振器导体部。
[0222] 如上所述，谐振器导体部1510、1520、1560、1570分别包含窄幅部、第一宽幅部和第二宽幅部。因此，谐振器151、152、156、157是SIR。
[0223] 谐振器导体部1530、1540、1550分别不包含具有比第一端上的宽度和第二端上的宽度小的宽度的部分。在本实施方式中，特别是谐振器导体部1530、1540、1550分别在第一端和第二端之间宽度是一定的。谐振器153、154、155不是SIR。
[0224] 谐振器151、152、156、157分别相较于谐振器153、154、155，无负载Q更小。
[0225] 另外，谐振器导体部1520、1560的最短路径152P、156P分别比谐振器导体部1530、1540、1550的最短路径153P、154P、155P短。
[0226] 根据本实施方式，由于能够将设为SIR的谐振器151、152、156、157小型化，从而可以将带通滤波器100小型化。另外，根据本实施方式，由于仅将谐振器151、152、156、157设为SIR，因此可以抑制带通滤波器100的插入损失的增加。
[0227] 这里，示出本实施方式中的谐振器151～157的无负载Q的一例。在该例中，第一级和第七级谐振器151、157的无负载Q是182。第二级和第六级谐振器152、156的无负载Q是206。第三级和第五级谐振器153、155的无负载Q是235。第四级谐振器154的无负载Q是247。
因此，在该例中，第一级、第二级、第六级和第七级谐振器151、152、156、157分别相较于第三级至第五级谐振器153～155，无负载Q更小。
因此，在该例中，第一级、第二级、第六级和第七级谐振器151、152、156、157分别相较于第三级至第五级谐振器153～155，无负载Q更小。
[0228] 接着，对关于本实施方式所涉及的带通滤波器100的模拟的结果进行说明。在该模拟中，对带通滤波器100的第一至第四模型求得插入损失的频率特性。在第一至第四模型中，谐振器151～157的无负载Q的组合是不同的。
[0229] 在第一模型中，谐振器151～157的无负载Q全部为200。在第二模型中，谐振器151、157的无负载Q为100，谐振器152～156的无负载Q为200。在第三模型中，谐振器152、156的无负载Q为100，谐振器151、153、154、155、157的无负载Q为200。在第四模型中，谐振器153、155的无负载Q为100，谐振器151、152、154、156、157的无负载Q为200。
[0230] 图26示出第一至第四模型的插入损失的频率特性。图27将图26的一部分放大表示。在图26和27中，横轴表示频率，纵轴表示插入损失。在图27中，分别由标注了符号171、172、173、174的曲线表示第一、第二、第三和第四模型的特征。
[0231] 第一至第四模型的通过频带的中心频率约为26GHz。如图27所示，在第二至第四模型中，与第一模型相比，通过频带的中心频率下的插入损失变大。在第二模型至第四模型中，当比较通过频带的中心频率下的插入损失时，第二模型的插入损失最小，其次是第三模型的插入损失较小。因此，可知在电路结构上越靠近第一输入输出端口3或第二输入输出端口4的谐振器，插入损失的变化量相对于无负载Q的变化量的比越小。因此，在仅将一部分的谐振器设为SIR的情况下，相较于将中央谐振器或在电路结构上靠近中央谐振器的谐振器设为SIR，将靠近第一输入输出端口3或第二输入端口4的谐振器设为SIR的情况可以减小插入损失的增加。
[0232] 图28示出本实施方式所涉及的带通滤波器100的插入损失和反射损失的频率特性的一例。在图28中，横轴表示频率，纵轴表示衰减量。在图28中，将插入损失的频率特性由标注了符号181IL的曲线表示，将反射损失的频率特性由标注了符号181RL的曲线表示。
[0233] 本实施方式中的其他的结构、作用和效果与第一实施方式中相同。
[0235] 基于以上的说明，能够实施本发明的各种方式或变形例是显而易见的。因此，在权利要求的等同的范围内，即使以上述的最优的方式之外的方式也能够实施本发明。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 带通滤波器 | 2020-05-11 | 755 |
| 带通滤波器 | 2020-05-12 | 135 |
| 带通滤波器 | 2020-05-12 | 337 |
| 带通滤波器 | 2020-05-12 | 944 |
| 带侧通道泵 | 2020-05-12 | 992 |
| 带通滤波器 | 2020-05-13 | 505 |
| 带通滤波器 | 2020-05-13 | 270 |
| 带通滤波器 | 2020-05-13 | 565 |
| 一种多通带带通滤波器 | 2020-05-11 | 281 |
| 微带双通带带通滤波器 | 2020-05-11 | 122 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
通带热门专利
QQ群二维码
意见反馈
意见反馈