带通滤波器
阅读：755发布：2020-05-11
专利汇可以提供带通滤波器专利检索，专利查询，专利分析的服务。并且在利用了柱壁导波路的 谐振器 耦合型的带通 滤波器 中，抑制中心 频率 与目标中心频率之间的误差。 带通滤波 器 (1)具备：被一对导体层(3、4)夹住的 电介质 制的 基板 (2)；和由贯通基板(2)并将导体层(3、4)彼此 短路 的多个导体柱(11i、12i)构成的柱壁(11、12)，以导体层(3、4)为一对宽壁且以柱壁(11、12)为窄壁的多个谐振器(22～24)进行耦合。在至少任一个谐振器(22～24)形成有凹部(221～241)，凹部(221～241)贯通任一个宽壁(导体层4)并到达基板(2)内部。，下面是带通滤波器专利的具体信息内容。
1.一种带通滤波器，其具备：电介质制的基板，其在两面设置有一对导体层；和柱壁，其由贯通所述基板并将所述一对导体层彼此短路的多个导体柱构成，以所述一对导体层为一对宽壁且以所述柱壁为窄壁的多个谐振器进行了电磁耦合，
所述带通滤波器的特征在于，
在所述多个谐振器中的至少任一个谐振器形成有一个或者多个凹部，所述一个或者多个凹部贯通任一个宽壁并保持原样地到达所述基板的内部。
2.根据权利要求1所述的带通滤波器，其特征在于，
所述一个或者多个凹部形成于所述多个谐振器的每一个。
3.根据权利要求1或2所述的带通滤波器，其特征在于，
形成于所述谐振器的所述一个或者多个凹部为一个，
在该凹部的内壁形成有与所述宽壁导通的导体膜。
4.根据权利要求1或2所述的带通滤波器，其特征在于，
形成于所述谐振器的所述一个或者多个凹部是彼此深度不同的多个凹部。
5.根据权利要求4所述的带通滤波器，其特征在于，
在所述多个凹部中的至少一个凹部的内壁形成有导体膜。
6.一种带通滤波器的制造方法，其为权利要求1所述的带通滤波器的制造方法，其特征在于，包括：
贯通孔形成工序，针对所述基板形成多个贯通孔，所述多个贯通孔用于形成所述导体柱；和
凹部形成工序，形成所述一个或者多个凹部，所述一个或者多个凹部贯通构成所述多个谐振器中的至少任一个谐振器的所述任一个宽壁并保持原样地到达所述基板的内部。
7.根据权利要求6所述的带通滤波器的制造方法，其特征在于，
还包括判定工序和导体膜形成工序，
所述凹部形成工序针对所述多个谐振器中的至少任一个谐振器形成一个所述凹部，所述判定工序测定所述多个贯通孔中的任意的贯通孔的直径，并基于与该直径建立了对应关系的中心频率来判定是否需在所述凹部的内壁形成导体膜，
所述导体膜形成工序当在所述判定工序中判定为需在所述凹部的内壁形成所述导体膜的情况下，在所述凹部的内壁形成导体膜。
8.根据权利要求7所述的带通滤波器的制造方法，其特征在于，
所述判定工序对和所述直径建立了对应关系的中心频率与设计时作为目标的目标中心频率进行比较，
所述判定工序在和所述直径建立了对应关系的中心频率与所述目标中心频率相比为高频，且所述目标中心频率与形成有所述导体膜的情况下的中心频率之间的差量小于所述目标中心频率与和所述直径建立了对应关系的中心频率之间的差量的情况下，判定为需形成所述导体膜。
9.根据权利要求6所述的带通滤波器的制造方法，其特征在于，
还包括选择工序和导体膜形成工序，
所述凹部形成工序针对所述多个谐振器中的至少任一个谐振器形成彼此深度不同的多个凹部，
所述选择工序测定所述多个贯通孔中的任意的贯通孔的直径，在和该直径建立了对应关系的中心频率与设计时作为目标的目标中心频率相比为高频的情况下，实施如下操作：
(1)计算出和该直径建立了对应关系的中心频率与所述目标中心频率之间的差量亦即第一差量，
(2)分别计算出在所述多个凹部各自的内壁形成有导体膜的情况下的各中心频率与所述目标中心频率之间的差量亦即第二差量，并从所述多个凹部选择所述第二差量为最小的凹部作为候补凹部，
(3)在与该候补凹部对应的第二差量小于所述第一差量的情况下，选择该候补凹部作为选择凹部，
所述导体膜形成工序在所述选择凹部的内壁形成导体膜。
带通滤波器
技术领域
背景技术
[0002] 在限制在金属制的波导管内传播的信号的通带的带通滤波器(BPF，Bandpass Filter)中，用于调整通带的中心频率的技术记载在专利文献1的图1及图2中。专利文献1的图1及图2所记载的BPF是耦合有三级谐振器的谐振器耦合型BPF。
[0003] 在该BPF的波导管的侧面形成有与构成级数相同数量的导体插入孔。该导体插入孔为了将导体棒从波导管的外部朝向内部插入而设置。通过对导体棒向波导管内部突出的突出量进行调整，从而该BPF能够调整中心频率。
[0004] 专利文献1的BPF利用了金属制的波导管，但作为其他形态的BPF已知有利用了柱壁导波路(PWW，Post-Wall Waveguide)的BPF。例如，非专利文献1的图1所记载的BPF使用被一对导体层夹住的电介质制(在非专利文献1中为二氧化硅制)的基板来制造。在基板的内部形成有相互耦合的多个谐振器。上述多个谐振器将一对导体层设为一对宽壁，将由排列成栅状的多个导体柱构成的柱壁设为窄壁。因此，利用了该PWW的BPF是谐振器耦合型的BPF。
[0005] 专利文献1：日本公开专利公报“日本特开平8-162805号”(1996年6月21日公开)[0006] 非专利文献1：Yusuke Uemichi,et.al,Compact and Low-Loss Bandpass FilterRealized in Silica-Based Post-Wall Waveguide for 60-GHz applications,IEEE MTT-S IMS,May 2015.
[0007] 非专利文献1所记载的利用了PWW的BPF比专利文献1所记载的利用了波导管的BPF紧凑，传送损耗少，且易于作为RFIC(Radio Frequency Integrated Circuit)的一部分而集成化。另外，利用了PWW的BPF能够利用印刷基板的制造方法来制造，因此与利用了波导管的BPF相比较，能够抑制制造成本。
[0008] 另一方面，即使在利用了PWW的BPF中，也与利用了波导管的BPF同样地，存在其中心频率与设计时所期望的中心频率(目标中心频率)不一致的情况。
[0009] BPF的中心频率与目标中心频率不一致的原因之一是导体柱的直径的制造误差。导体柱通过首先在基板形成贯通孔，并在该贯通孔的内壁形成导体膜而完成。在该贯通孔的直径小于设计时所期望的直径的情况下，中心频率向目标中心频率的低频侧偏移，在贯通孔的直径大于设计时所期望的直径的情况下，中心频率向目标中心频率的高频侧偏移。
[0010] 在BPF的中心频率从目标中心频率偏移的情况下，BPF的通带的一部分处于由电波法认可的带域(以下，称为许可带域)的范围外。像这样，通带的一部分存在于许可带域的范围外的BPF无法作为产品出厂。
[0011] 这里，考虑将专利文献1所记载的技术应用于利用了PWW的BPF，但这是困难的。原因是因为利用了PWW的BPF假定在毫米波段下运用，与利用了波导管的BPF相比较，非常紧凑。例如，非专利文献1的BPF所具备的基板的厚度为500μm。像这样向厚度较薄的基板的内部插入较细的导体棒，并对该导体棒的突出量进行精密地控制且进行固定是不现实的。
发明内容
[0012] 本发明是鉴于上述的课题所做出的，其目的在于在利用了PWW的谐振器耦合型的BPF中，抑制中心频率与目标中心频率之间的误差。
[0013] 为了解决上述的课题，本发明的一个方式所涉及的带通滤波器具备：电介质制的基板，其在两面设置有一对导体层；和柱壁，其由贯通上述基板并将上述一对导体层彼此短路的多个导体柱构成。本带通滤波器是以上述一对导体层为一对宽壁且以上述柱壁为窄壁的多个谐振器进行了电磁耦合的带通滤波器。本带通滤波器的特征在于，在上述多个谐振器中的至少任一个谐振器形成有一个或者多个凹部，所述一个或者多个凹部贯通任一个宽壁并保持原样地到达上述基板的内部。
[0015] 图1是本发明的第一实施方式所涉及的带通滤波器的立体图。
[0016] 图2是图1所示的带通滤波器所具备的转换部的立体图。
[0017] 图3是本发明的第二实施方式所涉及的带通滤波器的制造方法的流程图。
[0018] 图4是本发明的第三实施方式所涉及的带通滤波器的立体图。
[0019] 图5是本发明的第四实施方式所涉及的带通滤波器的制造方法的流程图。
[0020] 图6是表示作为本发明的第一实施例的带通滤波器的透射特性的曲线图。
[0021] 图7是作为本发明的第二实施例组的带通滤波器的俯视图。
[0022] 图8是表示作为本发明的第二实施例组的带通滤波器各自的谐振频率的曲线图。
[0023] 图9是在作为本发明的第二实施例组的带通滤波器各自中得到的、表示凹部的深度d与中心频率的移动量Δf的相关关系的曲线图。
[0024] 图10是作为本发明的第三实施例的带通滤波器的俯视图。
具体实施方式
[0025] 〔第一实施方式〕
[0026] (带通滤波器1的结构)
[0027] 参照图1及图2对本发明的第一实施方式所涉及的带通滤波器(BPF，BandPass Filter)进行说明。图1是本实施方式所涉及的BPF1的立体图。图2是BPF1所具备的转换部31的立体图。
[0028] 如图1所示，BPF1具备电介质制的基板2、作为一对导体层的导体层3及导体层4、以及柱壁11及柱壁12。
[0029] 基板2是由电介质构成的板状部件。以下，将构成基板2的六个表面中的、面积最大的两个表面称为基板2的主面。在本实施方式中，采用石英作为构成基板2的电介质，但也可以是其他电介质(例如聚四氟乙烯等铁氟龙(注册商标)系树脂、液晶聚合物树脂等树脂)。
[0030] ＜一对宽壁＞
[0031] 导体层3和导体层4是设置在基板2的两个主面上的一对导体层。即，基板2、导体层3、以及导体层4具有基板2被导体层3、4夹持的层叠构造。在本实施方式中，作为构成导体层
3、4的导体采用铜，但也可以是其他导体(例如铝等金属)。导体层3、4的厚度未被限定，能够采用任意的厚度。即，导体层3、4的形态可以是薄膜，也可以是箔(膜)，还可以是板。
3、4的导体采用铜，但也可以是其他导体(例如铝等金属)。导体层3、4的厚度未被限定，能够采用任意的厚度。即，导体层3、4的形态可以是薄膜，也可以是箔(膜)，还可以是板。
[0032] 导体层3、4各自构成后述的导波路21、谐振器22、谐振器23、谐振器24、以及导波路25的一对宽壁。
[0033] 在基板2设置有在俯视观察主面的情况下呈栅状排列的多个贯通孔。在上述多个贯通孔中，贯通孔彼此的间隔与贯通孔的直径为相同程度。多个贯通孔从基板2的一个主面贯通至另一主面。在贯通孔的内壁形成有筒状的导体膜。因此，该筒状的导体膜作为形成在电介质制的基板2之中的导体柱发挥功能。另外，该筒状的导体膜使设置于基板2的两主面的导体层3与导体层4短路。这样的导体柱能够利用柱壁导波路的技术(印刷基板的技术)来实现。
[0034] ＜柱壁＞
[0035] 将多个导体柱以规定的间隔呈栅状排列而成的结构称为柱壁。在基板2设置有n根导体柱11i(i为将1以上且n以下的整数一般化的符号)呈栅状排列的柱壁11、n根导体柱12i(i为将1以上且n以下的整数一般化的符号)呈栅状排列的柱壁12、m根导体柱26j(j为将1以上且m以下的整数一般化的符号)呈栅状排列的柱壁26、m根导体柱27j(j为将1以上且m以下的整数一般化的符号)呈栅状排列的柱壁27、m根导体柱28j(j为将1以上且m以下的整数一般化的符号)呈栅状排列的柱壁28、以及m根导体柱29j(j为将1以上且m以下的整数一般化的符号)呈栅状排列的柱壁29。
[0036] ＜一对窄壁＞
[0037] 构成柱壁11的各个导体柱11i排列在一个平面上。在本实施方式中，如图1所示，以基板2的主面与xy平面平行，排列有各个导体柱11i的一个平面与yz平面平行的方式定义坐标系。由呈栅状排列的导体柱11i构成的柱壁11作为反射电磁波的导体壁发挥功能。
[0038] 与柱壁11同样地，构成柱壁12的各个导体柱12i排列在与yz平面平行的一个平面上。由呈栅状排列的导体柱12i构成的柱壁12作为反射电磁波的导体壁发挥功能。
[0039] 各个柱壁11、12构成后述的导波路21、谐振器22、谐振器23、谐振器24、以及导波路25的一对窄壁。
[0040] ＜隔壁26～29＞
[0041] 由导体层3、4及柱壁11、12包围四周且截面为长方形的空间作为沿着y轴方向对电磁波进行导波的矩形导波路发挥功能。
[0042] 构成柱壁26的各个导体柱26j排列在与zx平面平行的一个平面上。由呈栅状排列的导体柱26j构成的柱壁26作为反射电磁波的导体壁发挥功能。
[0043] 与柱壁26同样地，构成各个柱壁27～29的各个导体柱27j、28j、29j排列在与zx平面平行的一个平面上。由呈栅状排列的导体柱27j、28j、29j构成的各个柱壁27、28、29作为反射电磁波的导体壁发挥功能。
[0044] 因此，各个柱壁26～29将上述矩形导波路分割成五个区间亦即导波路21、谐振器22、谐振器23、谐振器24、以及导波路25各个区间。因此，也将各个柱壁26～29称为隔壁26～
29。
29。
[0045] 换言之，导波路21、谐振器22、谐振器23、谐振器24、以及导波路25各自均由导体层3、4及柱壁11、12包围四周。而且，导波路21的y轴正方向侧的端部敞开，在y轴负方向侧的端部设置有隔壁26。谐振器22在y轴正方向侧的端部及y轴负方向侧的端部各自分别设置有隔壁26及隔壁27。谐振器23在y轴正方向侧的端部及y轴负方向侧的端部各自分别设置有隔壁
27及隔壁28。谐振器24在y轴正方向侧的端部及y轴负方向侧的端部各自分别设置有隔壁28及隔壁29。导波路25在y轴正方向侧的端部设置有隔壁29，y轴负方向侧的端部敞开。
27及隔壁28。谐振器24在y轴正方向侧的端部及y轴负方向侧的端部各自分别设置有隔壁28及隔壁29。导波路25在y轴正方向侧的端部设置有隔壁29，y轴负方向侧的端部敞开。
[0046] 导波路21的y轴正方向侧的端部及导波路25的y轴负方向侧的端部均作为带通滤波器1的输入输出端口发挥功能。
[0047] 在隔壁26的x轴方向的中央附近，省略了导体柱26j。即，在隔壁26的中央附近形成有开口26a。开口26a不反射电磁波。其结果为，导波路21与谐振器22经由开口26a而电磁耦合。开口26a也被称为感性膜片。同样地，在隔壁27～29各自的中央附近分别形成有各个开口27a～29a。
[0048] 像这样构成的BPF1是通过将三个谐振器22～24串联耦合而构成的三级谐振器耦合型的BPF。BPF1的通带宽度及通带的中心频率能够通过调整构成BPF1的各部分的设计参数而适当进行调整。此外，BPF1所具备的谐振器的级数并不限于三级，也能够采用任意的级数。
[0049] ＜凹部221、231、241＞
[0050] 在本实施方式中，在各个谐振器22、23、24分别形成有凹部221、231、241。各个凹部221、231、241是贯通作为导体层3、4中的一个导体层的导体层4，且到达基板2的内部的圆筒形的凹部。各个凹部221、231、241在俯视观察基板2的主面的情况下，配置在通过各谐振器
22～24的中心的一个中心轴上。在BPF1中，各个凹部221、231、241设置于各谐振器22～24中的相同位置。换言之，谐振器23、24各自通过使谐振器22沿着y轴方向各以规定的量平移而得到。另外，凹部221、231、241的深度均相等。如在实施例中后述那样，该深度d例如d＝100μm。
22～24的中心的一个中心轴上。在BPF1中，各个凹部221、231、241设置于各谐振器22～24中的相同位置。换言之，谐振器23、24各自通过使谐振器22沿着y轴方向各以规定的量平移而得到。另外，凹部221、231、241的深度均相等。如在实施例中后述那样，该深度d例如d＝100μm。
[0051] 此外，凹部221、231、241的深度d能够适当确定，但作为其趋势，使深度d越深，能够使在凹部221、231、241的内壁形成有导体膜的情况下得到的中心频率的移动量Δf越大。关于该移动量Δf在后文叙述。此外，将在凹部221、231、241的内壁形成与导体层4导通的导体膜这一过程也称为金属化。
[0052] 另外，配置凹部221、231、241的位置能够适当确定，但作为其趋势，当配置在各谐振器22～24的中心附近的情况下，能够增大移动量Δf，在配置在远离各谐振器22～24的中心的位置(柱壁11、12及隔壁26～29的附近)的情况下，能够减小移动量Δf。
[0053] 在BPF1中，通过在凹部221、231、241各自的内壁形成与导体层4导通的导体膜，从而能够使其中心频率向低频侧移动。在其内壁形成有导体膜的凹部221、231、241作为插入到谐振器22～24各自的内部的一种导体柱发挥功能，能够根据其深度使BPF1的中心频率向低频侧移动。
[0054] 在使用印刷基板的技术来制造BPF1的情况下，存在其中心频率与设计时所期望的中心频率(以下为目标中心频率)不一致的情况。像这样BPF1的中心频率与目标中心频率不一致的情况中的、BPF1的中心频率比目标中心频率向高频侧偏移的情况下，通过在凹部221、231、241各自的内壁形成导体膜，从而BPF1能够使其中心频率向低频侧移动。因此，BPF1在谐振器耦合型的BPF中，能够抑制中心频率与目标中心频率之间的误差。
[0055] 在利用了印刷基板的技术的BPF1的制造方法中，针对基板2一并形成作为导体柱11i、12i、26j、27j、28j、29j的基底的多个贯通孔。此时，有在针对基板2形成的多个贯通孔的直径与设计时所期望的贯通孔的直径之间产生制造误差的情况。该制造误差在利用了印刷基板的技术的BPF1的制造方法中，考虑在多个贯通孔之间大致相同。
[0056] 由于以上的内容，考虑各谐振器22～24中的贯通孔的制造误差为相同程度。因此，根据针对各谐振器22～24分别形成各个凹部221、231、241的结构，设置于各谐振器22～24的凹部221、231、241能够抑制各谐振器22～24中的制造误差的影响，因此能够可靠地抑制中心频率与目标中心频率之间的误差。
[0057] 不过，在BPF1中，针对谐振器22～24中的至少一个谐振器形成凹部221那样的凹部即可。
[0058] 此外，在本实施方式中，通过在凹部221、231、241的内壁形成导体膜，从而实施金属化。但是，实施金属化的方法并不限于此。即，通过金属化形成的多个导体柱只要在凹部221、231、241的内部形成有与导体层4导通的作为圆柱形或者圆筒形的导电体即可。例如，上述导体柱也可以代替形成于其内壁的导体膜，而由填充于凹部221、231、241的内部的具有导电性的树脂膏构成。
[0059] ＜转换部＞
[0061] 在为希望使用矩形导波路相对于BPF1进行耦合的高频设备(例如方向性耦合器)的情况下，将高频设备所具备的矩形导波路的一端相对于BPF1的导波路21或者导波路25的被敞开的端部进行耦合即可。
[0062] 另一方面，在为希望使用微带线路相对于BPF1进行耦合的高频设备(例如发送电路及接收电路)的情况下，将图2所示的转换部31设置于BPF1的被敞开的端部，经由转换部31将高频设备与BPF1进行耦合即可。以下，关于针对导波路21的一个端部(y轴正方向侧的端部)设置有转换部31的情况简单地进行说明。
[0063] 在图2中，为了易于观察转换部31的结构，将由导体层3、4及柱壁11、12构成的导波路21不是作为使用了柱壁的矩形导波路，而是作为使用了假想的平面状的壁的长方体的矩形导波路示意性地示出。此外，在图2中，省略了基板2及导体层3、4的图示。另外，导体层3、4及柱壁11、12不是作为具有厚度的壁，而由假想的面进行图示。
[0064] 如图2所示，在导波路21的y轴正方向侧的端部设置有短壁13。与柱壁11、12同样地，短壁13是通过形成于基板2中的多个导体柱呈栅状排列而构成的柱壁。即，在设置有转换部31的情况下，导波路21的y轴正方向侧的端部未被敞开而由短壁13封闭。
[0065] 如图2所示，转换部31除具备短壁13以外，还具备电介质层5、盲孔32、信号线33、导体垫34、以及导体垫35。
[0066] 电介质层5是层叠在导体层3的表面上的电介质制的层，在本实施方式中，为聚酰亚胺树脂制。
[0067] 在构成宽壁的导体层3的一部分形成有圆形的开口3a。另外，在构成导波路21的基板2的一部分、且是包含于开口3a的区域形成有从基板2的外部到达至其内部的非贯通孔。在非贯通孔的内壁形成有与后述的信号线33的一个端部33a导通的导体膜。以下，将形成有该导体膜的非贯通孔称为盲孔32。
[0068] 在电介质层5中的、包含于开口3a的区域形成有圆形的开口。在图2中，电介质层5的开口省略其图示。
[0069] 信号线33是沿着y轴方向延伸的带状导体，与由通过电介质层5隔开的导体层3构成的宽壁一起形成微带线路。信号线33的两端部中的y轴负方向侧的端部33a被成型为直径大于盲孔32的直径的圆形。端部33a包含于开口3a，且配置于与盲孔32的上端部重叠的位置，与构成盲孔32的导体膜导通。
[0070] 信号线33的两端部中的y轴正方向侧的端部33b在从z轴正方向侧俯视观察导波路21的情况下，配置于成为导波路21的外部的位置。在端部33b的两侧(x轴正方向侧及x轴负方向侧)以隔着端部33b的方式配置有导体垫34及导体垫35。导体垫34及导体垫35各自与端部33b分开配置。另外，在位于导体垫34及导体垫35的下层的电介质层5形成有使导体垫34及导体垫35各自与导体层3导通的开口。因此，导体垫34及导体垫35作为地线发挥功能。
[0071] 导体垫34、信号线33的端部33b、以及导体垫35构成地-信号-地的所谓的GSG电极图案，其间隔(间距)构成为与包含发送电路和/或接收电路的RFIC(Radio Frequency Integrated Circuit)中的端子的间隔(间距)一致。因此，能够将RFIC的端子容易地连接于转换部31。
[0072] 盲孔32能够将在由信号线33和导体层3构成的微带线路传输的电磁波的模式转换成在BPF1的导波路21传输的电磁波的模式。如以上那样，通过针对导波路21设置转换部31，能够将不具备矩形导波路的高频设备以低损耗的状态且容易地相对于BPF1进行耦合。
[0073] 〔第二实施方式〕
[0074] 参照图3对本发明的第二实施方式所涉及的带通滤波器的制造方法进行说明。图3是本实施方式所涉及的带通滤波器的制造方法的流程图。本制造方法主要涉及图1所示的BPF1的制造方法中的形成凹部221、231、241的工序、和在凹部221、231、241的内壁形成导体膜的工序。
[0075] (BPF1的制造方法)
[0076] 如图3所示，本制造法包括贯通孔及凹部的形成工序S11、判定工序S12、以及导体膜形成工序S13。
[0077] 贯通孔及凹部的形成工序S11是实施如下操作的工序，即：针对基板2基于规定的图案形成(1)用于形成导体柱11i、12i、26j、27j、28j、29j的多个贯通孔、和(2)作为一个凹部的各个凹部221、231、241。贯通孔及凹部的形成工序S11能够利用印刷基板的技术。形成凹部221、231、241的位置和深度d能够适当确定。
[0078] 判定工序S12是测定上述多个贯通孔中的任意的贯通孔的直径，并基于与该直径建立了对应关系的中心频率判定是否需在凹部221、231、241各自的内壁形成导体膜的工序。
[0079] 在利用印刷基板的技术来形成了多个贯通孔的情况下，多个贯通孔的直径可包含针对设计时所期望的直径±数字％的制造误差。当多个贯通孔的直径小于设计时所期望的直径的情况下，中心频率向目标中心频率的低频侧偏移，当贯通孔的直径大于设计时所期望的直径的情况下，中心频率向目标中心频率的高频侧偏移。这是因为当多个贯通孔的直径小于设计时所期望的直径的情况下，谐振器22～24的大小大于设计时所期望的大小，当多个贯通孔的直径大于设计时所期望的直径的情况下，谐振器22～24的大小变小于设计时所期望的大小。
[0080] 因此，在本制造方法中，事先获取多个贯通孔的直径与BPF1的中心频率的相关关系。
[0081] 通过预先获取该相关关系，判定工序S12能够根据测定出的贯通孔的直径，估算使用该基板2来制造的情况下的BPF1的中心频率(即，与贯通孔的直径建立了对应关系的中心频率)。在此基础上，判定工序S12对该估算出的中心频率与设计时所期望的目标中心频率进行比较，在估算出的中心频率与目标中心频率相比为高频，且上述目标中心频率与形成上述导体膜的情况下的中心频率之间的差量小于上述目标中心频率与和上述直径建立了对应关系的中心频率之间的差量的情况下，判定为针对凹部221、231、241的内壁形成导体膜。另外，判定工序S12在不符合上述条件的情况下，判定为针对凹部221、231、241的内壁不形成导体膜。
[0082] 导体膜形成工序S13是针对基板2的两个主面、以及用于形成导体柱11i、12i、26j、27j、28j、29j的多个贯通孔的内壁形成导体膜的工序。通过导体膜形成工序S13而形成导体层3、4和柱壁11、12、26、27、28、29。
[0083] 另外，在判定工序S12中，在判定为需在凹部221、231、241的内壁形成导体膜的情况下，在导体膜形成工序S13中，在凹部221、231、241的内壁也同时形成导体膜。
[0084] 根据本制造方法，在估算为BPF1的中心频率与目标中心频率相比为高频的情况下，通过在凹部221、231、241的内壁形成导体膜，从而能够使BPF1的中心频率与估算出的中心频率相比向低频侧移动。因此，本制造方法在BPF1中能够抑制中心频率与目标中心频率之间的误差。
[0085] 此外，在本实施方式中，一并实施形成贯通孔的工序和形成凹部的工序作为贯通孔及凹部的形成工序S11。但是，在本实施方式中，形成贯通孔的工序与形成凹部的工序也可以作为单独的工序来实施。
[0086] 此外，为了得到未形成导体膜的凹部221、231、241，也可以实施如下操作，即：(1)在导体膜形成工序S13中，也可以针对未形成导体膜的凹部的开口部分预先形成封闭该开口的掩膜图案，(2)在导体膜形成工序S13中，也可以不特别形成掩膜图案，而在针对基板2的整个表面形成了导体膜之后，从凹部221、231、241的内壁去除导体膜。
[0087] 〔第三实施方式〕
[0088] 参照图4对本发明的第三实施方式所涉及的BPF101进行说明。图4是BPF101的立体图。此外，在图4中，为了易于观察形成于各个谐振器122～124的四个凹部(凹部1221～1224、1231～1234、1241～1244)的结构，将构成各谐振器的各个柱壁111、112及各个隔壁
126～129不是作为使用了柱壁的柱壁导波路，而是作为使用了假想的平面状的壁的矩形导波路示意性地示出。另外，各个柱壁111、112及各个隔壁126～129不是作为具有厚度的壁，而是通过假想的面进行图示。
126～129不是作为使用了柱壁的柱壁导波路，而是作为使用了假想的平面状的壁的矩形导波路示意性地示出。另外，各个柱壁111、112及各个隔壁126～129不是作为具有厚度的壁，而是通过假想的面进行图示。
[0089] BPF101通过针对图1所示的BPF1追加其他凹部而得到。在本实施方式中，在使BPF101与BPF1的对应关系变得清楚的基础上，主要对BPF101与BPF1的不同点进行说明。
[0090] BPF101具备电介质制的基板102、作为一对导体层的导体层103及导体层104、以及柱壁111及柱壁112。基板102、导体层103、104、以及柱壁111、112各自构成为与BPF1的基板2、导体层3、4、以及柱壁11、12相同。
[0091] 即，BPF101具备由作为宽壁的导体层103、104、和作为窄壁的柱壁111、112包围四周的导波路。该导波路通过隔壁126、127、128、129被分割成导波路121、谐振器122、谐振器123、谐振器124、以及导波路125。
[0092] 与针对各个隔壁26～29形成的开口26a～29a的情况相同地，在各个隔壁126～129形成有开口126a～129a。像这样构成的BPF101是三级谐振器串联耦合的谐振器耦合型的BPF。此外，BPF101所具备的谐振器的级数并不限于三级，能够采用任意的级数。
[0093] 在BPF101中，各个谐振器122、123、124均构成为相同。因此，在本实施方式中，使用谐振器122对凹部1221、1222、1223、1224进行说明。
[0094] 凹部1221、1222、1223、1224是贯通导体层104，且到达基板102的内部的圆筒形的凹部。各个凹部1221、1222、1223、1224在俯视观察基板2的主面的情况下，配置在通过谐振器122的中心的一个中心轴上。凹部1221、1222、1223、1224的深度相互不同。在本实施方式中，凹部1221的深度最浅(在本实施方式中为25μm)，并按照凹部1222(在本实施方式中为50μm)、凹部1223(在本实施方式中为75μm)、凹部1224(在本实施方式中为100μm)的顺序深度变深。另外，在本实施方式中，在比谐振器122的中心靠开口127a侧(y轴负方向侧)配置凹部1221与凹部1222，并将凹部1221配置在比凹部1222更靠开口127a侧。在比谐振器122的中心靠开口126a侧配置凹部1223与凹部1224，并将凹部1223配置在比凹部1224更靠开口126a侧。但是，凹部1221、1222、1223、1224各自的深度和配置的位置能够根据想要如何设计在凹部1221、1222、1223、1224的内壁形成有导体膜的情况下得到的中心频率的移动量Δf而适当确定。
[0095] 与谐振器122的情况同样地，在谐振器123形成有凹部1231、1232、1233、1234，在谐振器124形成有凹部1241、1242、1243、1244。(1)凹部1231、1241对应于凹部1221，(2)凹部1232、1242对应于凹部1222，(3)凹部1233、1243对应于凹部1223，(4)凹部1234、1244对应于凹部1224。像这样，在BPF101中，针对各个谐振器122～124形成有四个凹部(凹部1221～
1224、1231～1234、1241～1244)。通过对上述四个凹部中的任一个凹部进行金属化，能够使中心频率向低频侧移动。
1224、1231～1234、1241～1244)。通过对上述四个凹部中的任一个凹部进行金属化，能够使中心频率向低频侧移动。
[0096] 在本实施方式中，如表1所示，以对凹部1221、1231、1241进行金属化的情况下的移动量Δf、对凹部1222、1232、1242进行金属化的情况下的移动量Δf、对凹部1223、1233、1243进行金属化的情况下的移动量Δf、以及对凹部1224、1234、1244进行金属化的情况下的移动量Δf各自分别为aGHz、bGHz、cGHz、以及dGHz的情况来进行说明。
[0097] [表1]
[0098]
[0099] 像这样，通过在各个谐振器122～124形成有四个凹部，从而能够从四种移动量Δf之中选择与带通滤波器的中心频率和目标中心频率之间的误差相对应的深度的凹部。因此，与形成于谐振器的凹部为一个的情况(例如图1所示的BPF1)相比较，能够进一步抑制中心频率与目标中心频率之间的误差。
[0100] 〔第四实施方式〕
[0101] 参照图5对本发明的第四实施方式所涉及的带通滤波器的制造方法进行说明。图5是本实施方式所涉及的带通滤波器的制造方法的流程图。本制造方法主要涉及图4所示的BPF101的制造方法中的、形成凹部1221～1224、凹部1231～1234、以及凹部1241～1244的工序、和在各个凹部1221～1224、凹部1231～1234、以及凹部1241～1244中的各任一个凹部的内壁形成导体膜的工序。
[0102] (BPF101的制造方法)
[0103] 如图5所示，本制造方法包括贯通孔及凹部的形成工序S21、选择工序S22、以及导体膜形成工序S23。这里。在使本制造方法与图3所示的制造方法的对应关系清楚的基础上，主要对本制造方法与图3所示的制造方法的不同点进行说明。
[0104] 贯通孔及凹部的形成工序S21是与图3所示的制造方法所包含的贯通孔及凹部的形成工序S11对应的工序。贯通孔及凹部的形成工序S21针对基板102形成(1)构造用于构成柱壁111、112的导体柱以及构成隔壁126～129的导体柱的多个贯通孔、和(2)作为各谐振器122～124中的深度不同的四个凹部的凹部1221～1224、凹部1231～1234、以及凹部1241～
1244。
1244。
[0105] 选择工序S22是与图3所示的制造方法所包含的判定工序S12对应的工序。选择工序S22测定在贯通孔及凹部的形成工序S21中形成的多个贯通孔中的任意的贯通孔的直径。在此基础上，选择工序S22实施如下操作，即：(1)在和该直径建立了对应关系的中心频率与设计时作为目标的目标中心频率相比为高频的情况下，计算出从上述目标中心频率减去和该直径建立了对应关系的中心频率而得到的差量亦即第一差量，(2)分别计算出在上述多个凹部各自的内壁形成有导体膜的情况下的各中心频率与上述目标中心频率之间的差量亦即第二差量，并从四个凹部1221～1224、凹部1231～1234、以及凹部1241～1244各自之中各选择一个上述第二差量为最小的凹部作为候补凹部，(3)在与该候补凹部对应的第二差量小于上述第一差量的情况下，选择该候补凹部作为选择凹部。另外，选择工序S22在不符合上述条件的情况下，在凹部1221～1224、1231～1234、1241～1244中不选择该候补凹部作为选择凹部。
[0106] 此外，在本制造方法中，事先获取对凹部1221、1231、1241进行了金属化的情况下的移动量Δf、对凹部1222、1232、1242进行了金属化的情况下的移动量Δf、对凹部1223、1233、1243进行了金属化的情况下的移动量Δf、以及对凹部1224、1234、1244进行了金属化的情况下的移动量Δf。此外，在本实施方式中，如第三实施方式所记载的表1所示那样，也以对凹部1221、1231、1241进行了金属化的情况下的移动量Δf、对凹部1222、1232、1242进行了金属化的情况下的移动量Δf、对凹部1223、1233、1243进行了金属化的情况下的移动量Δf、以及对凹部1224、1234、1244进行了金属化的情况下的移动量Δf各自分别为aGHz、bGHz、cGHz、以及dGHz的情况来进行说明。
[0107] 例如，在选择工序S22中，在从设计时作为目标的目标中心频率减去与该直径建立了对应关系的中心频率而得到的差量为cGHz的情况下，参照表2，能够使该差量最小化的凹部为凹部1223、1233、1243。因此，选择工序S22从凹部1221～1224、1231～1234、1241～1243各自之中选择凹部1223、1233、1243。
[0108] 另外，例如，在从目标中心频率减去与该直径建立了对应关系的中心频率而得到的差量最接近a～dGHz中的aGHz的情况下，参照表2，能够使该差量最小化的凹部为凹部1221、1231、1241。因此，选择工序S22选择凹部1221、1231、1241。
[0109] 导体膜形成工序S23是针对基板102的两个主面、以及用于形成导体柱111i、112i、126j、127j、128j、129j的多个贯通孔的内壁形成导体膜的工序。通过导体膜形成工序S23形成导体层103、104、和柱壁111、112、126、127、128、129。
[0110] 另外，导体膜形成工序S23是在选择工序S22中选择出的选择凹部的内壁形成导体膜的工序。导体膜形成工序S23是与图3所示的制造方法所包含的导体膜形成工序S13对应的工序。在形成导体膜之前，为了不在除选择凹部以外的凹部形成导体膜，导体膜形成工序S23也可以实施如下操作，即：(1)也可以包括针对未形成导体膜的凹部的开口部分形成封闭该开口的掩膜图案的工序，(2)也可以包括不特别形成掩膜图案，而在针对基板102的整个表面形成了导体膜之后，从除选择出的凹部以外的凹部的内壁去除导体膜的工序。
[0111] 此外，在本实施方式中，一并实施形成贯通孔的工序和形成凹部的工序作为贯通孔及凹部的形成工序S21。但是，在本实施方式中，形成贯通孔的工序与形成凹部的工序也可以作为单独的工序来实施。
[0112] 〔第一实施例〕
[0113] 将使用图1所示的BPF1的结构进行模拟的结果作为本发明的第一实施例进行说明。图6是表示本实施例的BPF1中的S参数S21的频率依存性的曲线图。以下，将S参数S21的频率依存性称为BPF1的透射特性。
[0114] 在本实施例中，如以下那样确定BPF1的设计参数。
[0115] ·将BPF1所具备的谐振器的级数设为五级。
[0116] ·作为柱壁11与柱壁12的间隔(沿着x轴方向测量的情况下的间隔)采用1500μm。
[0117] ·在1000μm以上且1200μm以下的范围内适当确定隔壁彼此的间隔(沿着y轴方向测量的情况下的间隔)。
[0118] ·采用厚度为500μm的石英玻璃制的玻璃基板作为基板2。
[0119] ·该石英玻璃的相对介电常数为3.823。
[0120] ·作为多个导体柱的直径采用100μm，作为相邻的导体柱间的间隔采用300μm。
[0121] ·作为凹部的直径采用100μm，作为凹部的深度d采用75μm。
[0122] 图6所图示的“金属化前”的绘制部分是在形成于各谐振器的凹部的内壁形成导体膜之前的状态下实施模拟，并作为其结果得到的BPF1的透射特性。
[0123] 图6所图示的“金属化完成”的绘制部分是在形成于各谐振器的凹部的内壁形成导体膜后的状态下实施模拟，并作为其结果得到的BPF1的透射特性。
[0124] 参照图6，可知与金属化前的BPF1的透射特性相比，金属化完成的BPF1的透射特性的通带整体向低频侧移动。可知通过在BPF1的凹部的内壁形成导体膜，从而通带的中心频率以约0.4GHz向低频侧移动。
[0125] 〔第二实施例组〕
[0126] 在作为第一实施例的BPF1中，将变更了形成凹部的位置的BPF用作第二实施例组的BPF201。图7是本实施例组的BPF201的俯视图。图8是表示作为使用本实施例组的各个BPF201进行模拟的结果而得到的谐振频率的频率依存性的曲线图。图9是表示通过本实施例组的各个BPF201而得到的深度d与移动量Δf的相关关系的曲线图。此外，在图7中，将各个柱壁211、212以及各个隔壁231～236不是作为使用了柱壁的柱壁导波路，而是作为使用了假想的平面状的壁的矩形导波路示意性地示出。另外，上述假想的平面状的壁不是作为具有厚度的壁，而是通过假想的面进行图示。
[0127] 如图7所示，BPF201具备电介质制的基板202、作为一对导体层的导体层203及导体层204、柱壁211及柱壁212、以及隔壁231～236。在各个隔壁231～236分别形成有各个开口231a～236a。此外，在图7中，位于导体层203的下层的基板202和导体层204未被图示。
[0128] 基板202、导体层203、204、柱壁211，212、以及隔壁231～236各自构成为与BPF1的基板2、导体层3、4、柱壁11、12、以及隔壁26～29相同。另外，BPF201具备由隔壁231～236隔开的五个谐振器222～226、和导波路221、227。即，BPF201所具备的谐振器的级数为五级。各个导波路221、227构成为与BPF1的各个导波路21、25相同。各个谐振器222～226构成为与BPF1的各个谐振器22～24相同。
[0129] 以下，使用作为谐振器222～226中的一个谐振器的谐振器222对BPF201的结构进行说明。此外，谐振器223～226构成为与谐振器222相同。即，各个凹部2231、2241、2251、2261构成为与凹部2221相同。因此，在本实施例组中，仅对凹部2221进行说明，省略关于凹部2231、2241、2251、2261的说明。
[0130] 在本实施例组的BPF201所具备的谐振器222中，凹部2221形成于(1)沿着y轴方向且与柱壁211的间隔为300μm的直线、与(2)沿着x轴方向且从两个隔壁231、232各自离开等距离的直线的交点。
[0131] 在本实施例组中，作为形成于各谐振器的凹部的深度d，使用采用了d＝25μm、50μm、100μm的BPF201进行了模拟。
[0132] 在图8中，用实线示出未对凹部进行金属化的情况下的BPF201的谐振频率，用虚线示出对d＝25μm的BPF201的凹部进行了金属化的情况下的谐振频率，用单点划线示出对d＝50μm的BPF201的凹部进行了金属化的情况下的谐振频率，用双点划线示出对d＝100μm的BPF201的凹部进行了金属化的情况下的谐振频率。
[0133] 参照图8，可知使形成于各谐振器的凹部的深度d越深，BPF201的谐振频率越向低频侧移动。因此，可知进行金属化的凹部的深度d越深，BPF201的通带的中心频率越向低频侧移动。
[0134] 参照图9，可知在深度d为0μm≤d≤100μm的范围内，形成于各谐振器的凹部的深度d越深，在进行了金属化的情况下得到的移动量Δf单调增加。
[0135] 〔第三实施例〕
[0136] 参照图10对作为本发明的第三实施例的BPF301进行说明。图10是本实施例的BPF301的俯视图。此外，在图10中，将各个柱壁311、312及各个隔壁331～336不是作为使用了柱壁的柱壁导波路，而是作为使用了假想的平面状的壁的矩形导波路示意性地示出。另外，上述假想的平面状的壁不是作为具有厚度的壁，而是通过假想的面进行图示。
[0137] 如图10所示，BPF301具备电介质制的基板302、作为一对导体层的导体层303及导体层304、柱壁311及柱壁312、以及隔壁331～336。在各个隔壁331～336分别形成有各个开口331a～336a。此外，在图10中，位于导体层303的下层的基板302和导体层304未被图示。
[0138] 各个基板302、导体层303、304、柱壁311、312、以及隔壁331～336构成为与BPF201的基板202、导体层203、204、柱壁211、212、以及隔壁231～236相同。另外，与BPF201同样地，BPF301具备五个谐振器322～326。以下，使用作为谐振器322～326中的一个谐振器的谐振器322对BPF301的结构进行说明。此外，谐振器323～326构成为与谐振器322相同。各个凹部3231、3241、3251、3261构成为与凹部3221相同。另外，各个凹部3232、3242、3252、3262构成为与凹部3222相同。因此，在本实施例中，仅对凹部3221和凹部3222进行说明，省略关于凹部3231、3241、3251、3261以及凹部3232、3242、3252、3262的说明。
[0139] 如图10所示，在谐振器322形成有两个凹部3221、3222。凹部3221形成于与图7所示的凹部2221相同的位置。即，凹部3221形成于(1)沿着y轴方向且与柱壁311的间隔为300μm的直线、与(2)沿着x轴方向且从两个隔壁331、332各自离开等距离的直线的交点。另外，凹部3221的深度d为50μm。
[0140] 凹部3222形成于以通过谐振器322的中心且沿着y轴方向的直线为对称轴，而与凹部3221形成线对称的位置。即，凹部3222形成于(1)沿着y轴方向且与柱壁312的间隔为300μm的直线、与(2)沿着x轴方向且从两个隔壁331、332各自离开等距离的直线的交点。另外，凹部3222的深度d为100μm。
[0141] 凹部3221形成于与形成于构成BPF201的谐振器222的凹部2221相同的位置。因此，对凹部3221进行了金属化的情况下得到的移动量Δf与对深度d为50μm的凹部2221进行了金属化的情况下得到的移动量Δf相等。因此，对凹部3221进行了金属化的情况下得到的移动量Δf为0.2GHz。
[0142] 凹部3222的距柱壁的距离和距谐振器的中心的距离与凹部3221相同。因此，对凹部3222进行了金属化的情况下得到的移动量Δf与对形成于构成BPF201的谐振器222的深度d为100μm的凹部2221进行了金属化的情况下得到的移动量Δf相等。因此，对凹部3222进行了金属化的情况下得到的移动量Δf为0.6GHz。
[0143] 例如，在图5所示的选择工序S22中，当从设计时作为目标的目标中心频率减去与该直径建立了对应关系的中心频率而得到的差量为0.3GHz的情况下，能够使该差量最小化的凹部为凹部3221。因此，选择工序S22选择凹部3221作为应进行金属化的凹部。另外，例如，在选择工序S22中，当从设计时作为目标的目标中心频率减去与该直径建立了对应关系的中心频率而得到的差量为0.5GHz的情况下，能够使该差量最小化的凹部为凹部3222。因此，选择工序S22选择凹部3222作为应进行金属化的凹部。
[0144] 〔总结〕
[0145] 本发明的一个方式所涉及的带通滤波器(1、101、201、301)具备：电介质制的基板(2、102、202、302)，其在两面设置有一对导体层(3、4、103、104、203、204、303、304)；和柱壁(11、12、111、112、211、212、311、312)，其由贯通上述基板(2、102、202、302)并将上述一对导体层(3、4、103、104、203、204、303、304)彼此短路的多个导体柱(11i、12i、111i、112i、211i、212i、311i、312i)构成。本带通滤波器(1、101、201、301)是以上述一对导体层(3、4、103、
104、203、204、303、304)为一对宽壁且以上述柱壁(11、12、111、112、211、212、311、312)为窄壁的多个谐振器(22～24、122～124、222～226、322～326)进行了电磁耦合的带通滤波器(1、101、201、301)。本带通滤波器(1、101、201、301)的特征在于，在上述多个谐振器(22～
24、122～124、222～226、322～326)中的至少任一个谐振器(22～24、122～124、222～226、
322～326)形成有一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、
2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)，上述一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、2221、2231、
2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)贯通任一个宽壁(导体层(4、104、204、304))并保持原样地到达上述基板(2、102、202、302)的内部。
104、203、204、303、304)为一对宽壁且以上述柱壁(11、12、111、112、211、212、311、312)为窄壁的多个谐振器(22～24、122～124、222～226、322～326)进行了电磁耦合的带通滤波器(1、101、201、301)。本带通滤波器(1、101、201、301)的特征在于，在上述多个谐振器(22～
24、122～124、222～226、322～326)中的至少任一个谐振器(22～24、122～124、222～226、
322～326)形成有一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、
2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)，上述一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、2221、2231、
2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)贯通任一个宽壁(导体层(4、104、204、304))并保持原样地到达上述基板(2、102、202、302)的内部。
[0146] 像这样构成的本带通滤波器是利用了柱壁导波路的谐振器耦合型的带通滤波器。本带通滤波器通过在凹部的内壁形成与宽壁导通的导体膜，从而能够使中心频率向低频侧移动。因此，当带通滤波器的中心频率位于比设计时所期望的中心频率(目标中心频率)靠高频侧的情况下，本带通滤波器能够使中心频率接近目标中心频率。因此，本带通滤波器能够抑制利用了PWW的BPF的中心频率与目标中心频率之间的误差。
[0147] 另外，在本发明的一个方式所涉及的带通滤波器(1、101、201、301)中，优选上述一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)形成于上述多个谐振器(22～24、122～124、222～226、322～326)的每一个。
[0148] 本带通滤波器能够利用印刷基板的制造方法来制造。在利用了印刷基板的技术的制造方法中，针对基板一并形成多个贯通孔。此时，存在针对基板形成的多个贯通孔的直径与设计时所期望的直径之间产生制造误差的情况，但考虑该制造误差在多个贯通孔之间大致相同。
[0149] 根据以上的内容，考虑各谐振器中的贯通孔的制造误差为相同程度。因此，根据上述的结构，由于设置于各谐振器的凹部能够抑制各谐振器的制造误差的影响，因此能够可靠地抑制中心频率与目标中心频率之间的误差。
[0150] 另外，在本发明的一个方式所涉及的带通滤波器(1、201)中，优选形成于上述谐振器(22～24、222～226)的上述一个或者多个凹部(221、231、241、2221、2231、2241、2251、2261)为一个，在该凹部(221、231、241、2221、2231、2241、2251、2261)的内壁形成有与上述宽壁(导体层(4、204))导通的导体膜。
[0151] 本带通滤波器通过在凹部的内壁形成导体膜，从而即使在形成于谐振器的凹部为一个的情况下，也能够抑制中心频率与目标中心频率之间的误差。
[0152] 另外，在本发明的一个方式所涉及的带通滤波器(101、301)中，优选形成于上述谐振器(122～124、322～326)的上述一个或者多个凹部(1221～1224、1231～1234、1241～1244、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)是彼此深度不同的多个凹部(1221～1224、1231～1234、1241～1244、3221、3222、3231、3232、3241、3242、3251、3252、
3261、3262)。
3261、3262)。
[0153] 另外，在本发明的一个方式所涉及的带通滤波器(101、301)中，优选在上述多个凹部(1221～1224、1231～1234、1241～1244、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)中的至少一个凹部(1221～1224、1231～1234、1241～1244、3221、3222、3231、
3232、3241、3242、3251、3252、3261、3262)的内壁形成有导体膜。
3232、3241、3242、3251、3252、3261、3262)的内壁形成有导体膜。
[0154] 对于通过在谐振器设置凹部而使中心频率向低频侧移动的移动量而言，在内壁形成有导体膜的凹部的深度越深，该移动量越大。因此，根据上述的结构，能够选择与带通滤波器的中心频率和目标中心频率之间的误差相对应的深度的凹部。因此，与形成于谐振器的凹部为一个的情况相比较，能够进一步抑制中心频率与目标中心频率之间的误差。
[0155] 另外，优选本发明的一个方式所涉及的带通滤波器(1、101、201、301)的制造方法(图3或图5所示的制造方法)包括：贯通孔形成工序，针对基板(2、102、202、302)形成多个贯通孔，上述多个贯通孔用于形成上述导体柱(11i、12i、111i、112i、211i、212i、311i、312i)；和凹部形成工序，形成上述一个或者多个凹部(221、231、241、1221～1224、1231～1234、
1241～1244、2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、
3261、3262)，上述一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、
2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)贯通构成上述多个谐振器(22～24、122～124、222～226、322～326)中的至少任一个谐振器(22～24、122～124、222～226、322～326)的上述任一个宽壁(导体层(4、104、204、304))并保持原样地到达上述基板(2、102、202、302)的内部。此外，贯通孔形成工序和凹部形成工序是图3所记载的贯通孔及凹部的形成工序S11、或者图5所记载的贯通孔及凹部的形成工序S21的一个方式。
1241～1244、2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、
3261、3262)，上述一个或者多个凹部(221、231、241、1221～1224、1231～1234、1241～1244、
2221、2231、2241、2251、2261、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)贯通构成上述多个谐振器(22～24、122～124、222～226、322～326)中的至少任一个谐振器(22～24、122～124、222～226、322～326)的上述任一个宽壁(导体层(4、104、204、304))并保持原样地到达上述基板(2、102、202、302)的内部。此外，贯通孔形成工序和凹部形成工序是图3所记载的贯通孔及凹部的形成工序S11、或者图5所记载的贯通孔及凹部的形成工序S21的一个方式。
[0156] 另外，优选本发明的一个方式所涉及的带通滤波器(1、201)的制造方法(图3所示的制造方法)还包括判定工序(S12)和导体膜形成工序(S13)。上述凹部形成工序(贯通孔及凹部的形成工序S11的一部分)针对上述多个谐振器(22～24、222～226)中的至少任一个谐振器(22～24、222～226)形成一个上述凹部(221、231、241、2221、2231、2241、2251、2261)，上述判定工序(S12)测定上述多个贯通孔中的任意的贯通孔的直径，并基于与该直径建立了对应关系的中心频率来判定是否需在上述凹部(221、231、241、2221、2231、2241、2251、2261)的内壁形成导体膜，上述导体膜形成工序(S13)当在上述判定工序中判定为需在上述凹部(221、231、241、2221、2231、2241、2251、2261)的内壁形成上述导体膜的情况下，在上述凹部(221、231、241、2221、2231、2241、2251、2261)的内壁形成导体膜。
[0157] 另外，在本发明的一个方式所涉及的带通滤波器(1、201)的制造方法中，优选上述判定工序对和上述直径建立了对应关系的中心频率与设计时作为目标的目标中心频率进行比较，上述判定工序在和上述直径建立了对应关系的中心频率与上述目标中心频率相比为高频，且上述目标中心频率与形成有上述导体膜的情况下的中心频率之间的差量小于上述目标中心频率与和上述直径建立了对应关系的中心频率之间的差量的情况下，判定为需形成上述导体膜。
[0158] 另外，优选本发明的一个方式所涉及的带通滤波器(101、301)的制造方法(图5所示的制造方法)还包括选择工序(S22)和导体膜形成工序(S23)。上述凹部形成工序(贯通孔及凹部的形成工序S21的一部分)针对上述多个谐振器(122～124、322～326)中的至少任一个谐振器(122～124、322～326)形成彼此深度不同的多个凹部(1221～1224、1231～1234、1241～1244、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)，上述选择工序(S22)测定上述多个贯通孔中的任意的贯通孔的直径，在和该直径建立了对应关系的中心频率与设计时作为目标的目标中心频率相比为高频的情况下，实施如下操作：(1)计算出和该直径建立了对应关系的中心频率与上述目标中心频率之间的差量亦即第一差量，(2)分别计算出在上述多个凹部(1221～1224、1231～1234、1241～1244、3221、3222、3231、3232、
3241、3242、3251、3252、3261、3262)各自的内壁形成有导体膜的情况下的各中心频率与上述目标中心频率之间的差量亦即第二差量，并从上述多个凹部(1221～1224、1231～1234、
1241～1244、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)选择上述第二差量为最小的凹部作为候补凹部，(3)在与该候补凹部对应的第二差量小于上述第一差量的情况下，选择该候补凹部作为选择凹部，上述导体膜形成工序(S13)在上述选择凹部的内壁形成导体膜。
3241、3242、3251、3252、3261、3262)各自的内壁形成有导体膜的情况下的各中心频率与上述目标中心频率之间的差量亦即第二差量，并从上述多个凹部(1221～1224、1231～1234、
1241～1244、3221、3222、3231、3232、3241、3242、3251、3252、3261、3262)选择上述第二差量为最小的凹部作为候补凹部，(3)在与该候补凹部对应的第二差量小于上述第一差量的情况下，选择该候补凹部作为选择凹部，上述导体膜形成工序(S13)在上述选择凹部的内壁形成导体膜。
[0159] 上述本发明的一个方式所涉及的制造方法起到与上述的本发明的各方式中的任一个方式所涉及的带通滤波器同样的效果。
[0161] 附图标记说明
[0162] 1、101、201、301…带通滤波器(BPF)；2、102、202、302…基板；3、4、103、104、203、204、303、304…导体层(一对导体层)；11、12、111、112、211、212、311、312…柱壁；11i、12i…导体柱；22、23、24、122、123、124…谐振器；221、231、241、1221、1222、1223、1224、1231、
1232、1233、1234、1241、1242、1243、1244、2221、3221、3222…凹部；26a、27a、28a、29a、126a、
127a、128a、129a…开口。
1232、1233、1234、1241、1242、1243、1244、2221、3221、3222…凹部；26a、27a、28a、29a、126a、
127a、128a、129a…开口。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
通带热门专利
QQ群二维码
意见反馈
意见反馈