极紫外光刻工艺和掩模专利检索-极紫外光刻微电子学专利检索查询-专利查询网

极紫外 光刻工艺和掩模

阅读：443发布：2020-05-11

专利汇可以提供极紫外光刻工艺和掩模专利检索，专利查询，专利分析的服务。并且公开了一种极紫外光刻 (EUVL)的工艺。该工艺包括：接收具有多种形态件的极紫外(EUV)掩模。将EUV掩模的不同形态件分配给邻近的多边形和场。通过部分相干性σ小于0.3的几乎轴上照明(ONI)暴露EUV掩模以产生衍射光和非衍射光。去除大部分非衍射光。通过投影光学箱聚集并引导衍射光和未被去除的非衍射光以暴露目标。本发明提供了极紫外光刻工艺和掩模。，下面是极紫外光刻工艺和掩模专利的具体信息内容。

权利要求

1.一种极紫外光刻工艺，包括：
接收具有多种形态件的极紫外掩模，其中，将所述极紫外掩模的所述多种形态件分配给邻近的多边形和场，其中，所述场是没有多边形的区域；
通过部分相干性σ小于0.3的轴上照明暴露所述极紫外掩模以产生衍射光和非衍射光；
去除所述非衍射光的至少一部分；以及
通过投影光学箱聚集并引导所述衍射光和未被去除的非衍射光以暴露目标，其中，所述极紫外掩模包括：
低热膨胀材料基板；
反射多层，位于所述低热膨胀材料基板的一个表面的上方；
导电层，位于所述低热膨胀材料基板的相对表面的上方；
保护层，位于所述反射多层上方；
缓冲层，位于所述保护层上方；
吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及
多种形态件，形成在所述吸收叠层上。
2.根据权利要求1所述的工艺，其中，所述保护层和所述缓冲层可以用单层代替。
3.根据权利要求1所述的工艺，其中，所述极紫外掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件。
4.根据权利要求3所述的工艺，其中，所述第一形态件被配置为从顶部到底部为所述缓冲层/覆盖层/所述反射多层/所述低热膨胀材料基板。
5.根据权利要求4所述的工艺，其中，所述第二形态件被配置为从顶部到底部为第一Cr层/第一Mo层/所述缓冲层/所述保护层/所述反射多层/所述低热膨胀材料基板。
6.根据权利要求5所述的工艺，其中，所述第三形态件被配置为从顶部到底部为第二Mo层/所述第一Cr层/所述第一Mo层/所述缓冲层/所述保护层/所述反射多层/所述低热膨胀材料基板。
7.根据权利要求3所述的工艺，其中，所述三种形态件被配置为：r1的绝对值大于r2的绝对值，并且r2的绝对值大于r3的绝对值。
8.根据权利要求3所述的工艺，其中，所述三种形态件被配置为：r1和r2的相位差在
160°到200°的范围内，r2和r3的相位差在160°到200°的范围内，以及r3和r1的相位差小于40°。
9.根据权利要求6所述的工艺，其中，所述第一Mo层、所述第一Cr层以及所述第二Mo层的膜厚度分别是41±3nm、3±1nm以及44±3nm。
10.根据权利要求3所述的工艺，其中，将所述第一形态件和所述第二形态件分配给所述多边形，而将所述第三形态件分配给所述场。
11.根据权利要求1所述的工艺，其中，去除多于70％的所述非衍射光。
12.根据权利要求1所述的工艺，其中，聚集所述衍射光包括：聚集-1和+1衍射级的光。
13.根据权利要求1所述的工艺，其中，引导所述衍射光包括：将-1和+1衍射级的光导向所述目标。
14.一种极紫外光刻工艺，包括：
接收具有三种形态件的极紫外掩模；以及
将所述极紫外掩模的不同的所述形态件分配给邻近的多边形和场，其中，所述场是没有多边形的区域；
通过部分相干性σ小于0.3的轴上照明暴露所述极紫外掩模，以产生衍射光和非衍射光；
去除多于70％的所述非衍射光；
通过投影光学箱聚集并引导所述衍射光和未被去除的非衍射光以暴露半导体晶圆，其中，所述极紫外掩模包括：
低热膨胀材料基板；
反射多层，位于所述低热膨胀材料基板的一个表面的上方；
导电层，位于所述低热膨胀材料基板的相对表面的上方；
保护层，位于所述反射多层上方；
缓冲层，位于所述保护层上方；
吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及
多种形态件，形成在所述吸收叠层上。
15.根据权利要求14所述的工艺，其中，所述三种形态件被配置为：r1的绝对值大于r3的绝对值，并且r3的绝对值大于r2的绝对值。
16.根据权利要求14所述的工艺，其中，所述三种形态件被配置为：r1和r2的相位差小于40°，r2和r3的相位差小于40°，以及r3和r1的相位差小于40°。
17.根据权利要求14所述的工艺，其中，第一形态件被配置为从顶部到底部为缓冲层/保护层/反射多层/低热膨胀材料基板，第二形态件被配置为从顶部到底部为88±3nm的Mo层/3±1nm的Cr层/85±3nm的Mo层/所述缓冲层/所述保护层/所述反射多层/所述低热膨胀材料基板，并且第三形态件被配置为从顶部到底部为3±1nm的Cr层/所述
85±3nm的Mo层/所述缓冲层/所述保护层/所述反射多层/所述低热膨胀材料基板。
18.根据权利要求14所述的工艺，其中，将第一形态件和第二形态件分配给所述多边形，而将第三形态件分配给所述场。
19.一种极紫外光刻掩模，包括：
低热膨胀材料基板；
反射多层，位于所述低热膨胀材料基板的一个表面的上方；
导电层，位于所述低热膨胀材料基板的相对表面的上方；
保护层，位于所述反射多层上方；
缓冲层，位于所述保护层上方；
吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及
对所述吸收叠层实施多次图案化而形成的多种形态件，其中，不同的所述形态件被分配给邻近的多边形和场。

说明书全文

极紫外 光刻工艺和掩模

技术领域

[0001] 本发明涉及半导体制造，更具体而言，涉及光刻工艺和掩模。

背景技术

[0002] 半导体集成电路(IC)产业经历了指数增长。IC材料和设计方面的技术进步产生了多代IC，其中，每一代都具有比前一代更小和更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加了，而几何尺寸(即，使用制造工艺可以造出的最小元件(或线))减小了。这种按比例缩小工艺通常通过增加生产效率和降低相关成本而带来益处。这种按比例缩小也增加了IC加工和制造的复杂性。为了实现这些进步，需要IC加工和制造方面的类似发展。例如，实施较高分辨率光刻工艺的需求增长。一种光刻技术是极紫外光刻(EUVL)。其他技术包括x-射线光刻、离子束投影光刻、电子束投影光刻以及多电子束无掩模光刻。

[0003] EUVL采用使用波长为约1-100nm的极紫外(EUV)区域中的光的扫描仪。一些EUV扫描仪提供4X减小投影印刷，与一些光学扫描仪类似，除了EUV扫描仪使用反射光组件而不是折射光组件(即，反射镜而不是透镜)之外。EUV扫描仪在形成在反射掩模上的吸收层(“EUV”掩模吸收体)上提供所需图案。当前，在EUVL中采用伴随轴上照明(ONI)的二元强度掩模(BIM)。为了实现用于未来节点(例如，最小节距为32nm和22nm的节点等)的足够空间图像对比，已经开发出多种技术(例如，衰减相移掩模(AttPSM)和交替相移掩模(AltPSM))以获得分辨率增强的EUVL。但是每种技术都有其需要克服的局限性。例如，对于AltPSM，生成反射率未衰减多少的相移区域的方法之一是在基板上创建合适高度的梯级(step)，然后在梯级上形成多层(ML)。然而，ML倾向于消除梯级高度，导致相移区域和非相移区域之间的大过渡区。这将限制可实现的分辨极限。所以，期望在该区域中具有进一步的改进。

发明内容

[0004] 为了解决上述技术问题，一方面，本发明提供了一种极紫外光刻(EUVL)工艺，包括：接收具有多种形态件的极紫外(EUV)掩模，其中，将所述EUV掩模的所述多种形态件分配给邻近的多边形和场，其中，所述场是没有多边形的区域；通过部分相干性σ小于0.3的几乎轴上照明(ONI)暴露所述EUV掩模以产生衍射光和非衍射光；去除所述非衍射光的至少一部分；以及通过投影光学箱(POB)聚集并引导所述衍射光和未被去除的非衍射光以暴露目标。

[0005] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上。

[0006] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述保护层和所述缓冲层可以用单层代替。

[0007] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件。

[0008] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，所述第一形态件被配置为从顶部到底部为所述缓冲层/所述覆盖层/所述反射ML/所述LTEM基板。

[0009] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，所述第一形态件被配置为从顶部到底部为所述缓冲层/所述覆盖层/所述反射ML/所述LTEM基板，其中，所述第二形态件被配置为从顶部到底部为第一Cr层/第一Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板。

[0010] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，所述第一形态件被配置为从顶部到底部为所述缓冲层/所述覆盖层/所述反射ML/所述LTEM基板，其中，所述第二形态件被配置为从顶部到底部为第一Cr层/第一Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板，其中，所述第三形态件被配置为从顶部到底部为第二Mo层/所述第一Cr层/所述第一Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板。

[0011] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，所述三种形态件被配置为：r1的绝对值大于r2的绝对值，并且r2的绝对值大于r3的绝对值。

[0012] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，所述三种形态件被配置为：r1和r2的相位差在160°到200°的范围内，r2和r3的相位差在160°到200°的范围内，以及r3和r1的相位差小于40°。

[0013] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，所述第一形态件被配置为从顶部到底部为所述缓冲层/所述覆盖层/所述反射ML/所述LTEM基板，所述第二形态件被配置为从顶部到底部为第一Cr层/第一Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板，所述第三形态件被配置为从顶部到底部为第二Mo层/所述第一Cr层/所述第一Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板，其中，所述第一Mo层、所述第一Cr层以及所述第二Mo层的膜厚度分别是41±3nm、3±1nm以及44±3nm。

[0014] 在所述的工艺中，所述EUV掩模包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及多种形态件，形成在所述吸收叠层上，其中，所述EUV掩模包括三种形态件：反射系数为r1的第一形态件、反射系数为r2的第二形态件以及反射系数为r3的第三形态件，其中，将所述第一形态件和所述第二形态件分配给所述多边形，而将所述第三形态件分配给所述场。

[0015] 在所述的工艺中，去除多于70％的所述非衍射光。

[0016] 在所述的工艺中，聚集所述衍射光包括：聚集-1和+1衍射级的光。

[0017] 在所述的工艺中，引导所述衍射光包括：将-1和+1衍射级的光导向所述目标。

[0018] 另一方面，本发明提供了一种极紫外光刻(EUVL)工艺，包括：接收具有三种形态件的EUV掩模；以及将所述EUV掩模的不同的所述形态件分配给邻近的多边形和场，其中，所述场是没有多边形的区域；通过部分相干性σ小于0.3的几乎轴上照明(ONI)暴露所述EUV掩模，以产生衍射光和非衍射光；去除多于70％的所述非衍射光；通过投影光学箱(POB)聚集并引导所述衍射光和未被去除的非衍射光以暴露半导体晶圆。

[0019] 在所述的工艺中，所述三种形态件被配置为：r1的绝对值大于r3的绝对值，并且r3的绝对值大于r2的绝对值。

[0020] 在所述的工艺中，所述三种形态件被配置为：r1和r2的相位差小于40°，r2和r3的相位差小于40°，以及r3和r1的相位差小于40°。

[0021] 在所述的工艺中，所述第一形态件被配置为从顶部到底部为缓冲层/保护层/反射ML/LTEM基板，所述第二形态件被配置为从顶部到底部为88±3nm的Mo层/3±1nm的Cr层/85±3nm的Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板，并且所述第三形态件被配置为从顶部到底部为3±1nm的Cr层/所述85±3nm的Mo层/所述缓冲层/所述保护层/所述反射ML/所述LTEM基板。

[0022] 在所述的工艺中，将所述第一形态件和所述第二形态件分配给所述多边形，而将所述第三形态件分配给所述场。

[0023] 又一方面，本发明提供了一种极紫外光刻(EUVL)掩模，包括：低热膨胀材料(LTEM)基板；反射多层(ML)，位于所述LTEM基板的一个表面的上方；导电层，位于所述LTEM基板的相对表面的上方；保护层，位于所述反射ML上方；缓冲层，位于所述保护层上方；吸收叠层，位于所述缓冲层上方，所述吸收叠层包括多层；以及对所述吸收叠层实施多次图案化而形成的多种形态件，其中，不同的所述形态件被分配给邻近的多边形和场。附图说明

[0024] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

[0025] 图1是用于实施本发明的一个或多个实施例的光刻工艺的框图。

[0026] 图2是在用于实施本发明的一个或多个实施例的光刻工艺中采用的投影光学箱(POB)的示意性透视图。由于POB通过反射光组件很难描绘，所以使用等效折射光组件示出潜在的原理。

[0027] 图3-图5是在根据本发明的方面构建的光刻工艺的多个阶段中的EUV掩模的一个实施例的多个方面的示意性横截面图。

[0028] 图6是根据本发明的方面的EUV掩模的示意性透视图。

[0029] 图7是在根据本发明的方面构建的光刻工艺的多个阶段中的EUV掩模的一个实施例的多个方面的示意性横截面图。

[0030] 图8是根据本发明的多个方面的另一个EUV掩模的示意性透视图。

具体实施方式

[0031] 为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。另外，本发明可以在多个实例中重复附图标号和/或字母。这种重复用于简明和清楚的目的，并且其本身不指示所论述的多种实施例和/或结构之间的关系。

[0032] 而且，诸如“下面”、“下方”、“下”、“上方”、“上”等的空间相对术语等可以在本文中用于便于说明的目的，以描述如图中所示的一个元件或部件与另一个(一些)元件或部件的关系。除了图中描述的方位以外，空间相对术语旨在包括使用或操作中的器件的不同方位。例如，如果将图中的器件翻转，那么描述为在其他元件或部件“下方”或“下面”的元件将取向为在其他元件或部件的“上方”。从而，示例性术语“下方”可以包括上方和下方两种方位。装置可以另外取向(旋转90度或在其他方位)并且在本文中所用的空间相对描述符可以同样进行相应地解释。

[0033] 参照图1，公开了可以从本发明的一个或多个实施例受益的EUV光刻工艺10。EUV光刻工艺10采用波长为约1-100nm的EUV 辐射源20。

[0034] EUV光刻工艺10还采用照明器30。照明器30可以包括折射光组件，诸如单个透镜或具有多个透镜(波带片)的透镜系统；和/或反射光组件，诸如单个反射镜或具有多个反射镜的反射镜系统，以便将光从辐射源20引导到掩模40上。在EUV波长范围内，通常采用反射光组件。然而，折射光组件也可以通过例如波带片实现。在本实施例中，照明器30被设置为提供轴上照明(ONI)以照亮掩模40。在ONI中，所有入射光线都以相同入射角(AOI)(例如，AOI＝6°)作为主光线的入射角入射在掩模上。在实际情况下，入射光可能存在一些角展度。例如，如果采用具有小部分相干性σ(例如，σ＝0.3)的圆盘照明(即，照在光瞳面上的形状就像集中在瞳孔中心的圆盘)，则与主光线的最大角偏差-1是sin [m×σ×NA]，其中，m和NA分别是成像系统(即，下面将详细描述的投影光学箱(POB)50)的放大倍数和数值孔径。部分相干性σ还可以用于描述点源，其产生照亮掩模
40的平面波。在该情况下，在光瞳面中从瞳孔中心到点源的距离是NA×σ，并且入射在掩-1
模40上的相应平面波的AOI是sin [m×σ×NA]。在本实施例中，采用由σ小于0.3的点光源构成的几乎ONI是足够的。

[0035] EUV光刻工艺10还采用掩模40(在本发明中，术语掩模、光掩模、以及中间掩模(reticle)都用来指同一事物)。掩模40可以是透射掩模或反射掩模。在本实施例中，掩模40是反射掩模，诸如下面将进一步详细描述的反射掩模。掩模40可以结合其他分辨率增强技术，诸如，相移掩模(PSM)和/或光学邻近校正(OPC)。

[0036] EUV光刻工艺10还采用POB50。POB50可以具有折射光组件或反射光组件。通过POB50聚集从掩模40反射的辐射(例如，经图案化的辐射)。POB50可以包括小于1的放大倍数(由此减小包括在辐射中的经图案化的图像)。

[0037] 参照图2，在从掩模40反射之后，由于存在这些掩模图案，入射光线60被衍射成多个衍射级，诸如0衍射级光线61、-1衍射级光线62以及+1衍射级光线63。为了光刻成像，通常不采用纯相干照明。采用由照明器30生成的部分相干性最大为0.3的圆盘照明。在所描述的实施例中，通过例如光瞳面中的中心遮拦(obscuration)去除非衍射光线61的大部分(例如，多于70％)。通过POB50聚集-1和+1衍射级光线62和63并进行引导以暴露目标70。由于-1和+1衍射级光线62和63的强度达到很好的平衡，所以他们相互干涉并且生成高对比度空间图像。而且，-1和+1衍射级光线62和63与光瞳面中的瞳孔中心具有相同距离，并使焦深(DOF)最大化。

[0038] 目标70包括具有对EUV辐射敏感的感光层(例如，光刻胶(photoresist或resist))的半导体晶圆。目标70可以由目标基板台固定。目标基板台提供目标基板位置的控制，使得以重复方式在目标基板上扫描掩模的图像(但是，其他光刻方法也是可以的)。

[0039] 以下说明涉及掩模40和掩模制造工艺。掩模制造工艺包括两个步骤：空白掩模制造工艺和掩模图案化工艺。在空白掩模制造工艺期间，通过在合适基板上沉积合适层(例如，多个反射层)形成空白掩模。在掩模图案化工艺期间图案化空白掩模以具有集成电路(IC)器件(或芯片)层的设计。然后，使用经图案化的掩模将电路图案(例如，IC器件层的设计)转印到半导体晶圆上。可以通过各种光刻工艺将图案反复转印到多个晶圆上。可以使用多个掩模(例如，一组15至30个掩模)来构建完整的IC器件。

[0040] 通常，制造用于各种工艺中的各种掩模。EUV掩模类型包括二元强度掩模(BIM)和相移掩模(PSM)。示例BIM包括几乎全部的吸收区(也称为不透明区)和反射区。在不透明区中，存在吸收体，并且入射光束几乎全部被吸收体吸收。吸收体可以由包含铬、氧化铬、氮化铬、铝铜、钛、氮化钛、钽、氧化钽、氮化钽和氮化硼钽的材料制成。在反射区中，去除吸收体，并且入射光被多层(ML)反射，所述多层将在下面进行更详细地描述。PSM包括吸收区和反射区。从吸收区反射入射光的一部分，相对于从反射区反射的光具有适当的相位差，以增强分辨率和成像质量。PSM的吸收体可以由诸如氮化钽和氮化硼钽的材料制成特定的厚度。PSM可以是衰减PSM(AttPSM)或交替PSM(AltPSM)。AttPSM通常具有来自其吸收体的2％-15％的反射率，而AltPSM通常具有来自其吸收体的大于50％的反射率。

[0041] 参照图3，空白EUV掩模100包括由低热膨胀材料(LTEM)制成的基板110。LTEM材料可以包括掺杂TiO2的SiO2和/或本领域已知的其他低热膨胀材料。LTEM基板110用于使由于掩模加热导致的图像失真最小化。在本实施例中，LTEM基板包括具有低缺陷等级和光滑表面的材料。另外，导电层105可以沉积在LTEM基板110下方(如图中所示)用于静电夹紧目的。在一个实施例中，导电层105包括氮化铬(CrN)，但是其他组分也是可以的。

[0042] 在LTEM基板110上方沉积反射多层(ML)120。根据菲涅尔方程(Fresnelequations)，当光在具有不同折射率的两种材料之间的界面传播时，将发生光反射。当折射率的差值越大时，反射光就越多。为了增加反射光，还可以通过沉积多层交替材料增加界面的数量，并且通过对多层内的每层选择合适的厚度使从不同界面反射的光发生相长干涉。
然而，用于多层的材料的吸收限制了可以实现的最高反射率。ML120包括多个膜对，诸如，钼-硅(Mo/Si)膜对(例如，在每个膜对中，一个钼层在一个硅层的上方或下方)。可选地，ML120可以包括钼-铍(Mo/Be)膜对，或者在EUV波长下是高反射的任何材料都可以用于ML120。ML120的每层的厚度取决于EUV波长和入射角。调节ML120的厚度以通过ML120实现在每个界面处反射的EUV光的最大相长干涉和EUV光的最小吸收。可以对ML120进行选择，使得其对所选择的辐射类型/波长提供高反射率。膜对的典型数量是20-80，然而，任何数量的膜对都是可以的。在一个实施例中，ML120包括四十对Mo/Si层。每个Mo/Si膜对都具有约7nm的厚度，总厚度为280nm。在该情况下，实现约70％的反射率。

[0043] 在ML120上方形成保护层130以防止ML的氧化。在本实施例中，保护层130包括具有约4-7nm厚度的硅。在保护层130上方形成缓冲层140，以在吸收层的图案化或修复工艺中用作蚀刻停止层，这将在后面进行描述。缓冲层140与吸收层具有不同的蚀刻特性。缓冲层140包括钌(Ru)、Ru化合物(诸如，RuB、RuSi)、铬(Cr)、Cr氧化物以及Cr氮化物。
通常对缓冲层选择低温沉积工艺，以防止ML120的相互扩散。在本实施例中，缓冲层140包括具有约2-5nm厚度的铬。在一个实施例中，保护层和缓冲层是单层。

[0044] 在本实施例中，在缓冲层140上方形成吸收叠层150。吸收叠层150优选吸收投射到经图案化的EUV掩模200上的EUV波长范围内的辐射。吸收叠层150包括选自以下组中的多个膜层：铬、氧化铬、氮化钛、氮化钽、钽、钛、或铝铜、钯、氮化钽、氧化铝、钼(Mo)或其他合适的材料。通过适当配置的多个膜层，吸收叠层150通过每个膜的不同蚀刻特性在后续蚀刻工艺中提供工艺灵活性。在一个实施例中，吸收叠层150由第一Mo层151/第一Cr层152/第二Mo层153形成，如图3中所示。在所描述的实施例中，第一Cr层152的厚度为约3nm。第一Mo层151的厚度为约41nm，以及第二Mo层153的厚度为约44nm。

[0045] 层105、120、130、140和150中的一层或多层可以通过各种方法形成，包括物理汽相沉积(PVD)工艺，诸如蒸发和DC 磁控溅射；电镀工艺，诸如无电极镀或电镀；化学汽相沉积(CVD)工艺，诸如大气压CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)或高密度等离子体CVD(HDP CVD)；离子束沉积；旋转涂布；金属有机分解(MOD)和/或本领域中已知的其他方法。MOD是通过在非真空环境中使用基于液体的方法的沉积技术。通过使用MOD，将在溶剂中溶解的金属有机前体旋涂到基板上并且蒸发溶剂。真空紫外线(VUV)源用于将金属有机前体转换成构成金属元素。

[0046] 参照图4，在本发明的一个实施例中，图案化吸收叠层150以在空白掩模100上形成具有三种形态件(state)的设计布局图案EUV掩模200。首先通过图案化技术图案化吸收叠层150以形成形态件210。图案化工艺可以包括光刻胶涂布(例如，旋转涂布)、软烘焙、掩模对准、曝光、曝光后烘焙、显影光刻胶、冲洗、干燥(例如，硬烘焙)、其他合适工艺和/或这些的结合。可选地，通过其他适当方法诸如无掩模光刻、电子书写入、直写和/或离子束写入实施或代替光刻曝光工艺。

[0047] 接着进行蚀刻工艺以去除部分吸收叠层150并且形成第一形态件210。蚀刻工艺可以包括干(等离子体)蚀刻、湿蚀刻和/或其他蚀刻方法。在本实施例中，实施多步骤干蚀刻。等离子体蚀刻开始于通过基于氟的气体去除第二Mo层153，然后进行至第二蚀刻步骤，通过基于氯的气体去除第一Cr层152，然后进行至第三蚀刻步骤，通过基于氟的气体去除第一Mo层151。由于基于氟的等离子体气体和基于氯的等离子体气体的特性，第一和第三蚀刻步骤对于Cr膜具有充分高的蚀刻选择性，并且第二蚀刻步骤对于Mo膜具有充分高的蚀刻选择性。因此，在每个蚀刻步骤期间，Mo层和Cr层可以相互用作对方的合适的蚀刻停止层，从而实现具有良好工艺窗口的完整蚀刻。

[0048] 参照图5，通过其他图案化和蚀刻工艺形成EUV掩模200上的第二形态件220，在多个方面类似于上面关于第一形态件210的形成所论述的那些，除了在蚀刻工艺中仅去除第二Mo层153。

[0049] 仍然参照图5，现在EUV掩模200包括三种形态件210、220和230。形态件210、形态件220以及形态件230的反射系数分别是r1、r2、和r3。通过吸收叠层150的每层的适当配置，诸如膜材料和膜厚度，三种形态件可以实现预定的反射系数值。在一个实施例中，第一形态件210被配置为(按照从顶部到底部的顺序)缓冲层140/保护层130/ML120/LTEM基板110，第二形态件220被配置为3-nm的Cr/41-nm的Mo/缓冲层140/保护层130/ML120/LTEM基板110，以及第三形态件230被配置为44-nm的Mo/3-nm的Cr/41-nm的Mo/缓冲层140/保护层130/ML120/LTEM基板110。三种形态件被配置成使得r1的绝对值大于r2的绝对值，并且r2的绝对值大于r3的绝对值。形态件210和形态件220的反射系数的相位差是180°(被称为异相)。同时，形态件210和形态件230的反射系数的相位差是360°(被称为同相)。将EUV掩模200的形态件210和形态件220分配给邻近的多边形310和320。将形态件230分配给场330，其表示没有多边形的掩模上的背景区域，如图-1 2 2 0.5
6中所示。(注意，如果b≥0，则复数r的相位q是cos [a/(a+b) ]×(180/π)，如果b-1 2 2 0.5
＜0，则复数r的相位q是-cos [a/(a+b) ]×(180/π)，其中，a和b分别是复数r的实数部分和虚数部分。而且，注意，相位q与相位q±360°×i相同，i是整数。)

[0050] 在另一个实施例中，三种形态件210、220和230被配置成使得所有三种形态件都同相。任何两种形态件的反射系数的相位差都小于40°。作为实例，形态件210被配置为(按照从顶部到底部的顺序)缓冲层140/保护层130/ML120/LTEM基板110，形态件220被配置为88-nm的Mo/3-nm的Cr/85-nm的Mo/缓冲层140/保护层130/ML120/LTEM基板110，并且形态件230被配置为3-nm的Cr/85-nm的Mo/缓冲层140/保护层130/ML120/LTEM基板110。三种形态件被配置成使得r1的绝对值大于r3的绝对值，并且r3的绝对值大于r2的绝对值。将形态件210和220分配给邻近的多边形310和320。将形态件230分配给场330，如图7和图8中所示。

[0051] 本发明涉及光刻系统和工艺。在一个实施例中，极紫外光刻(EUVL)工艺包括：接收具有多种形态件的极紫外(EUV)掩模，其中，将EUV掩模的不同形态件分配给邻近的多边形和场(没有多边形的区域)；通过部分相干性σ小于0.3的的几乎轴上照明(ONI)暴露EUV掩模，以产生衍射光和非衍射光；去除大部分的非衍射光；通过投影光学箱(POB)聚集并引导衍射光和未被去除的非衍射光以暴露目标。

[0052] 在另一个实施例中，EUVL工艺包括：形成具有三种形态件的EUV掩模；将EUV掩模的不同的形态件分配给邻近的多边形和场；通过部分相干性σ小于0.3的几乎轴上照明(ONI)暴露EUV掩模，以产生衍射光和非衍射光；去除多于70％的非衍射光；通过投影光学箱(POB)聚集并引导衍射光和未被去除的非衍射光以暴露半导体晶圆。

[0053] 本发明还涉及掩模。在一个实施例中，EUV掩模包括：低热膨胀材料(LTEM)基板、位于LTEM基板的一个表面的上方的反射多层(ML)以及位于LTEM基板的相对表面的上方的导电层。在反射ML上方提供保护层，在保护层上方提供缓冲层，以及在缓冲层上方提供吸收叠层。吸收叠层包括多层。对吸收叠层实施多个图案化工艺以形成多种形态件，将这些形态件分配给不同的多边形和场。

[0054] 基于以上，可以看出，本发明提供EUV光刻工艺10。EUV光刻工艺10采用几乎ONI(例如，部分相干性σ小于0.3的圆盘照明)暴露EUV掩模，以生成衍射光和非衍射光。EUV光刻工艺10去除多于70％的非衍射光，并且主要利用来自两个对称定位(在光瞳面上)并且强度均衡的-1和+1衍射级的衍射光暴露半导体晶圆。EUV光刻工艺10还采用具有预定反射系数的三种形态件的EUV掩模。将不同形态件分配给邻近的多边形和场。EUV光刻工艺10证明对于线/空间和端到端图案增强空间图像对比，并且在大间距范围内实现高焦深(DOF)。EUV光刻工艺10提供用于将来节点的分辨率增强技术。

[0055] 上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以在其中进行多种变化、替换以及改变。

标题	发布/更新时间	阅读量
极紫外光刻光源收集及照明系统	2020-05-13	115
极紫外光刻掩模缺陷检测系统	2020-05-13	498
一种极紫外光刻投影物镜设计方法	2020-05-15	728
极紫外光刻掩模台静电卡盘冷却器	2020-05-15	1026
一种用于极紫外光刻机的动态气体锁	2020-05-17	908
一种极紫外光刻波纹板照明系统	2020-05-17	839
一种极紫外光刻掩模和其制造方法	2020-05-18	792
一种极紫外光刻胶放气污染测试系统	2020-05-20	166
极紫外光刻光源收集镜车削加工刀架	2020-05-20	746
用于高NA极紫外光刻物镜的掩模结构	2020-05-21	869

极紫外光刻工艺和掩模

极紫外光刻工艺和掩模

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：