现在大多都是基于硅和砷化镓器件来产生高频(HF)和微波信 号。由于受到物理条件限制，这些器件在简单固态器件结构中不能实 现高于几百瓦特(根据要放大的频率而定)的功率电平。宽带隙材料 (金刚石、SiC、GaN等等)在理论上可以在微波频率下获得较高的 单位栅极长度的功率放大。这是因为跨在其上调制电流的晶体管沟道 区可以支持更大偏压以及微波信号的电压振幅。实际上，开发出宽带 隙半导体的更高击穿电场。在微波功率晶体管中，支持高电压的能力 尤其令人满意，这是因为，通常情况下，功率必须传输到相对高阻抗 (50欧姆)负载。
在制造这种晶体管时利用金刚石已经在以下公开出版物中公开： JP-A-60246627、EP0343963 B1和US005491348A。
本发明的目的在于，提供一种具有便于制造和性能方面的特殊优 势的替代晶体管结构及其制造方法。

根据本发明的一个方面，一种制造晶体管的方法，包括以下步骤：
(a)提供衬底，该衬底包括单晶金刚石材料，该单晶金刚石材 料具有生长表面，在该生长表面上沉积其它金刚石材料层，该生长表 面或其区域具有3纳米或更低的均方根粗糙度或没有大于3纳米的台 阶或凸起；
(b)在该衬底生长表面上沉积多个其它金刚石层；以及
(c)将合适接触连接到相应金刚石层，从而限定出晶体管结构。
在本发明的一个实施例中，该衬底的生长表面或其区域优选具有 小于1纳米、更优选小于0.1纳米以及最优选小于0.05纳米的均方根 (rms)粗糙度(或RQ)。由于在整个申请中大量采用RA和RQ，所 以有必要陈述它们两者之间的关系：对于表面高度的高斯分布，RQ ＝1.25RA。
该衬底的表面的进一步特征在于它的RT值，其中这是测得的最 大峰谷高度。由于在具有大RT值的表面上存在少量深坑或高隆起， 所以具有小RA或RQ的表面仍然是不合适的。优选的是，该衬底的 RT值小于3纳米，更优选为小于1纳米，进一步优选为小于0.5纳米 以及最优选为小于0.2纳米。
满足rms、RQ、RA和RT粗糙度要求所需的区域横向范围优选由 该器件或者所电连接到的器件组件的横向范围来限定，或者更优选为 这些横向尺寸的两倍，以及最优选为这些横向尺寸的三倍。
该器件包括源极、漏极、栅极、沟道和接触区，这是本领域公知 的。
所电连接到的器件组件是指这样的两个或多个器件，它们被连接 而使得相当于单个器件，而其电特性(尤其是总体功率和总体电流处 理能力)大于各个单独的器件的电特性。
至于绝对尺寸，单独的器件可以具有小至1微米×1微米的横向 尺寸。组件可以包围整个金刚石晶片；可以想象到在未来这可以是100 毫米×100毫米或者甚至更大。
该生长表面的高平整度或平滑度是为要在其上制造的后续薄器 件层提供合适表面所需的。在许多应用场合中，除rms粗糙度之外的 关键参数是没有高于指定尺寸的台阶，该指定尺寸通常是在应用任何 可选其它平整度处理之前在该结构中采用的最薄后续层的厚度的分 数倍。
因此，在本发明的替换实施例中，任何台阶或凸起的高度优选小 于该最薄的相邻层厚度的50％、更优选小于20％、进一步优选小于 10％、再进一步优选小于5％、以及最优选小于2％，其中台阶或凸 起定义为表面高度在平行于该表面并且等于或大于最薄的相邻层的 厚度的距离上的变化。
优选地，该台阶或凸起定义为表面高度在平行于该表面并且等于 最薄的相邻层的厚度的至少两倍、更优选5倍以及最优选10倍的距 离上的变化。
换言之，这意味着，晶体管结构中两个相邻层之间的界面的清晰 程度(sharpness)应当小于该材料的德拜长度(Debye-length)。
由于在许多器件结构中，关键栅极结构是线性结构或者类似线性 结构，所以，提供沿特定方向具有比沿该表面上的正交方向更低的表 面粗糙度或更低的最大台阶高度是有利的，其中该方向随后作为该线 性特征的主要尺寸的方向，例如横向延伸栅极的方向。
因此，根据本发明的另一个实施例，该生长表面优选沿特定方向 具有更低表面粗糙度或更低最大台阶高度，其中该方向对应于晶体管 的接触或其它线性特征的线性尺寸。
具体来说，优选沿与该衬底表面具有更低表面粗糙度或更低最大 台阶高度的方向对应的方向来设置该晶体管的栅极长度或另一个线 性特征。
从上面可以清楚看到，提供具有适用于金刚石生长的平滑表面的 衬底是本发明的重要特征。这本身包括细心挑选所采用的衬底材料， 并将衬底表面处理到所需平滑度。
该衬底材料通常是单晶金刚石材料，其特征在于低应变、低双折 射率和低位错密度。
该衬底材料的金刚石可以是HPHT、CVD或天然金刚石，其中 HPHT和CVD金刚石是优选的。
该衬底材料更优选为通过化学汽相沉积工艺制备的单晶金刚石 材料(被称为“CVD金刚石”)，其特征在于低应变、低双折射率和低 位错密度。
在WO2004/046427和WO2004/027123中，申请人已经描述了低 应变、低双折射率(它表示低应变)和低位错密度的特性和测量这些 特性的方法，上述申请的内容和制造这种材料的方法一起在此被结合 作为参考。
上述特征的典型值包括：
a)双折射率，由相移的正弦的模数来例证，小于0.9；
b)位错密度，利用“显露蚀刻”来测量，优选小于5×103/mm2， 更优选小于1×103/mm2，进一步优选小于5×102/mm2，以及最优选小 于102/mm2。
C)该材料的表面能够被抛光到优选优于1纳米、更优选优于0.6 纳米的RA。这不需指定制造该器件所需的RA，而是指定所需材料的 性质，因为一些CVD因其点密度和延展缺陷而不能加工到这种表面 光洁度。
D)通过电子顺磁共振技术测量的CVD衬底中单原子替代氮 (single substitutional nitrogen)的浓度优选小于5×1017cm-3，更优选 为小于2×1017cm-3。
E)通过电子顺磁共振技术测量的CVD衬底中单原子替代氮的 浓度优选大于3×1015cm3，更优选为大于1×1016cm-3，最优选为大于 5×1016cm-3。
虽然具有这些特性的衬底材料是优选的，但是不排除利用上述范 围之外的其它材料来制造本发明的器件，应当注意，这些数值范围仅 仅用于表示能够制造出具有最佳性能的器件的材料特性。
虽然优选衬底材料是具有上述特性的单晶CVD金刚石，但是也 可以采用其它合成金刚石或天然金刚石。其它合成金刚石可以包括通 过高压高温技术(“HPHT金刚石”)合成的金刚石。在本发明的范围 内，作为替换实施例，采用HPHT金刚石作为衬底，其中在制备后续 电子有源层之前，具有和上述特性相同的特性的高质量层生长在上述 衬底上。
虽然可以采用多晶CVD金刚石或高定向多晶金刚石作为本发明 的金刚石衬底，但是都不是优选的选择。
作为晶体材料的金刚石的特征可以在于结晶方面，尤其是平面 (hkl)或{hlk}和方向[uvw]或的米勒指数，其中不同类型括号 的含义是本领域公知的。
用于CVD金刚石合成的初级生长扇区是任何低指数平面，包括 {100}、{110}、{111}、{311}和{331}。在一个实施例中，优选的是， 用作衬底的金刚石板的主表面为{110}、{111}或{311}平面的15°以内、 更优选为10°以内、进一步优选为7°以内以及最优选为4°以内的平面。
为了方便起见，该优选{100}平面被称为(001)，并且具有沿方 向[001]的平面法线。
可以处理金刚石板，以使得该板表面的法线相对于晶面特意成一 定角度。这种处理或抛光被称为“离轴”处理或抛光。离轴抛光可以使 得表面粗糙度在CVD金刚石生长之后变得更低，因为它提供原子台 阶的普遍流量(general flow)的方向，这些台阶是原子平面的边缘。
在本发明的优选实施例中，该金刚石衬底被制备为使得该主表面 的法线优选从[001]方向开始小于15°，更优选从[001]方向开始小于7°， 并且优选沿位于经过选定(001)主扇区以及(a)(111)和(110) 晶体取向或(b)(-111)和(-110)晶体取向的大圆弧的15°以内的 方向，更优选为10°以内，进一步优选为7°以内，以及最优选为4°以 内。在情况(a)中，晶体管的栅极长度优选平行于方向[-110]，而在 情况(b)中平行于方向[110]。
尤其优选通过CVD金刚石生长制得的衬底材料，这是因为它实 质控制许多参数，这些参数与减小位错密度以及改进将表面处理成高 平滑度的能力相关，例如在存在受控低等级氮时生长该金刚石材料。
在这点上，虽然需要包括衬底(尤其是靠近平滑以便于进一步器 件制造的生长表面)的单晶金刚石材料在电特性方面与该器件兼容， 但是由于该衬底通常不构成该器件的有源层(除了可能存在屏蔽层或 者利用“后接触(back contact)”结构之外)，所以该质量标准没有 器件层那么严格，并且可以采用非电子级金刚石。
例如，发现在WO2004/046427中公开的所谓光学级CVD单晶 金刚石尤其适于作为执行本发明的方法的衬底材料。
在制造衬底的方法中采用的氮等级优选选定为足以防止或减少 产生缺陷的局部应变，同时足够低以防止或减少有毒吸收和晶体质量 下降。已经通过实验发现，为了实现上述所需特性，CVD合成环境优 选包括至少300ppb(10亿分之一)的氮，更优选为至少500ppb，以 及最优选为至少800ppb，并且优选小于5ppm(百万分之一)，更优 选为小于2ppm，以及最优选为小于1.5ppb，所有上述物理量都计算 为分子氮气。
该衬底的另一个方面是，它整个或部分包括n+屏蔽层，该屏蔽 层通常掺杂有氮或磷。利用该屏蔽层是利用后接触的一种可替换方 式。
屏蔽层中的n型掺杂剂也就是氮或磷的浓度通常在1×1015cm-3 至1×1020cm-3范围内。虽然在采用该层的结构中该层的厚度不是至关 重要的，但是优选的是它的厚度在1纳米至5毫米之间。当该屏蔽层 没有包括整个衬底(即它是通过氮和/或磷浓度区分于该衬底的分立 层)时，薄的屏蔽层(厚度通常大于等于1纳米且小于等于150微米) 是优选的。在衬底构成该屏蔽层的结构中(即在屏蔽层和衬底之间氮 和/或磷浓度没有区别)，厚的屏蔽层(厚度通常大于150微米且小于 5毫米)是优选的。
在替换实施例中，该屏蔽层可以通过离子注入工艺来构造。
在该屏蔽层中，该掺杂剂浓度可以是固定的，或者它可以从一个 表面到另一个表面线性变化，或者它可以满足一些其它合适的掺杂剂 浓度分布或者特性分布。该屏蔽层通常邻近或靠近将生长器件结构的 表面。该屏蔽层可以通过CVD金刚石生长、或者通过注入、或者通 过利用来自任何合适源的金刚石的预掺杂层来提供，其中在该预掺杂 层上通过CVD方法附接其它金刚石，以便提供衬底块体，或者该屏 蔽层可以包括整个衬底从而其是来自任何合适源的金刚石。
可以通过许多种方式来将衬底表面处理为所需平滑度。它可以要 求利用传统研磨抛光技术结合细心表面特征化的机械处理流程。它还 可以通过受控蚀刻和/或生长技术来实现，例如等离子体蚀刻或低速生 长，在某些实施例结合改进的机械抛光流程。还可以采用离轴抛光结 合受控蚀刻或者更优选结合受控生长，以便可选地在随后的机械处理 之后，进一步控制蚀刻/生长工艺中的表面台阶的动作，由此提供更加 平滑的表面。
在表面平滑度沿不同方向(通常为两个正交方向)不同的情况下， 在离轴抛光技术之后接着进行蚀刻或生长是尤其优选的。
在适合制造高质量金刚石的条件下，通过CVD金刚石生长，在 该衬底上优选沉积(生长)其它金刚石层。
在本发明的优选实施例中，高质量金刚石的CVD生长通常包括 衬底的原位预生长蚀刻，接着进行沉积。该蚀刻包括两个步骤，首先 进行氧气蚀刻，然后进行氢气蚀刻。
由于保持通过先前的处理获得的平滑度是重要的，所以该蚀刻优 选主要或全部为氢气蚀刻。合适的蚀刻条件的细节之前已经在 WO01/96633中公开了。
在本发明的替换实施例中，在CVD生长工艺之前，该衬底可以 经历其它蚀刻工艺，包括电感耦合等离子体(ICP)蚀刻、离子束研 磨(IBM)和反应离子蚀刻(RIE)。这些工艺都在生长室的位外或 原位进行。这些蚀刻中任何一个或两者都可以通过上述优选实施例的 氧和/或氢等离子体蚀刻来进行。
该方法包括沉积至少一层掺杂金刚石材料，以及在掺杂金刚石材 料层上沉积至少一层本征金刚石材料，以便限定沟道。
在衬底上沉积(生长)的其它金刚石层优选包括至少一个硼掺杂 层(“Δ掺杂(delta-doped)”层)和至少一个器件级金刚石相邻层， 其中在相应层之间具有清晰(sharp)界面。
该Δ掺杂层优选具有以下掺杂剂浓度：大于1×1016原子cm-3、 更优选为大于1×1018原子cm-3、进一步优选为大于1×1019原子cm-3、 更进一步优选为大于5×1019原子cm-3、再进一步优选为大于1×1020 原子cm-3、以及最优选为大于5×1020原子cm-3。
该Δ掺杂层优选具有以下掺杂剂浓度：小于5×1021原子cm-3、 更优选为小于1×1021原子cm-3、以及最优选为小于8×1020原子cm-3。
该器件级高纯度金刚石优选包括具有以下残留杂质浓度的高纯 度金刚石：小于1×1016cm-3、更优选为小于1×1015cm-3、进一步优选 为小于1×1014cm-3、以及最优选为小于5×1013cm-3。在本专利文献中， 该金刚石被称为本征金刚石。
各层之间的界面优选为平滑的，具有如前所述用于衬底表面的最 大台阶或凸起高度。
理想中，掺杂层和未掺杂层(其中在上述掺杂层顶部沉积未掺杂 层)之间的界面应当极其清晰，掺杂剂浓度在界面交界处变化明显。 然而在实际中，这种极其清晰是不现实的，当在掺杂层上沉积未掺杂 层时，掺杂剂水平会降低到在有限距离上和未掺杂层相当的水平。
该掺杂浓度应当在小于20％、更优选为小于10％、更优选为小 于5％、进一步优选为小于2％或者最优选为小于1％的掺杂层和未掺 杂层之间层厚的距离中下降至少1、更优选为至少3、进一步优选为 至少5以及最优选为至少7个数量级，其中该层厚是沉积到掺杂层上 的未掺杂层的层厚。
在掺杂层沉积到本征层上的情况下，该掺杂剂浓度应当在尽可能 短的距离内尽可能快速地升高到期望水平，其中极其清晰转换是理想 情况。然而，在实际中不可能实现这种理想情况，因此优选的是，在 优选小于10纳米、更优选小于5纳米、进一步优选小于2纳米、更 进一步优选小于1纳米、再进一步优选小于0.5纳米以及最优选小于 0.1纳米的距离中，掺杂剂浓度从该本征层的水平(通常小于1016cm-3) 升高到至少1×1018cm-3、更优选为至少1×1019cm-3、进一步优选为至 少1×1020cm-3、更进一步优选为至少5×1020cm-3、最优选为至少 1×1021cm-3。
理想中，该掺杂层具有等于单层厚度的厚度。这难以在实际中实 现，并且可以通过在其上沉积掺杂层的本征层的表面粗糙度来进行补 偿。
该硼Δ掺杂金刚石层的厚度(图2中的层3和5)优选小于100 纳米、更优选小于50纳米、进一步优选小于20纳米、更进一步优选 小于10纳米、再进一步优选小于5纳米、进一步优选小于2纳米、 进一步优选小于1纳米、最优选为小于0.3纳米。理想中，该掺杂层 具有等于单层的厚度。
限定沟道的该本征金刚石层的厚度优选小于1000纳米、更优选 小于200纳米、进一步优选小于100纳米、再进一步优选小于50纳 米、进一步优选小于20纳米、进一步优选小于10纳米、进一步优选 小于5纳米、以及最优选为小于2纳米。限定沟道的该本征金刚石层 的厚度必须比德拜尾部厚。限定沟道的该本征金刚石层的厚度必须比 德拜尾部厚。
本发明的另一个优选实施例包括提供肖特基栅极接触，它通常位 于接触到沟道的凹槽中。该沟道可以利用以下处理工艺来凹陷和暴 露，例如激光烧蚀、感生石墨化和化学蚀刻、反应离子蚀刻、离子束 研磨或电感耦合等离子体处理结合光刻工艺。
该栅极接触可以包括金属化层，该金属化层采用例如镍、铝、金 或铂或者难熔金属。
除了栅极接触之后，通常还需要在每个器件中沉积至少两个欧姆 源极和漏极接触。
该欧姆接触直接沉积在第一掺杂层或第二掺杂层上，并且经载流 子扩散接触到第一掺杂层，这些欧姆接触通常形成接触到掺杂层的非 常低的电阻。这可以利用许多技术来实现，包括经金属碳化物界面来 形成隧道接触。用于实现这一点的典型金属和其它材料包括钛、铬、 镍和硅化钨(WSi)。这些材料因将该器件耦接到一些外部电路的原 因而利用一些其它金属进行封罩(cap)，这些其它金属包括铂、金和铝。
在本发明的另一个实施例中，提供金刚石或非金刚石钝化材料 层，它在肖特基栅极和两个欧姆接触之间提供附加隔离。它优选包括 宽带隙材料，例如可以是以下一种或多种材料：蓝宝石、n型金刚石、 本征金刚石、氧化硅、碳化硅、氮化镓、氮化铝、氮化镓铝和氮化硼。
该栅极接触优选为应用到钝化材料层的肖特基栅极接触，但是在 某些情况下该栅极可以直接应用到该暴露沟道。
本发明的方法可以包括利用受控同位素比来控制相邻层之间的 应变，或者控制通常遍及该器件的层结构的应变的建立。尤其是，可 以调节12C和13C的比率，或者调节不同层之间或者层内或者在层的 边界的掺杂原子(例如，10B∶11B)的同位素比，其中层的概念则通 过化学组分而非同位素组分来限定。
本发明扩展到通过上述限定方法制造的场效应晶体管 (“MESFET”)。
通过利用本申请公开的材料和方法获得的高频MESFET已经利 用成熟建模技术和关于材料特性的实测数据来建模。这部分是因为这 些器件的合成和测试周期时间长，并且覆盖器件的全部范围可能会需 要比一年还要长得多的时间。
表征MESFET的特征的两个关键参数是阈值频率FT和以每mm 栅极长度对应的瓦特数为单位的FT下的最大输出功率Pmax。对于本 发明的SC CVD金刚石MESFET，希望器件的阈值频率FT处于 0.1GHz至500GHz的范围内，并且希望功率Pmax处于0.05W/mm至 1000W/mm的范围内。随着MESFET的阈值频率升高，功率容量通 常会降低，因此表征器件性能的最佳方法是采用乘积Pmax×FT。因此 下面的性能曲线图希望根据本发明的方法来实现：
对于阈值频率FT处于0.1至500GHz的范围内并且最大输出功 率Pmax处于0.05至1000W/mm的范围内的器件，单位为GHz的阈值 频率与单位为W/mm的最大功率的乘积Pmax×FT优选大于0.005、更 优选为大于0.05、更优选为大于0.5、更优选为大于5、更优选为大于 50、更优选为大于500、更优选为大于5000、以及最优选为大于50000。
对于阈值频率FT处于0.1至500GHz的范围内并且最大输出功 率Pmax处于0.05至1000W/mm的范围内的器件，单位为GHz的阈值 频率与单位为W/mm的最大功率的乘积Pmax×FT优选不超过106、更 优选不超过105、更优选不超过104、以及最优选不超过103。
对于制成的器件，栅极长度(以及以每mm栅极长度对应的瓦 特数为单位的Pmax)不容易获得，因此器件性能可以表示为单位为 GHz的阈值频率FT和单位为W的器件最大输出功率Pdev的乘积。本 发明的器件的希望性能如下所述：
对于阈值频率FT处于0.1至500GHz的范围内并且最大输出功 率Pmax处于0.05W/mm至1000W/mm的范围内的器件，单位为GHz 的阈值频率与单位为W的器件最大功率的乘积FT×Pdev优选大于 0.005、更优选为大于0.05、更优选为大于0.5、更优选为大于5、更 优选为大于50、更优选为大于500、更优选为大于5000、以及最优选 为大于50000。
对于阈值频率FT处于0.1至500GHz的范围内并且最大输出功 率Pmax处于0.05W/mm至1000W/mm的范围内的器件，单位为GHz 的阈值频率与单位为W的器件最大功率的乘积FT×Pdev优选不超过 106、更优选不超过105、更优选不超过104、以及最优选不超过103。
附图说明
图1是可作为多种不同半导体材料的频率的函数实现的输出功 率图；
图2是制造根据本发明的晶体管实施例所需的单晶(SC)化学 汽相沉积(CVD)金刚石层的多层的示意性截面图(未按照比例示出)；
图3是根据本发明的金刚石晶体管的第一实施例的示意性截面 图；
图4是根据本发明的金刚石晶体管的第二实施例的示意性截面 图；
图5是利用图2的示意性层结构制造的、根据本发明的金刚石晶 体管的第三实施例的示意性截面图；
图6是类似于图3的金刚石晶体管的金刚石晶体管的欧姆接触的 接触电阻曲线图；
图7是作为本发明的晶体管中的温度的函数的铝肖特基接触的 性能曲线图；
图8是类似于图3的晶体管的金刚石晶体管的I/V特性曲线图； 以及
图9是图3、4和5所示实施例的变型的示意性截面图。

例如GaN、SiC和金刚石的宽带隙材料均在简单器件结构中提供 高功率固态射频(RF)器件的可能性，并且这些材料中，金刚石目前 为止具有最佳材料特性(参见图1)。
理论上，金刚石的本征性能表明，金刚石器件可以占据高达数百 GHz(在X带频率下产生100s瓦特)的频率下的整个RF代市场。基 于金刚石的初期微波器件已经表明其电流增益截止频率Ft在11GHz 以上。然而，这些器件不是基于也不是优选本发明研制的SC CVD金 刚石技术发展水平。
RF功率器件需要低寄生电容和电阻、短转换时间和低热阻，并 且需要具有开发延伸高场漂移区域的能力。影响器件性能的核心物理 参数如下的表格1所示。第二列示出给定参数对器件特性的影响。在 该表格中，最高值将带来最佳可能器件。在所有相关参数中，金刚石 是最优的。
对于RF功率应用，最大场和饱和速度是从器件获得功率的最重 要参数。表格1也示出通过不同材料获得的约翰逊品质因数。迄今为 止，没有发现背离该法则的情况。它是一种物理模型，仅仅热管理导 致实验和约翰逊品质因数之间的差异。金刚石的非常高的热导率确保 由该热限制产生非常低的效果。金刚石是用于高功率、高频器件并具 有延伸到高于100GHz的操作频率的终极半导体。
本申请人的在WO01/96633和WO01/96634中公开的最近发明表 明，通过在通过化学汽相沉积(CVD)来合成超高质量合成单晶(SC) 金刚石时取得的主要突破。该工作导致产生的大面积独立式 (free-standing)SC CVD金刚石具有远远超过天然和其它合成金刚 石的最佳期望值和之前结果的载流子寿命和迁移率。
影响   硅   GaAs   4H   SIC   GaN   SC-CVD   金刚石   单位 最大电场 Pout(Vmax)   0.31   0,48   3   5   10-20   MV/cm 电子迁移率 R，ft， Pout(Imax)   1450   8600   900   2000   4500   cm2/Vs 空穴迁移率 R，ft， Pout(Imax)   480   130   120   200   3800   cm2/Vs 饱和速度 ft   0.86   0.72   2   2.5   2.7   107   cm/s 热导率 Pout(T)， ft(T)   1.5   0.46   5   1.3   24   W/cmK 约翰逊FOM 全部   1   7   410   280   8200   (EBv6at)2
表格1：材料特性比较[R：串联电阻，ft＝电流增益截业频率， Imax＝最大电流密度，Vmax：最大偏压，Pout＝最大输出功率]约翰逊品 质因数，考虑高功率高速操作，(EBVsat)2：1/开关损耗，并且是用于 RF功率应用的多种半导体材料的良好相对比较。
本发明采用一些在上述专利申请中公开的技术，并且结合许多新 概念，从而产生适用于高频信号的放大和切换的金刚石场效应晶体 管，例如用于雷达、卫星通信和下一代移动通信。在频率方面，这对 应于高于100GHz的频率范围700MHz。然而，该通用器件概念还适 用于在该范围之外的其它频率下操作的器件，例如用于高压切换的器 件。
本发明采用在制造SC CVD金刚石中的最近突破，并且采用与 此一致的制造流程，以生产特定类型的金刚石晶体管。在这种最简单 的形式中，这种晶体管具有三种变型，在本申请中被称为SC CVD金 刚石晶体管1、SC CVD金刚石晶体管2以及SC CVD金刚石晶体管 3。
与其它半导体相比，上述金刚石相当难以掺杂，这与它的键以及 它的小晶格参数大有关联，该小晶格参数使得其难以将外来杂质结合 到该金刚石晶格中。但是在相关的文献中已经示出的是，可以利用硼 代替碳原子掺杂金刚石，从而得到p型导电性，其具有～0.37eV的热 激活能量，当浓度增加到～1019[B]cm-3以上时，该热激活能量下降到 零。这里所描述的三种SC CVD金刚石晶体管使用硼以提供对导通状 态下传导有贡献的空穴。
然而，本发明的一部分涉及采用n型层。氮和磷都可以在示出n 型特性的替代位置结合到金刚石晶格中。实际上，N和P掺杂导致非 常深的施主(分别为1.7eV和0.6eV)，它在室温下提供极少的载流 子。然而，这些仍然可以在某些器件设计中采用。例如，如果该器件 在高温下操作，它们可以提供载流子，或者如本发明一样，它们可以 用于将费米能级钉扎(pin)在带隙上部，以便最小化该耗尽的Δ掺杂层 下面的漏电流以及瞬变。n型层的存在也使得可以将偏压施加到该器 件的基表面。该层被称为“屏蔽层”。
虽然在涉及处理金刚石和接触到金刚石的内容中进行许多描述， 但是结合到实际有源器件的内容几乎没有引起关注。本发明提出利用 CVD构造SC场效应晶体管的方法，它采用的流程可以最大化材料特 性(即高载流子速度和高击穿电压)以及与蚀刻金刚石和接触到金刚 石相关的内容。
根据本发明的晶体管可以根据设计细节在耗尽或增强模式下操 作。
图2示出用于制造本发明的晶体管的基本层结构。该结构对应于 在下面的表格2中标识的层1至5和10和11。根据本发明所构造的 实施例，可以省略一个或多个层。例如，在某些实施例中，不采用第 二掺杂层5。
该结构的第一层1是低应变、低双折射率和低位错密度单晶金刚 石材料的衬底，它具有非常平整或平滑的表面。
在本发明的优选实施例中，CVD金刚石材料的若干层的生长发 生在具有基本没有晶体缺陷的表面的金刚石衬底上。在本文中，缺陷 主要是指位错和微裂纹，并且包括孪晶间界、与掺杂剂N原子或者有 意设置的其它掺杂剂原子并非本质相关的点缺陷、低角度界面和晶体 晶格的任何其它延展中断。优选地，该衬底是低双折射率型Ia天然、 Ib或IIa高压/高温合成金刚石或者CVD合成单晶金刚石。
在利用被优化以显露缺陷的等离子体或化学蚀刻(称为显露等离 子体蚀刻)、利用例如下述类型的简要等离子体蚀刻之后，该缺陷密 度通过光学评估最易于被表征。两种缺陷可以显露：
1)衬底材料质量所固有的缺陷。在选定天然金刚石中，这些缺 陷的密度可以低至50/mm2，更典型的值为102/mm2，而在其它情况下 可以是106/mm2或更高。
2)因抛光而产生的缺陷，包括沿抛光线形成抖动(chatter)轨迹 的位错结构和微裂纹。这些缺陷的密度可以根据样本而大幅度变化， 其中在少量抛光区域或样本中，典型值从大约102/mm2高至大约 104/mm2。
缺陷的优选低密度使得如上所述的与缺陷相关的表面蚀刻特征 的密度低于5×103/mm2、更优选为低于103/mm2、更优选为低于 5×102/mm2、以及最优选为低于102/mm2。
发生CVD生长的衬底表面处或之下的缺陷水平因此可以通过细 心制备衬底以及通过利用随后优选原位的等离子体蚀刻而最小化。这 在例如WO01/96633中进行详细公开。在此的制备方法包括应用到通 过矿采(在天然金刚石的情况下)或合成(在合成材料的情况下)获 得的材料的任何工艺，其中当完成衬底制备时，在将最终形成衬底表 面的平面上，每一个步骤都会影响材料内部的缺陷密度。
具体处理步骤可以包括传统金刚石工艺，例如机械锯切、精磨 (lapping)和抛光(在本说明书中为低缺陷水平而特别优化)，以及 较不传统的技术，例如激光处理、反应离子蚀刻、离子束研磨或离子 注入和升离(lift-off)技术、化学/机械抛光和液体化学处理技术、等离 子体处理技术和高温高压退火技术。
此外，通过触针表面光洁度仪(stylus profilometer)优选在0.08 毫米长度范围上测量的表面RQ优选应当最小化，在任何等离子体蚀 刻之前的典型值不大于几纳米，也就是小于10纳米。RQ是表面轮廓 相对于平面的均方根偏差(对于表面高度的高斯分布，RQ＝1.25RA： 为了定义，例如参见“Tribology：Friction and Wear of Engineering Materials”，IM Hutchings，(1992)，Publ.Edward Arnold，ISBN 0-340-56184)。
一种最小化衬底的表面损坏的具体方法是在发生均相外延金刚 石生长的表面上进行原位等离子体蚀刻。理论上，该蚀刻不需要在原 位进行，也不需要紧接在生长工艺之前进行，但是如果在原位进行则 会获得最大好处，因为它避免进一步物理损坏或化学污染的任何危 险。当生长工艺也是基于等离子体时，则原位蚀刻通常也是最便利的。 该等离子体蚀刻可以采用与沉积或金刚石生长工艺类似的条件，但是 没有任何含碳的源气体并且通常在略微更低的温度下，以更好控制蚀 刻速率。例如，它可以包括以下一种或多种方法：
1.主要采用氢气以及可选地采用少量Ar和所需少量O2的氧气 蚀刻。典型的氧气蚀刻条件是50-450×102Pa的压力、包含百分之1 至4的氧气含量的蚀刻气体、百分之0至30的氩气含量和平衡氢气， 所有的百分数都是体积百分数，其中衬底温度为600-1100摄氏度(更 典型为800摄氏度)以及典型持续时间为3-60分钟；
2.氢气蚀刻，类似于(1)，但是不存在氧气；以及
3.不仅基于氩气、氢气和氧气的替换蚀刻方法，例如，采用卤 素、其它惰性气体或氮气的方法。
该蚀刻可以包括氧气蚀刻、然后进行氢气蚀刻、反应离子蚀刻 (RIE)或电感耦合等离子体蚀刻(ICP)或者这些蚀刻类型的一些 组合(然后优选通过引入碳源气体直接进行合成)。
由于保持通过先前的处理获得的平滑度是重要的，所以在本方法 中该蚀刻优选主要为或者完全为氢气蚀刻。选择蚀刻时间/温度，以便 能够去除因处理工艺导致的其它表面损坏，并且能够去除任何表面污 染，而不形成高粗糙度表面以及不沿延伸缺陷例如位错进行过量蚀 刻，其中该延伸缺陷与该表面交叉因此导致产生深凹坑。由于该蚀刻 可以是侵蚀性的，所以对于该阶段而言，腔室设计和部件材料选择以 使得没有材料被等离子体从该腔室转移到气相或者到衬底表面尤其 重要。不太专用于晶体缺陷的氢气蚀刻将棱角磨圆(包括由用来侵袭 这种缺陷的氧气蚀刻导致的棱角)，并且提供更加平滑、更好的表面 以便于随后的生长。
虽然优选蚀刻策略是紧接开始生长工艺之前在生长室中执行氧 气蚀刻接着在原位进行氢气蚀刻，但是这不排除在衬底设置在生长室 之前执行离位(ex situ)RIE和/或ICP蚀刻。采用离位蚀刻确实有一 些好处，例如不那么具有选择性(在优选蚀刻有缺陷材料的方向或速 率方面)的蚀刻剂的可用性和/或更加快速和/或更加可控。在本发明 中，也不特别排除在最后原位氧气和氢气蚀刻步骤之前采用离位蚀刻 步骤。采用离位蚀刻步骤也可以提供其它好处，即，可以在更加靠近 最终生长的状态下来检查该表面。因此，本发明的替换实施例可以包 括机械制备衬底表面、离位蚀刻、可选地检查表面以确保它适合生长 高质量单晶CVD金刚石、原位氧气和氢气蚀刻(比优选实施例的持 续时间短)、以及最终生长高质量单晶CVD金刚石层。
该衬底可以整体或部分包括n+屏蔽层(图1中的层2)，它通 常掺杂有氮或磷，并且通常靠近或接近其它金刚石层将在其上生长的 表面。在整个衬底包括n+屏蔽层的实施例中，优选厚度为100微米 至5毫米之间。在仅仅一部分衬底包括n+屏蔽层的实施例中，优选 厚度为1纳米至150纳米之间。两个实施例中n+屏蔽层的优选厚度 不排除采用除优选范围之外的其它厚度。
n+屏蔽层的掺杂剂浓度优选小于5×1019cm-3。该掺杂剂浓度可 以固定，或者它可以从一个表面到另一个表面发生线性变化，或者它 可以具有一些其它的合适掺杂剂浓度分布或者特性分布。该屏蔽层可 以通过CVD金刚石生长或者注入或者利用来自任何合适源的金刚石 的预掺杂层来提供，其中其它金刚石通过CVD方法附接到该屏蔽层 上，从而提供衬底块体，或者可以包括整个衬底并因此称为来自任何 合适源的金刚石。
适用于合成本发明的场效应晶体管的衬底(图2的层0和/或层1) 可以按照如下方法制备：
i)基于显微观测和双折射成像来优化库存材料选择(类型Ia 天然石和类型Ib HPHT石)，以便识别出没有应变和瑕疵的衬底。
ii)利用显露等离子体蚀刻进行激光锯切、精磨和抛光，以最小 化表面下缺陷，从而测定因处理工艺引入的缺陷水平。
iii)在优化之后，可以按照程序制造衬底，其中，在显露蚀刻 之后可测量的缺陷密度主要和材料质量有关，并且低于5×103/mm2且 通常低于102/mm2。通过该工艺制备的衬底然后用于随后的合成。
本申请的申请人在WO2004/027123中已经描述了适用于本申请 的衬底的可替换源。利用上述方法，可以获得具有更低位错密度的衬 底。
在该结构所需的合成步骤序列中，保持要在其上制造器件的表面 的平整度也是重要的。每个单独的合成步骤可以为平整生长而优化， 从而将生长步骤限制为几个原子的高度，优选为两个原子的高度，甚 至更加优选为仅一个原子的高度。可替换地或者另外，该表面可以在 每个生长步骤之后进行再次处理，以便提供平整且平行于前一表面的 表面。在这种情况下，该衬底的相反面用作参照面，所有生长表面都 制备成平行于该表面。
本发明的场效应晶体管包括至少一层高质量或本征金刚石材料。 这种本征金刚石层优选根据WO01/96633和WO01/96634中所公开的 方法来生长，其中上述两个专利申请在此被结合作为参考。该层优选 通过CVD来制备，并且优选为块体形式，具有下面的特征中的至少 一个、更加优选为两个、并且最优选为三个以上：
(i)在截止状态，电阻率R1大于1×1012欧姆厘米，优选大于 2×1013欧姆厘米，更优选大于5×1014欧姆厘米，它们通常都是在室温 下测得的；
(ii)在截止状态下的高击穿电压，以及在导通状态下的具有长 载流子寿命的高电流，更具体而言，μτ乘积大于1.5×10-6cm2/V，优 选大于4.0×10-6cm2/V，更优选大于6.0×10-6cm2/V，它们都是在300K 下测得的。μ是迁移率，而τ是电荷载流子的寿命，该乘积表示电荷 载流子对于总体电荷位移或电流的贡献。该特征还可以测量和表示为 电荷收集距离；
(iii)在300K下测得的电子迁移率(μe)大于2400cm2V-1S-1， 优选大于3000cm2V-1S-1，更优选大于4000cm2V-1S-1。用于测量的技术 在Isberg等人在Science第297卷第1670-1672中披露；
(iv)在300K下测得的空穴迁移率(μh)大于2100cm2V-1S-1， 优选大于2500cm2V-1S-1，更优选大于3000cm2V-1S-1。在高质量类型 IIa天然金刚石中，300K下的空穴迁移率通常为1200cm2V-1S-1，其中 例外值高达1900cm2V-1S-1；
(v)高电荷收集距离大于150微米，优选至少为400微米，更 优选至少为600微米，所有收集距离都是在1V/μm的施加电场和300K 温度下测得的。在高质量类型IIa天然金刚石中，在300K温度和 1V/μm的施加电场下的电荷收集距离大大低于100微米，更典型为大 约40微米。
上述特征是具有大约100微米厚度的高质量CVD金刚石层的特 征，对于更薄层这些特征有所不同。
在宽带隙电子器件例如利用金刚石构造的器件中，在均衡条件下 出现的自由电荷载流子的数量极小，并且由晶格缺陷和杂质的贡献占 优势。这种器件被称为处于“截止状态”。通过例如光学激励(主要利 用接近或大于带隙的光能)或者通过充电颗粒激励(例如，α(alpha) 或β(beta)颗粒)的方法，从而进行电荷载流子的附加激励，这样该 器件则可以进入“导通状态”。在该导通状态下，自由载流子密度超过 均衡水平，并且当激励源被去除时，该器件将回到截止状态。
从上述内容注意到，在本发明的方法中采用的本征金刚石具有大 大优于天然高质量金刚石中通常具有的电子特性。这使得金刚石具有 对制造本发明的场效应晶体管有用的特性。
除了合适的衬底材料之外，在本发明的方法中，适当地控制发生 CVD生长的环境中的杂质含量也是重要的。更具体而言，对于本征金 刚石层，金刚石生长优选在存在基本上不含氮也就是含十亿分之 (ppb，占总气体体积的分子分数)300的氮并且优选小于十亿分之 100的氮的气氛的情况下进行。该方法在WO01/99633和WO01/99634 中进行详细说明，如上所述。
该源气体可以是本领域公知的任何合适气体或气体混合物，并且 将包含含碳材料，该含碳材料离解产生基团或者其它反应组分。该气 体混合物通常还包含适用于以原子形式提供氢或卤素的气体。
该源气体的离解可以通过本领域公知的任何方法来执行，但是优 选利用反应器中的微波能来执行，这是本领域公知的。然而，任何杂 质从反应器向正在生长的金刚石的转移都应当最小化。可以采用微波 系统来确保等离子体远离除要发生金刚石生长和其安装的衬底表面 之外的所有其它表面。优选安装材料的示例包括：钼、钨、硅和碳化 硅。优选反应器腔室材料的示例包括不锈钢、铝、铜、金和铂。
当采用微波系统时，通常应当采用高等离子体功率密度，它源自 高微波功率(对于50-150毫米的衬底直径，它通常为3-60千瓦) 和高气压(50-500×102帕，优选为100-450×102帕)。
利用上述条件，可以制造出高质量单晶CVD金刚石层，迁移率 和寿命的乘积值，μ，(在块体层中测量)超过1.5×10-6cm2/V，例如 对于电子为320×10-6cm2/V，对于空穴为390×10-6cm2/V。
本发明的场效应晶体管还包括一个或多个硼掺杂层，它还被称为 “Δ”掺杂层(例如，图2的层3和5)。
重要的是，这种硼掺杂CVD金刚石单晶层和相邻层之间具有清 晰界面，如上所述，并且沿垂直方向(即通过该层的厚度，平行于生 长方向)和至少在单个器件区域的上方侧向均具有均匀浓度。为了实 现这些要求，极其优选的是，在基本没有晶体缺陷的金刚石表面上发 生生长，如上所述。
在硼掺杂层的上下文中，缺陷可以通过两种方式来降低材料性 能，从而不利地影响到电子特性(例如，空穴迁移率)并且还影响到 硼的局部摄取。
在制造硼掺杂层中还很重要的是，要正确控制发生CVD生长的 环境的杂质含量。更具体而言，金刚石生长必须在基本不含污染物的 气氛下进行，并且必须适当地控制有意添加的硼(以及可能采用的氮) 浓度。
对硼和氮掺杂剂浓度所需的控制程度根据应用场合而定，但是通 常需要稳定为优于20％，以及更通常优于10％，以及进一步通常优 于3％。这种控制需要小心控制源气体中的氮杂质，因为氮是常见的 污染物。为了实现该控制程度，在有意添加氮之前，源气体中氮的水 平通常保持为气相中每十亿分之500(作为总气体体积的分子分数)， 并且优选小于每十亿分之300，以及更优选为小于每十亿分之100。 测量气相中浓度低至100ppb的绝对和相对氮(和硼)浓度需要复杂 的监测设备，例如可以通过气相色谱分析实现的监测设备，它在 WO03/052174中进行了完全说明，该专利申请在此被结合作为参考。
通常，利用H2中标称100ppm的B2H6的校准源，将硼作为B2H6 添加到该工艺，以便简化控制，类似地，利用H2中标称100ppm的 N2的校准源，作为N2将氮添加到该工艺，以便简化控制。B和N的 添加都表示为ppm，对于B它计算为[B2H6]/[所有气体]，其中[B2H6] 表示B2H6的摩尔数，而[所有气体]表示所存在的所有气体的摩尔数， 类似地，对于N2它计算为[N2]/[所有气体]。可以采用本领域公知的任 何硼(或氮、或磷，当它们是期望的掺杂剂时)源来用于合成掺杂层。
在合成工艺中采用的气体混合物可以包含本领域公知的任何气 体，并且将包含离解产生基团或其它反应组分的含碳材料。该气体混 合物还将通常包含适用于以原子形式提供氢或卤素的气体。
源气体的离解可以通过本领域公知的任何一种方法来执行，但是 优选利用反应器中的微波能来执行，其例子是本领域公知的。然而， 任何杂质从反应器的转移都应当最小化。可以采用微波系统来确保等 离子体远离除发生金刚石生长和其安装的衬底表面之外的所有其它 表面，该衬底载流子。优选安装材料的示例包括：钼、钨、硅和碳化 硅。优选反应器腔室材料的示例包括不锈钢、铝、铜、金和铂。
用于本发明的器件的有源部分所需的薄层理想情况下尽可能接 近单层。用于沉积块体层(例如，厚度大于0.5微米)的技术的使用 在这些条件下不合适。虽然可以采用等离子体来提供用于沉积该层的 反应组分，但是该层的厚度、组分和质量需要控制为非常高水平，并 且这可以通过在比用于块体沉积的典型情况更低的功率、更低压力条 件以及更低质量流量下运行来最佳实现。一组典型条件可以处于来自 2.45GHz微波源的0.1-5kW的功率、3-10kPa的压力和100- 2000sccm的总气流的范围。沉积温度保持在400摄氏度至1000摄氏 度的范围内，具体多少根据所沉积的层的性质而定。每个步骤所需的 精确参数高度依赖于采用的精确沉积系统，这对于本领域技术人员而 言是公知的。
利用上述条件，可以制造出高质量的本征和硼掺杂单晶CVD金 刚石层。该本征层的特性可以使得电荷载流子具有异常高的迁移率， 而硼掺杂层是可以容易地传输到该本征层的大量电荷载流子的有效 源。这种相对其它层的层布置得以优化，以使得它们可以用于制造出 场效应晶体管。
在本发明的另一个实施例中，提供一层金刚石或非金刚石钝化材 料(图2中的层9)，它提供肖特基栅极和两个欧姆接触之间的附加 隔离。它优选包括宽带隙材料，并且例如可以是以下一种或多种材料： 蓝宝石、n型金刚石、本征金刚石、氧化硅、碳化硅、氮化镓、氮化 铝、氮化镓铝和氮化硼。这些层可以通过本领域公知的任何一种技术 来设置。如前所述，衬底层即层1可以通过多种金刚石材料来制造， 包括HPHT和天然金刚石。然而，它通常更加便利，并且对于一些应 用场合而言优选采用CVD金刚石。为了简便起见，在下面的说明中 通常假定为CVD金刚石衬底。
生长以用作衬底层1的CVD金刚石层通常将包括以下之一：
a.高纯度金刚石，其残余杂质浓度＜1015cm-3，或者优选 ＜1014cm-3，或者更优选＜5×1013cm-3。
b.在一些情况下，该层可以掺杂氮，其中氮浓度优选为 ＜5×1019cm-3，或者更优选＜5×1018cm-3，或更优选＜5×1017cm-3，或者最 优选＜5×1016cm-3。
c.一种优选实施例，其中，该层掺杂氮，其中通过电子顺磁共 振技术测得的固态单原子取代氮浓度优选小于5×1017cm-3，更优选小 于2×1017cm-3，并且优选大于3×1015cm-3，更优选大于1×1016cm-3，并 且最优选大于5×1016cm-3。
d.在一些情况下，该层在衬底层1的表面或者通过它的部分 (part way through it)将包括高纯度层(通过上述(a)限定)和薄掺 杂屏蔽层(在图2中的层2)。该屏蔽层将包含n型掺杂剂，例如氮 或磷(或者一些其它合适的n型掺杂剂)，其中浓度范围为1×1015- 1×1019cm-3，精确细节由层厚、该载流子激励和它在下一层3之下的 位置来决定。在一些情况下，需要对层2中的掺杂进行分级，从而该 浓度在其厚度范围内变化高达10000倍。
该衬底在其一面上限定生长表面。对于形成该器件的有源部分的 基础的后续均相外延层，该生长表面尽可能接近原子级平整/平滑是关 键的，其中表面均方根(rms)粗糙度＜3nm，或者优选＜1nm，或者 更优选＜0.1nm，或者最优选＜0.05nm。
实现这一点的方式也是本发明的一部分。这通过以下一个或多个 工艺来实现：
a.利用本领域已知的传统方法的机械抛光。
b.化学、等离子体和离子束处理的组合。
c.使器件沿具有低rms粗糙度结晶方向对准。
该衬底层1用作后续层的机械支承体，它有助于该器件的有源部 分，以及为该有源层中耗费的功率提供有效散热器。
在表格2中总结了这些后续层。
CVD层 功能 厚度(d) 0 用于生长优选低双折射率、低位错密度层1 的可选衬底。该层可以通过多种方式来制 造。 d＜1000微米，或者优选 d＜500微米，或者更优选 d＜250微米，或者更优选 d＜150微米 1 用于机械支撑和热管理并且为其它层限定 生长表面的衬底。优选的是，它是具有低双 折射率、低位错密度的CVD衬底，其中氮 含量如下： [N]＜5×1017cm-3，或者优选[N]＜2×1017cm-3 且[N]＞3×1015cm3，或者优选[N]＞ 1×1016cm-3，或者更优选[N]＞5×1016cm-3 d＜1000微米，或者优选 d＜500微米，或者更优选 d＜250微米，或者更优选 d＜150微米 2 该衬底的表面内或表面处的可选n+屏蔽层 [N/P/S]＜1×1020cm-3，或者优选 [N/P/S]＜5×1018cm-3，或者更优选 [N/P/S]＜5×1017cm-3，以及优选 [N/P/S]＞1×1015cm-3 d＜150微米，或者优选d＜20 微米，或者更优选d＜1微 米 10 在n+屏蔽层上方的可选其它衬底层 通常符合层1的规格 11 可选本征金刚石层。 [B，N，其它杂质]＜1×1016cm-3，或者优选[B，N， 其它杂质]＜5×1015cm-3，或者更优选[B，N，其 它杂质]＜5×1014cm-3，或者更优选[B，N，其它 杂质]＜5×1013cm-3，或者最优选[B，N，其它杂 质]＜1×1012cm-3 d＜1000纳米，或者优选 d＜200纳米，或者更优选 d＜100纳米，或者更优选 d＜50纳米，或者最优选 d＜10纳米 3 硼掺杂层(空穴源) [B]＞1×1017cm-3，或者优选[B]＞1×1018cm-3， 或者更优选[B]＞1×1019cm-3，或者更优选 [B]＞5×1019cm-3，或者最优选 d＜20纳米，或者优选d＜10 纳米，或者更优选d＜5纳 米，或者更优选d＜2纳米， 或者最优选d＜0.8纳米
[B]＞5×1020cm-3；以及 [N，其它杂质]＜5×1016cm-3，或者优选 [N，其它杂质]＜5×1015cm-3，或者更优选 [N，其它杂质]＜5×1014cm-3，或者更优选 [N，其它杂质]＜5×1013cm-3，或者最优选 [N，其它杂质]＜1×1012cm-3 4 形成本征沟道的本征金刚石层 [B，N，其它杂质]＜1×1016cm-3，或者优选[B，N， 其它杂质]＜5×1015cm-3，或者更优选[B，N，其 它杂质]＜5×1014cm-3，或者更优选[B，N，其它 杂质]＜5×1013cm-3，或者最优选[B，N，其它杂 质]＜1×1012cm-3 d＜1000纳米，或者优选 d＜200纳米，或者更优选 d＜100纳米，或者更优选 d＜50纳米，或者最优选 d＜10纳米 5 硼掺杂层(用于欧姆接触) [B]＞1×1017cm-3，或者优选[B]＞5×1018cm-3， 或者更优选[B]＞5×1019cm-3，或者更优选 [B]＞5×1020cm-3，或者最优选[B]＞5×1021cm-3 d＜1000纳米，或者优选 d＜100纳米，或者更优选 d＜25纳米，或者更优选 d＜10纳米，或者最优选d＜5 纳米 6 欧姆形成接触 Wsi或W或Mo或Ti或 Pt或石墨或B或Al或Au 7 封罩接合层 Au或Al或Au或其它合适 金属 8 肖特基栅极接触 Al或Au或Pt或Ni或难熔 金属 9 栅极电介质层。优选为宽带隙材料。 可以是非金刚石，例如以 下一种：蓝宝石、碳化硅、 氮化镓、氮化铝、氮化镓 铝和氮化硼。也可以是本 征金刚石或者n型金刚石
表格2：组成SC CVD金刚石晶体管的各层。该数字配置与图2 至5以及9相符。
下面将更加详细地说明本发明的一些具体实施例。
SC CVD金刚石晶体管1
在图3中示出单晶CVD金刚石晶体管的第一实施例的结构，它 被称为SC CVD金刚石晶体管1。这些层的标号和表格2列举的层相 同。
SC CVD晶体管1的结构是一种三端子器件，其中两个是分别用 作源极端子和漏极端子的欧姆接触，而另一个是设置在源极和漏极之 间的肖特基栅极接触。在术语中，该设计可以称为金属绝缘体场效应 晶体管(MISFET)。
参照图3，该器件包括以下部件：
1.例如可以是HPHT金刚石的可选层0；
2.高纯度CVD金刚石层1；
3.形成在层1上的可选屏蔽层2；
层0和1包括衬底，主表面在该阶段尽可能接近平行。
4.沉积在层2上的、类似于层1的高纯度金刚石附加层10；
在替换实施例中，层2形成在衬底1的表面之下。
5.直接形成在层10的上表面上的本征层11。层11的生长表面 优选在该阶段被再次处理，以确保该结构平行于用作参照表面的衬底 的反向表面。
这种再次处理需要实现层11的所需厚度和所需表面平滑度，并 且最小化引入的表面下损坏；
6.层3在经过适当地处理之后沉积到层11的顶部。层3是表 格2中所述的Δ掺杂层。可以通过在沉积层3时遮蔽，或者可以通过 在沉积层3之后蚀刻层3，从而在层3中形成沟槽，以限定出栅极区。 重要的是，确保位于该沟槽下面的是本征金刚石，即没有留下任何Δ 掺杂层，但是该沟槽底部紧密对准该Δ掺杂层的底表面，并且不延伸 超过该Δ掺杂层的底表面。具体说来，需要最小化在该凹陷的边缘凹 入该本征金刚石的台阶。优选地，该台阶不超过10纳米，更优选的 不超过5纳米，更优选的不超过2纳米，最优选的不超过1纳米。该 沟槽的底部可以示出凹入该本征金刚石中的小曲率度，但是这也优选 最小化；
7.然后在该沟槽和Δ掺杂层3的相邻部分上沉积绝缘材料层9。 该绝缘层9可以是非金刚石，而是由以下材料或其中一些的组合形成： 蓝宝石、碳化硅、氮化镓、氮化铝、氮化镓铝和氮化硼。可替换地， 在它是本征金刚石并且形成有源沟道的一部分的情况下它可以是金 刚石，这会降低当形成沟道时控制沟道边缘上的台阶所需的条件，或 者它可以是n型金刚石。另一种可选方案是，它可以包括金刚石层和 其后的非金刚石层；
8.金属栅极接触8形成在层9上的栅极区上方，并且均包括根 据表格2的层6和7的欧姆源极和漏极接触与暴露的Δ掺杂层3的区 域间隔开。要求栅极接触8不电接触到该Δ掺杂层3。
该器件的该本征金刚石沟道通过该凹陷区中层11的上部区域或 者该Δ掺杂层3中的沟槽来进行有效限定，并且如果该区域包括本征 金刚石则还可以位于该Δ掺杂层的断开部分(break)内的栅极电介质 层9的区域中。
该本征金刚石沟道中流过的沟道电流由栅极电压来控制。在标准 术语中，这被称为电荷注入PIP MISFET。基于空间电荷受限载流子 传播的PIP晶体管概念的要素是：
靠近邻近该Δ掺杂层3的本征金刚石表面的本征金刚石层11中 的沟道，以及图3中x表示的源漏极间距(也就是栅极长度)，其根 据该器件的操作电压尽可能小。对应于该Δ掺杂层的断开部分宽度并 由x表示的距离对于本设计而言至关重要。通常，x小于2微米，更 典型地小于500纳米，更典型地小于150纳米，最优选为小于20纳 米。
在形成层9之前，最终位于栅极(图3中的层8)下面的、层11 的暴露金刚石表面可以通过本领域公知的多种方式终止(terminate)， 特别是它可以是氢终止、氧终止或者不终止(即裸金刚石表面)。
该器件需要位于本征层11和Δ掺杂层3之间的至少一个清晰限 定的界面。
SC CVD金刚石晶体管2
在图4中截面示出SC CVD金刚石晶体管2。该实施例包括Δ掺 杂层3和生长在Δ掺杂层3的顶部的本征层4。层3和4之间以及层 3和11之间的界面需要尽可能清晰，如前所述。该结构的可能变化将 在下面更加详细地说明。
衬底层1可以包括位于该块体内或位于上表面的屏蔽层2(在图 4中，所示变化是屏蔽层2位于衬底层1的上表面，并且另一个衬底 层10生长在该屏蔽层的顶部)。优选地，本征层11生长在衬底层10 上，但是通过将Δ掺杂层3直接设置在衬底层1或者更优选设置在屏 蔽层2上，可以制备出可运作的器件结构。
在生长本征层11之后，优选再次处理生长表面，以使得该表面 平行于用作参照表面的衬底反面。这种再次处理需要实现层11的合 适厚度、合适的表面平滑度，并且最小化表面下损坏的引入。
Δ掺杂层3然后形成与下面的层之间的清晰界面。通常不在该Δ 掺杂层之后再次机械处理该表面，因为该层如此之薄。
然后在该Δ掺杂层上生长另一个本征层4，并且确保清晰的界面。 该层典型地非常薄，例如10纳米。以及，由于这是一个薄层，所以 该表面通常不作再次机械处理以便平行，并且该平行现在通常不那么 重要了。
在该Δ掺杂层3上直接设置均包括欧姆形成层6以及优选包括 封罩接合层7的欧姆源极和漏极接触。这例如可以通过在生长之后蚀 刻该本征沟道层4或者例如利用在沉积之前掩蔽接触区来选择性沉积 层4来实现。可替换地，这些接触可以在沉积层4之前构造，因此它 们本身用作掩模。蚀刻层4比较难以足够精确地完成，因为该层和层 3过薄。
例如通过反应离子蚀刻或者Ar溅射来优选构造栅极凹陷。通常 该栅极区中本征层4的厚度减小到几纳米，例如1-2纳米。成为凹 陷设计的肖特基栅极接触的一个优点在于，它能够利用更大场强来夹 断沟道，而不会超过金刚石的击穿电压。
SC CVD金刚石晶体管2可以具有或不具有栅极电介质层9(图 4所示的实施例具有栅极电介质层9)。该肖特基栅极接触8可以直 接位于本征层4上，或者位于层9上，如图4所示。
栅极电介质层9(如果使用)优选由以下材料或以下材料中的一 些的组合形成：蓝宝石、碳化硅、氮化镓、氮化铝、本征金刚石、n 型金刚石、氮化镓铝和氮化硼。
形成栅极凹陷的沟槽宽度通常被称为栅极长度。该栅极长度优选 小于500纳米，更优选小于250纳米，更优选小于100纳米，更优选 小于50纳米，更优选小于20纳米，以及最优选小于10纳米。
SC CVD金刚石晶体管3
在图5中截面示出SC CVD晶体管3的结构。和上述器件相同， 它也是三端子器件，其中两个端子为用作源漏极端子的欧姆接触，而 另一端子是位于源漏极之间的肖特基栅极接触。
图5中的SC CVD金刚石晶体管3和图4的SC CVD金刚石晶 体管2之间的不同之处在于，由另一个硼Δ掺杂层5来使限定沟道的 本征层4过度生长(overgrow)。然后包括层6和7的欧姆源漏极接触 直接沉积在该硼Δ掺杂层5上。该Δ掺杂层5的大部分通过某些方式 被蚀刻或去除，以使得该肖特基栅极接触能够成为本征沟道层4。在 该方法的一种版本中，该Δ掺杂层5通过选择性沉积来制得，从而不 必蚀刻硼掺杂金刚石。
图5的晶体管的其它细节与图4的晶体管4类似。
该设计的优点在于，来自两个Δ掺杂层的载流子外扩散重叠形 成它们之间的电连接，并且施加第二Δ掺杂层则使得不必向下处理以 暴露该第一层。
上述所有实施例都可以得益于图9所示的变型。该图示出利用肖 特基栅极接触作为所谓的场板。该场板构造成类似于上述肖特基接 触，并且优选结合栅极凹陷使用。这表示场板的一个示例，并且也可 以应用其它公知场板。例如，参见Umesh K.Mishra，‘Status of AlGaN/GaN HEMT Technology-A UCSB perspective’，GAAS 2005 Proceedings，p21-26。
本发明的一个方面是沉积界面清晰(sharp)的薄层的方法。为了 实现所需清晰层(掺杂和本征两种)，需要气相工程操作。实现方法 包括：
a.脉冲发生该掺杂气体。
b.脉冲发生微波功率，从而从一个等离子体沉积方案进入下一 个。
c.将样本从用于掺杂材料合成的腔室移动到用于本征材料合 成的腔室。这种转移可以通过外部环境或者两个腔室可以连接，并且 在转移之前的样本移动或停止期间每个腔室中的工艺(例如等离子 体)可以继续进行。
d.将硼或掺杂目标的固体源插入到等离子体。
e.通过将掺杂气体引入到该工艺，从而改变该气相组分。
f.在保持稳定等离子体的同时将该样本移入和移出该生长状 态。
g.采用沉积技术，例如，在具有低生长速度的加热表面上进行 蒸汽传输沉积。
h.合成该层，接着利用例如激光烧蚀、蚀刻和机械处理的技术 来去除材料。
然而，制造这些器件不是普通的制造，因为Δ掺杂层非常薄， 并且向下蚀刻并且在该层上形成金属接触非常困难。所需的技术方案 是形成适用于进一步制造一类器件的一般结构，例如图2示意性示出 的层系列，然后自此制造单个器件设计，例如图3至5和9所示的器 件。
虽然构成上述晶体管的有源部分的块体层都薄，但是这些层的掺 杂浓度可以大有不同。该差异导致产生应力，并潜在地减少后续层中 的载流子特性。虽然在某些情况下，这些层是伪晶形的 (pseudo-morphic)，不会导致应力传播，但是对于本发明的所有实施 例都不是这样。为了最小化该应力，可以采用同位素工程方法。例如， 利用硼掺杂导致金刚石晶格扭曲，但是可以通过改变硼掺杂层或相邻 本征金刚石层的12C和13C比率来匹配晶格参数，从而可以减轻这种 状况。可替换地，或者与此相结合，可以改变掺杂层中B10/B11的同位 素比率。
本领域技术人员将会理解，可以在金刚石晶片上制造多于一个器 件。这些器件可以通过向下台面蚀刻到限定该衬底的本征层1来分离。
该合成和处理步骤可以一次应用到一个、两个或更多个器件。通 过利用一般基本结构例如图2示意性示出的层系列制造器件，可以在 单个晶片上构造成一系列不同器件结构。
类似于SC CVD金刚石晶体管1、采用WSi来形成欧姆接触的 器件的欧姆接触的比接触电阻测定为小于104 Ohm cm2。WSi是用于 本发明的器件中的优选接触，因为它有许多优点。金刚石通常不在 WSi上生长，因此该接触材料也制成有效掩模，例如用于CVD金刚 石晶体管1和CVD金刚石晶体管2。它还制出优越的欧姆接触，并且 具有高温稳定性，并且兼容通用半导体处理技术，特别是和处理金刚 石相关的技术。
图7中，铝肖特基接触被评估为温度的函数。该数据对应于～ 1.3eV的肖特基势垒高度。该优选肖特基接触利用All，Ni或Au制成， 其中Al最为优选。
在图8中示出实验数据，表示类似于SC CVD金刚石晶体管1 的单晶CVD金刚石晶体管的I/V特性。在一些情况下发现，在制造 器件之前对材料结构进行退火可以改进器件性能。这与在浅和深阱之 外进行退火有关，这减小了本征沟道中的载流子浓度和迁移率。
示例
下面给出已经构造出的MESFET及其预期性能的具体示例。该 示例不用于限制本发明。
该器件的设计非常类似于图3所示的SC CVD晶体管1，因为这 是申请人提出的最简单的器件。
通过沿位于该衬底平面中的<100>方向之一进行scaif抛光，从而 小心制备具有主面(001)的HPHT衬底1，并且实现利用原子力显 微镜测定为小于0.3纳米的RA值。该表面粗糙度在大于50微米×50 微米的区域上实现，大于构造单个器件所需的面积。
利用本领域公知的用于沉积高质量本征单晶CVD金刚石的条件 (参见WO01/96633)在特殊制备的衬底表面上沉积大约1微米厚的 层11。在该本征层11的顶部，沉积大约10纳米厚的高硼Δ掺杂层3。 该Δ掺杂层中的硼浓度通过次级离子质谱(SIMS)测定为超过 5×1019cm-3。SIMS深度分布示出，在大约2纳米的距离中，硼浓度从 大约1016cm-3(在本征层和Δ掺杂层之间的界面处)升高到5×1019cm-3。 对于要运行的器件，该Δ掺杂层的硼浓度需要大于1×1019cm-3，并且 该浓度用于限定该Δ掺杂层的边缘。
利用与第一本征层11类似的条件，在该Δ掺杂层的顶部，沉积 另一个本征层，从而形成栅极电介质层9。在这种情况下，该层厚大 约为30纳米。利用SIMS深度分布，发现在大约3纳米距离上该硼 浓度从该界面处的数值1×1019cm-3变化至小于1018cm-3。该硼浓度的 降低速度略低于它升高的速度，并且本征栅极电介质层9的硼浓度略 高于第一本征层11。这两个特征均会影响器件的最终性能，但是没有 一个特征会阻止器件运行。
然后通过利用氩氧等离子体和光致抗蚀剂掩模进行反应离子蚀 刻，从而选择性蚀刻栅极电介质层9的区域，制备出沟道。良好控制 该工艺导致栅极区中栅极电介质层的厚度为1-2纳米。
利用标准工艺，应用铝栅极接触8和WSi源极和漏极接触7。
利用源极-漏极电流ISD来评估器件性能。ISD测定为大于30毫安 /毫米。
没有测定的参数建模为fT＝26GHz以及POUT＝7W/mm，并且申请 人相信，将实现接近建模数值的值。