专利汇可以提供时钟控制电路和方法专利检索,专利查询,专利分析的服务。并且在消除时钟传输线全体的延迟差的 电路 中,与使用PLL电路或DLL电路的情况相比,是可以减少电路规模并可以在短时间内消除延迟差的时钟控制电路和方法。具有输入将输入时钟从一端输入而折返的时钟传输路径的往路111上的某一 位置 和与所述往路的所述位置对应的返路112上的位置的时钟并将这些时钟的时间差求平均而输出的时间平均化电路。,下面是时钟控制电路和方法专利的具体信息内容。
1.一种时钟控制电路,其特征在于:
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1 位置和与所述往路的所述第1位置对应的返路上的第2位置的时钟作为 输入而输出与均等地2等分这2个时钟的时间差的时间对应的延迟时间 的信号的时间平均化电路,
所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
2.根据权利要求1所述的时钟控制电路,其特征在于:所述第1 位置与所述时钟传输路径的折返点间的延迟时间和该时钟传输路径的折 返点与所述第2位置间的延迟时间相等,沿所述时钟的输入端与所述时 钟传输路径的折返点之间具有多个所述时间平均化电路。
3.根据权利要求1所述的时钟控制电路,其特征在于:所述时间 平均化电路对于输入所述2个时钟的第1及第2输入端,以将与降低地 分割所述2个时钟的时间差的时间相当的延迟时间与同时输入所述2个 时钟中迁移快的时钟时输出信号输出之前的延迟时间相加后的延迟时间 而输出输出信号。
4.根据权利要求1所述的时钟控制电路,其特征在于:所述时间 平均化电路采用根据输入的所述2个时钟中迁移快的时钟对内部节点进 行充电或放电然后根据比所述时钟迁移慢的其他时钟和所述1个时钟对 所述内部节点进行充电或放电的结构,所述内部节点与输入端连接,具 有在所述内部节点电压超过阈值电压时或低于阈值电压时改变输出逻辑 值的缓冲电路。
5.根据权利要求1所述的时钟控制电路,其特征在于:所述时间 平均化电路具有并联连接在第1电源与内部节点之间的并在第1输入信 号和第2输入信号分别为第1值时导通而为第2值截止的第1及第2开 关元件,
连接在所述内部节点与第2电源间的输入所述第1输入信号和所述 第2输入信号并在它们为所述第2值时成为导通状态的第3开关元件,
和连接在所述内部节点与第2电源之间的电容,
和根据所述内部节点的电位和阈值的大小决定输出逻辑值的缓冲电 路。
6.根据权利要求1所述的时钟控制电路,其特征在于:所述时间 平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第1 0开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
另外,还具有根据所述第1及第2输入信号分别控制由所述第3开 关元件与所述第5开关元件构成的第1开关元件对和由所述第9开关元 件与所述第11开关元件构成的第2开关元件对的导通/截止的电路单 元。
7.根据权利要求1所述的时钟控制电路,其特征在于:
还具有将输入时钟从一端输入并折返的传输路径,分支为第1、第 2路径的往路后在与所述一端相对的另一端侧折返,所述折返的第1、 第2路径的返路分别沿所述第2、第1的路径的往路配置的时钟传输路 径。
8.根据权利要求7所述的时钟控制电路,其特征在于:所述第1位 置与所述时钟传输路径的折返点间的延迟时间和该时钟传输路径的折返 点与所述第2位置间的延迟时间相等,沿所述时钟的输入端与所述时钟 传输路径的折返点之间具有多个所述时间平均化电路。
9.根据权利要求7所述的时钟控制电路,其特征在于:所述时间平 均化电路对于输入所述2个时钟的第1及第2输入端,以将与降低地分 割所述2个时钟的时间差的时间相当的延迟时间与同时输入所述2个时 钟中迁移快的时钟时输出信号输出之前的延迟时间相加后的延迟时间而 输出输出信号。
10.根据权利要求7所述的时钟控制电路,其特征在于:所述时间 平均化电路采用根据输入的所述2个时钟中迁移快的时钟对内部节点进 行充电或放电然后根据比所述时钟迁移慢的其他时钟和所述1个时钟对 所述内部节点进行充电或放电的结构,所述内部节点与输入端连接,具 有在所述内部节点电压超过阈值电压时或低于阈值电压时改变输出逻辑 值的缓冲电路。
11.根据权利要求7所述的时钟控制电路,其特征在于:所述时间 平均化电路具有并联连接在第1电源与内部节点之间的并在第1输入信 号和第2输入信号分别为第1值时导通而为第2值截止的第1及第2开 关元件,
连接在所述内部节点与第2电源间的输入所述第1输入信号和所述 第2输入信号并在它们为所述第2值时成为导通状态的第3开关元件,
和连接在所述内部节点与第2电源之间的电容,
和根据所述内部节点的电位和阈值的大小决定输出逻辑值的缓冲电 路。
12.根据权利要求7所述的时钟控制电路,其特征在于:所述时间 平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
另外,还具有根据所述第1及第2输入信号分别控制由所述第3开 关元件与所述第5开关元件构成的第1开关元件对和由所述第9开关元 件与所述第11开关元件构成的第2开关元件对的导通/截止的电路单 元。
13.一种时钟控制电路,其特征在于:
具有将输入时钟分频的分频电路、将从一端输入由所述分频电路分 频后的时钟而折返的时钟传输路径的往路上的第1位置和由所述往路的 所述第1位置对应的返路的第2位置的时钟作为输入而输出与将这些时 钟的时间差均等地2等分的时间对应的延迟时间的信号的时间平均化电 路,
和将所述时间平均化电路的输出信号倍增而输出的倍增电路;
所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
14.根据权利要求13所述的时钟控制电路,其特征在于:所述第 1位置与所述时钟传输路径的折返点间的延迟时间和该时钟传输路径的 折返点与所述第2位置间的延迟时间相等,沿所述时钟的输入端与所述 时钟传输路径的折返点之间具有多个所述时间平均化电路。
15.根据权利要求13所述的时钟控制电路,其特征在于:所述时间 平均化电路对于输入所述2个时钟的第1及第2输入端,以将与降低地 分割所述2个时钟的时间差的时间相当的延迟时间与同时输入所述2个 时钟中迁移快的时钟时输出信号输出之前的延迟时间相加后的延迟时间 而输出输出信号。
16.根据权利要求13所述的时钟控制电路,其特征在于:所述时间 平均化电路采用根据输入的所述2个时钟中迁移快的时钟对内部节点进 行充电或放电然后根据比所述时钟迁移慢的其他时钟和所述1个时钟对 所述内部节点进行充电或放电的结构,所述内部节点与输入端连接,具 有在所述内部节点电压超过阈值电压时或低于阈值电压时改变输出逻辑 值的缓冲电路。
17.根据权利要求13所述的时钟控制电路,其特征在于:所述时间 平均化电路具有并联连接在第1电源与内部节点之间的并在第1输入信 号和第2输入信号分别为第1值时导通而为第2值截止的第1及第2开 关元件,
连接在所述内部节点与第2电源间的输入所述第1输入信号和所述 第2输入信号并在它们为所述第2值时成为导通状态的第3开关元件,
和连接在所述内部节点与第2电源之间的电容,
和根据所述内部节点的电位和阈值的大小决定输出逻辑值的缓冲电 路。
18.根据权利要求13所述的时钟控制电路,其特征在于:所述时间 平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
另外,还具有根据所述第1及第2输入信号分别控制由所述第3开 关元件与所述第5开关元件构成的第1开关元件对和由所述第9开关元 件与所述第11开关元件构成的第2开关元件对的导通/截止的电路单 元。
19.根据权利要求13所述的时钟控制电路,其特征在于:所述倍 增电路具有将输入的时钟分频而生成并输出相位相互不同的多个时钟的 分频器,
和检测所述输入时钟的周期的周期检测电路,
和输入从所述分频器输出的多相时钟并生成将所述时钟倍增的多相 时钟的多相时钟倍增电路;
所述多相时钟倍增电路具有输出将2个输入的时间差分割后的信号 的多个时间差分割电路和分别将2个所述时间差分割电路的输出分别叠 加而输出的多个多重化电路;
所述多个时间差分割电路具有输入同一相位的时钟的时间差分割电 路和输入相邻的相位的2个时钟的时间差分割电路。
20.根据权利要求13所述的时钟控制电路,其特征在于:所述多相 时钟倍增电路具有输入第1~第n时钟并输出将2个输入的时间差分割 后的信号的2n个时间差分割电路;
第2I-1个,其中1≤I≤n,时间差分割电路作为所述2个输 入而输入第I个同一时钟,
第2I个,其中1≤I≤n,时间差分割电路输入第I个时钟和第 (I+1mod n)个,其中mod表示余数运算,I+1mod n表示用n除I+1的余数,时钟,
另外,还具有输入第J个,其中1≤J≤2n,时间差分割电路的 输出和第(J+2mod n),其中J+2mod n表示用n除 J+2的余数,时间差分割电路的输出的2n个脉冲宽度修正电路,
和输入第K个,其中1≤K≤n,脉冲宽度修正电路的输出和第(K +n)个脉冲宽度修正电路的输出的n个多重化电路。
21.根据权利要求19或20所述的时钟控制电路,其特征在于:所 述时间差分割电路具有输入第1及第2输入信号并在第1及第2输入信 号为第1值时将内部节点设定为第1电源的电位的逻辑电路,
和根据作为所述逻辑电路的输出的内部节点的电位和阈值的大小改 变输出逻辑值的缓冲电路或反相电路;
多条串联连接的开关元件和电容相互并联连接在所述内部节点用第 2电源之间;
由输入所述开关元件的控制端子的周期控制信号决定附加到所述内 部节点上的电容。
22.一种时钟控制电路,其特征在于:
具有分别将输入时钟从一端输入而折返的时钟传输路径的往路上的 第1位置开始的第1时钟和与所述往路的所述第1位置对应的返路的第 2位置开始的第2时钟的2个时钟分别分频而生成2组相位相互不同的 多相的分频时钟并输出多个在所述2组多相的分频时钟中一组的分频时 钟和与所述一组的分频时钟对应的相位的分频时钟之间的时间差均等地 2等分的时间对应的延迟时间的信号的带分频功能的时间平均化电路, 和输入由所述带分频功能的时间平均化电路所输出的多个信号并把所述 多个信号合成为1个信号而输出的合成电路。
23.根据权利要求22所述的时钟控制电路,其特征在于:所述第1 位置与所述时钟传输路径的折返点间的延迟时间和该时钟传输路径的折 返点与所述第2位置间的延迟时间相等,沿所述时钟的输入端与所述时 钟传输路径的折返点之间的路径具有多个所述带分频功能的时间平均化 电路。
24.一种时钟控制电路,其特征在于:
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1 位置和与所述往路的所述第1位置对应的返路的第2位置的2个时钟作 为输入的带分频功能的时间平均化电路,
和将所述带分频功能的时间平均化电路的分频输出合成为1个输出 信号的合成电路;
所述带分频功能的时间平均化电路具有将2个时钟分频并输出相位 相互不同的多相的分频时钟的第1及第2分频电路,
和输入所述第1及第2分频电路对应的相位的2个分频时钟并输出 与均等地分割时间差的时间对应的延迟时间的信号的多个时间平均化电 路,
和将所述多个时间平均化电路的多个输出合成为1个信号而输出的 合成电路。
25.一种时钟控制电路,其特征在于:
具有将输入时钟分频并输出相位相互不同的多相的分频时钟的分频 电路,
和从一端分别输入从所述分频电路输出的多个分频时钟而折返的多 个时钟传输路径;
对应所述多个时钟传输路径输入所述时钟传输路径的往路上的第1 位置和与所述往路的所述第1位置对应的返路的第2位置的2个时钟并 输出与将这2个时钟的时间差均等地2等分的时间对应的延迟时间的信 号的多个时间平均化电路,
和将所述多个时间平均化电路的多个输出合成为1个信号而输出的 合成电路。
26.根据权利要求25所述的时钟控制电路,其特征在于:所述时间 平均化电路对于输入所述2个时钟的第1及第2输入端,以将与降低地 分割所述2个时钟的时间差的时间相当的延迟时间与同时输入所述2个 时钟中迁移快的时钟时输出信号输出之前的延迟时间相加后的延迟时间 而输出输出信号。
27.根据权利要求25所述的时钟控制电路,其特征在于:所述时间 平均化电路采用根据输入的所述2个时钟中迁移快的时钟对内部节点进 行充电或放电然后根据比所述时钟迁移慢的其他时钟和所述1个时钟对 所述内部节点进行充电或放电的结构,所述内部节点与输入端连接,具 有在所述内部节点电压超过阈值电压时或低于阈值电压时改变输出逻辑 值的缓冲电路。
28.根据权利要求25所述的时钟控制电路,其特征在于:所述时间 平均化电路具有并联连接在第1电源与内部节点之间的并在第1输入信 号和第2输入信号分别为第1值时导通而为第2值截止的第1及第2开 关元件,
连接在所述内部节点与第2电源间的输入所述第1输入信号和所述 第2输入信号并在它们为所述第2值时成为导通状态的第3开关元件,
和连接在所述内部节点与第2电源之间的电容,
和根据所述内部节点的电位和阈值的大小决定输出逻辑值的缓冲电 路。
29.根据权利要求25所述的时钟控制电路,其特征在于:所述时间 平均化电路具有串联连接在第1电源与内部节点之间的第1输入信号输 入控制端子并在所述第1输入信号为第1值时截止的多个第1开关元 件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
30.根据权利要求25所述的时钟控制电路,其特征在于:所述时间 平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
另外,还具有根据所述第1及第2输入信号分别控制由所述第3开 关元件与所述第5开关元件构成的第1开关元件对和由所述第9开关元 件与所述第11开关元件构成的第2开关元件对的导通/截止的电路单 元。
31.根据权利要求25所述的时钟控制电路,其特征在于:所述时 间平均化电路具有连接在第1电源与第1内部节点之间的第1开关元 件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
和从所述反相电路的输出端输出所述输出信号,同时,生成所述输 出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所述第5 开关元件、所述第9开关元件和所述第11开关元件的控制端子共同连 接。
32.根据权利要求25所述的时钟控制电路,其特征在于:所述时间 平均化电路具有连接在第1电源与第1内部节点之间的第1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的第2开关元件及 第3开关元件,所述第2开关元件在所述第1输入信号为所述第1值及 第2值时分别截止/导通,
另外,还具有串联连接在所述第1内部节点与所述第2电源之间的 第4开关元件和第5开关元件,所述第4开关元件在所述第2输入信号 为所述第1值及所述第2值时分别截止/导通,
另外,还具有连接在所述第1电源与第3内部节点之间的将所述第 1内部节点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件、输入所述 第1将第2输入信号而输出端与所述第7开关元件的控制端子连接并在 所述第1将第2输入信号都为第2值使所述第7开关元件导通的第2逻 辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的第8开关元 件和第9开关元件,所述第8开关元件在所述第1输入信号为第1值及 第2值使分别导通/截止,
另外,还具有串联连接在所述第2内部节点与所述第1电源之间的 第10开关元件和第11开关元件,所述第10开关元件在所述第1输 入信号为所述第1值及第2值时分别导通/截止,
另外,还具有连接在所述第2电源与所述第3内部节点之间的及所 述第2内部节点与控制端子连接的第12开关元件,
和所述第3内部节点与输入端连接并根据所述第3内部节点电位与 阈值的大小决定输出逻辑值的反相电路,
所述第1逻辑电路的输出端与所述第9开关元件和第11开关元件 的控制端子连接,
所述第2逻辑电路的输出端与所述第3开关元件和第5开关元件的 控制端子连接。
33.一种时钟控制电路,其特征在于:
具有输入将输入时钟从一端输入而折返的第1时钟传输路径的往路 上的某一位置和与所述往路的所述位置对应的返路的位置的2个时钟并 输出与将这2个时钟的时间差均等地2等分的时间对应的延迟时间的信 号的第1时间平均化电路,
从一端输入从所述第1时间平均化电路输出的时钟而折返的第2时 钟传输路径,
和输入所述第2时钟传输路径的往路上的某一位置和与所述往路的 所述位置对应的返路的位置的2个时钟并输出与将这2个时钟的时间差 均等地分割的时间对应的延迟时间的信号的第2时间平均化电路。
34.根据权利要求33所述的时钟控制电路,其特征在于:具有将所 述第1及第2时间平均化电路的输出信号分别倍增而输出的第1及第2 倍增电路。
35.根据权利要求34所述的时钟控制电路,其特征在于:具有输 入所述第1时钟传输路径的往路和返路的各2点的时钟对并输出与将该 时钟对的时间差均等地2等分的时间对应的延迟时间的信号的多个第1 时间平均化电路;
和输入所述第2时钟传输路径的往路和返路的各2点的时钟对并输 出与将该时钟对的时间差均等地2等分的时间对应的延迟时间的信号的 多个第2时间平均化电路,所述第1及第2时间平均化电路的输出信号 的输出端或线排列为网格状。
36.根据权利要求33-35中任一项所述的时钟控制电路,其特 征在于:所述时间平均化电路对于输入所述2个时钟的第1及第2 输入端,以将与降低地分割所述2个时钟的时间差的时间相当的延 迟时间与同时输入所述2个时钟中迁移快的时钟时输出信号输出之 前的延迟时间相加后的延迟时间而输出输出信号。
37.根据权利要求33-35中任一项所述的时钟控制电路,其特征在 于:所述时间平均化电路采用根据输入的所述2个时钟中迁移快的时钟 对内部节点进行充电或放电然后根据比所述时钟迁移慢的其他时钟和所 述1个时钟对所述内部节点进行充电或放电的结构,所述内部节点与输 入端连接,具有在所述内部节点电压超过阈值电压时或低于阈值电压时 改变输出逻辑值的缓冲电路。
38.根据权利要求33-35中任一项所述的时钟控制电路,其特征在 于:所述时间平均化电路具有并联连接在第1电源与内部节点之间的并 在第1输入信号和第2输入信号分别为第1值时导通而为第2值截止的 第1及第2开关元件,
连接在所述内部节点与第2电源间的输入所述第1输入信号和所述 第2输入信号并在它们为所述第2值时成为导通状态的第3开关元件,
和连接在所述内部节点与第2电源之间的电容,
和根据所述内部节点的电位和阈值的大小决定输出逻辑值的缓冲电 路。
39.根据权利要求33-35中任一项所述的时钟控制电路,其特征在 于:所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
40.根据权利要求39所述的时钟控制电路,其特征在于:所述第1 输入信号输入控制端子的开关元件与所述第1电源连接,所述第2输入 信号输入控制端子的开关元件与所述第2电源连接,成为所述第1及第 2输入信号的负载的开关元件的个数相同。
41.根据权利要求33-35中任一项所述的时钟控制电路,其特征在 于:所述时间平均化电路具有连接在第1电源与第1内部节点之间的第 1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
另外,还具有根据所述第1及第2输入信号分别控制由所述第3开 关元件与所述第5开关元件构成的第1开关元件对和由所述第9开关元 件与所述第11开关元件构成的第2开关元件对的导通/截止的电路单 元。
42.根据权利要求33-35中任一项所述的时钟控制电路,其特征在 于:所述时间平均化电路具有连接在第1电源与第1内部节点之间的第 1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
和从所述反相电路的输出端输出所述输出信号,同时,生成所述输 出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所述第5 开关元件、所述第9开关元件和所述第11开关元件的控制端子共同连 接。
43.根据权利要求33-35中任一项所述的时钟控制电路,其特征在 于:所述时间平均化电路具有连接在第1电源与第1内部节点之间的第 1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的第2开关元件及 第3开关元件,所述第2开关元件在所述第1输入信号为所述第1值及 第2值时分别截止/导通,
另外,还具有串联连接在所述第1内部节点与所述第2电源之间的 第4开关元件和第5开关元件,所述第4开关元件在所述第2输入信号 为所述第1值及所述第2值时分别截止/导通,
另外,还具有连接在所述第1电源与第3内部节点之间的将所述第 1内部节点与控制端子连接的第6开关元件,
和连接在第2电源与第2内部节点之间的第7开关元件、输入所述 第1将第2输入信号而输出端与所述第7开关元件的控制端子连接并在 所述第1将第2输入信号都为第2值使所述第7开关元件导通的第2逻 辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的第8开关元 件和第9开关元件,所述第8开关元件在所述第1输入信号为第1值及 第2值使分别导通/截止,
另外,还具有串联连接在所述第2内部节点与所述第1电源之间的 第10开关元件和第11开关元件,所述第10开关元件在所述第1输 入信号为所述第1值及第2值时分别导通/截止,
另外,还具有连接在所述第2电源与所述第3内部节点之间的及所 述第2内部节点与控制端子连接的第12开关元件,
和所述第3内部节点与输入端连接并根据所述第3内部节点电位与 阈值的大小决定输出逻辑值的反相电路,
所述第1逻辑电路的输出端与所述第9开关元件和第11开关元件 的控制端子连接,
所述第2逻辑电路的输出端与所述第3开关元件和第5开关元件的 控制端子连接。
44.一种半导体集成电路装置,其特征在于:
具有时钟控制电路,向需要时钟供给的利用时钟的电路供给从所述 时钟控制电路输出的时钟,所述时钟控制电路具有将输入时钟从一端输 入而折返的时钟传输路径的往路上的第1位置和与所述往路的所述第1 位置对应的返路上的第2位置的时钟作为输入而输出与均等地2等分这 2个时钟的时间差的时间对应的延迟时间的信号的时间平均化电路,
所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
45.一种时间差平均化电路,是输出与将第1输入信号与第2输入 信号间的时间差求平均的延迟相当的信号的时间差平均化电路,其特征 在于:
具有插入在第1电源与内部节点之间的第1输入信号输入控制端子 并在所述第1输入信号为第1值时截止的多个第1开关元件,
和插入在所述内部节点与第2电源之间的第1输入信号输入控制端 子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
串联连接在所述内部节点与所述第2电源之间的所述第1输入信号 输入控制端子并在所述第1输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件,
和根据所述内部节点的电位与阈值的大小决定输出逻辑值的反相电 路;
所述第1输入信号输入控制端子的开关元件与所述第1电源连接, 所述第2输入信号输入控制端子的开关元件与所述第2电源连接,成为 所述第1及第2输入信号的负载的开关元件的个数相同。
46.一种时间差平均化电路,是输出与将第1输入信号与第2输入 信号间的时间差求平均的延迟相当的信号的时间差平均化电路,其特征 在于:
具有(a)连接在第1电源与第1内部节点之间的第1开关元件,
(b)输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元 件导通的第1逻辑电路,
(a)串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件 和在输出信号的值为所述第1值及所述第2值时分别导通/截止 的第3开关元件,
(b)串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4 开关元件和在输出信号的值为所述第1值及第2值时分别导通/ 截止的第5开关元件,
(c)连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
(d)连接在第2电源与第2内部节点之间的第7开关元件,
(e)输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述 第7开关元件导通的第2逻辑电路,
(f)串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关 元件和在输出信号的值为所述第1值及所述第2值时分别截止/ 导通的第9开关元件,
(g)串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第1 0开关元件和在所述输出信号的值为所述第1值及所述第2值时 分别截止/导通的第11开关元件,
(h)连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
(i)和将所述第3内部节点与输入端连接并根据所述第3内部节点的 电位和阈值的大小决定输出逻辑值的反相电路;
(j)另外,还具有根据所述第1及第2输入信号分别控制由所述第3 开关元件与所述第5开关元件构成的第1开关元件对和由所述第 9开关元件与所述第11开关元件构成的第2开关元件对的导通 /截止的电路单元。
47.一种时间差平均化电路,是输出与将第1输入信号与第2输入 信号间的时间差求平均的延迟相当的信号的时间差平均化电路,其特征 在于:
具有(a)连接在第1电源与第1内部节点之间的第1开关元件,
(b)输入第1及第2输入信号而输出与所述第1开关元件的控制端 子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件 导通的第1逻辑电路,
(c)串联连接在所述第1内部节点与第2电源之间的并在所述第1 输入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在 输出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关 元件,
(d)串联连接在所述第1内部节点与所述第2电源之间的并在所述 第2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关 元件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5 开关元件;
(e)连接在所述第1电源与第3内部节点之间的并将所述第1内部 节点与控制端子连接的第6开关元件
(f)连接在第2电源与第2内部节点之间的第7开关元件,
(g)输入所述第1及第2输入信号而输出端与所述第7开关元件的 控制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7 开关元件导通的第2逻辑电路,
(h)串联连接在所述第2内部节点与所述第1电源之间的并在所述 第1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件 和在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9 开关元件,
(i)串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信 号为所述第1值及所述第2值时分别导通/截止的第10开关元件和在 所述输出信号的值为所述第1值及所述第2值时分别截止/导通的第1 1开关元件,
(j)连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
(k)和将所述第3内部节点与输入端连接并根据所述第3内部节点的 电位和阈值的大小决定输出逻辑值的反相电路;
(l)从所述反相电路的输出端输出所述输出信号,同时,生成所述输 出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所 述第5开关元件、所述第9开关元件和所述第11开关元件的控 制端子共同连接。
48.一种时间差平均化电路,
(a)是输出与将第1输入信号与第2输入信号间的时间差求平均的 延迟相当的信号的时间差平均化电路,其特征在于:
具有(aa)连接在第1电源与第1内部节点之间的第1开关元件,
(ab)输入第1及第2输入信号而输出与所述第1开关元件的控制端 子连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件 导通的第1逻辑电路,
(ac)串联连接在所述第1内部节点与第2电源之间的第2开关元件 及第3开关元件,所述第2开关元件在所述第1输入信号为所述第1值 及第2值时分别截止/导通,
(ad)另外,还具有串联连接在所述第1内部节点与所述第2电源之 间的第4开关元件和第5开关元件,所述第4开关元件在所述第2输入 信号为所述第1值及所述第2值时分别截止/导通,
(ae)另外,还具有连接在所述第1电源与第3内部节点之间的将所 述第1内部节点与控制端子连接的第6开关元件,
(af)连接在第2电源与第2内部节点之间的第7开关元件,
(ag)输入所述第1将第2输入信号而输出端与所述第7开关元件的 控制端子连接并在所述第1及第2输入信号都为第2值使所述第7开关 元件导通的第2逻辑电路,
(ah)串联连接在所述第2内部节点与所述第1电源之间的第8开关 元件和第9开关元件,所述第8开关元件在所述第1输入信号为第1值 及第2值时分别导通/截止,
(ai)另外,还具有串联连接在所述第2内部节点与所述第1电源之 间的第10开关元件和第11开关元件,所述第10开关元件在所述第 1输入信号为所述第1值及第2值时分别导通/截止,
(aj)另外,还具有连接在所述第2电源与所述第3内部节点之间的 及所述第2内部节点与控制端子连接的第12开关元件,
(ak)和所述第3内部节点与输入端连接并根据所述第3内部节点电 位与阈值的大小决定输出逻辑值的反相电路,
(al)所述第1逻辑电路的输出端与所述第9开关元件和第11开关 元件的控制端子连接,
(am)所述第2逻辑电路的输出端与所述第3开关元件和第5开关元 件的控制端子连接。
49.一种时钟控制方法,其特征在于:
分别将输入时钟从一端输入而折返的时钟传输路径的往路上的某一 第1位置和与所述往路的所述位置对应的返路的第2位置的2个时钟分 别分频,输出相位相互不同的多相的2组分频时钟(A1...A4;B1...B4), 对于将所述2组的分频时钟,利用输入从第1、第2组选择的对应的相 位的一对分频时钟的时间平均化电路,输出与将这一对分频时钟(A1、 B1;...;A4,B4)的时间差平均化或均等地2等分的时间对应的延迟时间的 信号(L1-L4),并将所述多个时间平均化电路的信号合成为1个信号而 输出。
50.一种时钟控制电路,其特征在于,
是包含以下(a)、(b)组合的时钟控制电路;
(a)具有向第1、第2分支往路分支的至少一个分支,在由分支隔 离侧折返,并且,沿分别的第2、第1分支往路反平行配设的 第1、第2分支返路的时钟传输路径,
(b)具有由所述第1或第2路径的分支往路上的第1或第2位置, 和对应所述分支往路的所述第1或第2位置的所述第2或第1 路径的分支返路的第2或第1位置,分别输入时钟,至少输出 一个与将这些时钟的时间差均等地分割的时间对应的延迟时间 的信号的时间差平均电路。
51.根据权利要求50所述的时钟控制电路,其特征在于,
具有多个所述时间差平均化电路。
52.根据权利要求50所述的时钟控制电路,其特征在于,
具有多个所述(a)、(b)组合。
53.一种时钟控制电路,其特征在于:
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1 位置和与所述往路的所述第1位置对应的返路上的第2位置的时钟作为 输入而输出与均等地2等分这2个时钟的时间差的时间对应的延迟时间 的信号的时间平均化电路,
所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
54.一种时钟控制电路,其特征在于:
(a)具有将输入时钟从一端输入并折返的传输路径,分支为第1、第 2路径的往路后在与所述一端相对的另一端侧折返,所述折返的第1、 第2路径的返路分别沿所述第2、第1的路径的往路配置的时钟传输路 径,
(b)具有输入所述第1路径的往路上的第1位置和与所述往路的所 述第1位置对应的所述第2路径的返路的第2位置的时钟而输出与将这 些时钟的时间差均等地2等分的时间对应的延迟时间的信号的时间平均 化电路;
所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
55.一种时钟控制电路,其特征在于:
具有将输入时钟分频的分频电路、将从一端输入由所述分频电路分 频后的时钟而折返的时钟传输路径的往路上的第1位置和由所述往路的 所述第1位置对应的返路的第2位置的时钟作为输入而输出与将这些时 钟的时间差均等地2等分的时间对应的延迟时间的信号的时间平均化电 路,
所述时间平均化电路具有串联连接在第1电源与内部节点之间的第 1输入信号输入控制端子并在所述第1输入信号为第1值时截止的多个 第1开关元件,
和串联连接在所述内部节点与第2电源之间的第1输入信号输入控 制端子并在所述第1输入信号为第1值时导通的多个第2开关元件,
和串联连接在所述第1电源与所述内部节点之间的所述第1输入信 号输入控制端子并在所述第1输入信号为第1值时截止的第3开关元件 和第2输入信号输入控制端子并在所述第2输入信号为第1值时截止的 第4开关元件,
和串联连接在所述内部节点与所述第2电源之间的所述第1输入信 号输入控制端子并在所述第输入信号为第1值时导通的第5开关元件和 所述第2输入信号输入控制端子并在所述第2输入信号为第1值时导通 的第6开关元件;
以及根据所述内部节点的电位和阈值的大小决定输出逻辑值的反相 电路。
56.一种时钟控制电路,其特征在于:
具有将输入时钟从一端输入而折返的时钟传输路径的往路上的第1 位置和与所述往路的所述第1位置对应的返路上的第2位置的时钟作为 输入而输出与均等地2等分这2个时钟的时间差的时间对应的延迟时间 的信号的时间平均化电路,
所述时间平均化电路具有连接在第1电源与第1内部节点之间的第 1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第1 0开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
和从所述反相电路的输出端输出所述输出信号,同时,生成所述输 出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所述第5 开关元件、所述第9开关元件和所述第1 1开关元件的控制端子共同连 接。
57.一种时钟控制电路,其特征在于:
(a)具有将输入时钟从一端输入并折返的传输路径,分支为第1、第 2路径的往路后在与所述一端相对的另一端侧折返,所述折返的第1、 第2路径的返路分别沿所述第2、第1的路径的往路配置的时钟传输路 径,
(b)具有输入所述第1路径的往路上的第1位置和与所述往路的所 述第1位置对应的所述第2路径的返路的第2位置的时钟而输出与将这 些时钟的时间差均等地2等分的时间对应的延迟时间的信号的时间平均 化电路;
所述时间平均化电路具有连接在第1电源与第1内部节点之间的第 1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
和从所述反相电路的输出端输出所述输出信号,同时,生成所述输 出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所述第5 开关元件、所述第9开关元件和所述第11开关元件的控制端子共同连 接。
58.一种时钟控制电路,其特征在于:
具有将输入时钟分频的分频电路、将从一端输入由所述分频电路分 频后的时钟而折返的时钟传输路径的往路上的第1位置和由所述往路的 所述第1位置对应的返路的第2位置的时钟作为输入而输出与将这些时 钟的时间差均等地2等分的时间对应的延迟时间的信号的时间平均化电 路,
所述时间平均化电路具有连接在第1电源与第1内部节点之间的第 1开关元件,
和输入第1及第2输入信号而输出与所述第1开关元件的控制端子 连接并在所述第1及第2输入信号都为第1值时使所述第1开关元件导 通的第1逻辑电路,
和串联连接在所述第1内部节点与第2电源之间的并在所述第1输 入信号为所述第1值及第2值时分别截止/导通的第2开关元件和在输 出信号的值为所述第1值及所述第2值时分别导通/截止的第3开关元 件,
和串联连接在所述第1内部节点与所述第2电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别截止/导通的第4开关元 件和在输出信号的值为所述第1值及第2值时分别导通/截止的第5开 关元件,
和连接在所述第1电源与第3内部节点之间的并将所述第1内部节 点与控制端子连接的第6开关元件,
连接在第2电源与第2内部节点之间的第7开关元件,
和输入所述第1及第2输入信号而输出端与所述第7开关元件的控 制端子连接的并在所述第1及第2输入信号都为第2值时使所述第7开 关元件导通的第2逻辑电路,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 1输入信号为所述第1值及第2值时分别导通/截止的第8开关元件和 在输出信号的值为所述第1值及所述第2值时分别截止/导通的第9开 关元件,
和串联连接在所述第2内部节点与所述第1电源之间的并在所述第 2输入信号为所述第1值及所述第2值时分别导通/截止的第10开关 元件和在所述输出信号的值为所述第1值及所述第2值时分别截止/导 通的第11开关元件,
和连接在所述第2电源与所述第3内部节点之间的将所述第2内部 节点与控制端子连接的第12开关元件,
和将所述第3内部节点与输入端连接并根据所述第3内部节点的电 位和阈值的大小决定输出逻辑值的反相电路;
和从所述反相电路的输出端输出所述输出信号,同时,生成所述输 出信号的正相信号的缓冲电路的输出端与所述第3开关元件、所述第5 开关元件、所述第9开关元件和所述第11开关元件的控制端子共同连 接。
本发明涉及时钟控制电路和方法,尤其涉及适合于在具有与系统时 钟同步的电路的半导体集成电路的时钟供给电路中使用的时钟控制电路 和方法。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
可提高分类效能的物体影像检测方法与装置 | 2020-11-11 | 0 |
循环肿瘤细胞鉴定试剂盒和方法 | 2021-03-17 | 6 |
低信噪比下基于复杂度特征的调制信号识别方法 | 2020-09-14 | 3 |
具有传送光检测级的反向光截止装置及利用所述装置检测传送光的方法 | 2021-08-13 | 1 |
同时检测大鼠五种病原体的引物组、试剂盒及多重免疫荧光分析方法 | 2020-07-28 | 1 |
一种检测沙门氏菌、志贺氏菌和金黄色葡萄球菌的方法 | 2021-05-12 | 1 |
无引线心脏起搏器和系统 | 2022-09-29 | 5 |
基于信息熵的图像质量评价方法 | 2021-06-26 | 1 |
通过空间谐波的多重截断而优化计算效率 | 2021-08-14 | 6 |
多重防伪商标 | 2021-06-22 | 4 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。