在过去三十年里，光刻技术以大约每两到三年为一代的速度向前 发展并持续减小前沿半导体器件的最小特征尺寸，每出现新的一代就 使最小特征尺寸大约减小为70％。然而，由于特征尺寸已经降低到 纳米级，因此现有的光刻技术面临非常重大的挑战。从大量有利点中 已经探索出新的光刻技术解决方案，包括曝光工具、掩模、抗蚀剂和 所有相关的工艺步骤。例如，已经利用压印光刻技术(imprinting lithography)制造高速并具有扩大到生产水平的能力的纳米级器件和 电路。
然而，业界还不能解决由于模和聚合物抗蚀剂在压印光刻过程中 的相互作用而引起的产量和缺陷问题。而且使用顺序(非并行)光束 定向或笔式(pen-based)光刻技术不能扩大到大规模制造。
因此，需要一种提供可靠性和实用性同时保持高速和可按比例缩 放(scalability)的新的纳米级的制造方法。本发明满足这些和其它需 要同时克服了现有工艺的缺陷。

说明一种新的纳米级制造方法(技术)，其包括用于通过使用电 掩模在电可配置抗蚀剂上制造纳米级图案的纳米级电子光刻(NEL) 工艺。NEL方法使高速和可按比例缩放的自顶向下的工程技术的优 点与高分辨率的自底向上的自组装工艺相结合从而创造了用于一般 应用的实用、可靠以及耐用的纳米制造技术。
本发明可以充分利用这样的概念：对于特定的衬底表面，可以将 电可配置抗蚀剂设计成具有化学或物理的亲合力。特别地，当使抗蚀 剂与适当的衬底表面接触时，可以使在热力学上有利的设置最优化以 产生密集封装的抗蚀剂层，例如分子单层。存在各种可以利用的电可 配置抗蚀剂。
例如，可以利用的抗蚀剂可以是自组装分子层、聚合物、单体、 低聚物以及无机材料，其特性随足够电场的施加而改变。在一个实施 例中，抗蚀剂层可以包括具有端基的自组装分子层/衬底组合，其例 如包括但不限于硫醇/金(Au)、硅烷/硅化物(即，SiO2)、碳酰基/ 钛(Ti)和胺/铂(Pt)。作为自组装单层(SAM)产生的膜特别适合 于电子束光刻(EBL)和基于被称为AFM/STM技术的原子力显微镜 (AFM)或扫描隧道显微镜(STM)的技术，其可以获得1纳米(1 nm)的分辨率。然而，由于它们的低速和顺序的性质，这些工序并 不是合适的大批量生产的解决方案。
此外，可以利用具有电可配置特性的聚合物、单体、低聚物等形 成用于NEL的抗蚀剂层。在NEL工艺过程中，通过从掩模的图案施 加的电场，可以使单体和低聚物交联或者可以使聚合物中的链接断 开。在电配置区域，在后曝光显影工艺中将改变抗蚀剂层在溶剂中的 溶解性，并因此可以将图案转移到抗蚀剂上。通过电化学技术可以使 单体和低聚物交联，例如包括但不限于吡咯。当施加电场时，也可以 改变聚合物中的掺杂剂浓度，掺杂剂浓度的变化也可以引起聚合物在 溶剂中的溶解性的变化。
抗蚀剂也可以包括许多无机材料。可以在NEL工艺期间由掩模 上的图案产生的电场引起的相位变化来产生图案。相位变化可以是非 晶态-结晶态-相位变化、电偶极子力矩变化、磁动量变化、液晶相位 变化、相位分离以及化学成分变化。
应该理解的是抗蚀剂材料的特性响应于充分的电场曝光(electric field exposure)，例如足以改变抗蚀剂层中的分子连接(molecular link)、键、相位或其任意组合的曝光。因此NEL发明的优选实施例 可以利用用于抗蚀剂的材料，它选自主要由其特性随着充分暴露在电 场下而改变的自组装分子、聚合物、单体、低聚物和无机材料所组成 的抗蚀剂材料组。
通过利用平行排列的探针，蘸笔式(Dip-pen)纳米光刻(DPN) 具有提高基于AFM光刻速度的潜力。然而，该技术的速度和分辨率 受以下因素限制：(1)尖端的直径、(2)透镜的宽度、(3)每个探针 底部的最小尺寸(即1μm)、以及(4)对可以实际支撑并维持的探针 数量的物理限制。已经使用EBL和AFM探针以在自组装分子单层上 使用电化学反应产生纳米级图案。本发明提供一种技术，其克服了这 些技术中的许多缺陷，包括按比例缩放的问题。
此处所述的NEL技术提供一种具有许多好处的新的纳米制造概 念。该技术可以用于例如由掩模上的电极特征尺寸限定的超高分辨率 的光刻，其可以展现出1nm或以下量级的单分子分辨率。NEL是可 以促进高速、低成本、扩大(大规模生产)能力的并行光刻工艺。至 少部分由于抗蚀剂、不反应的掩模以及电化学反应的离散特性，因此 NEL可以提供可靠和低缺陷的工艺。该方法的具体实施例利用沟槽 侧壁上的再生长层以制造1nm或以下的掩模。描述一种动态掩模实 施例，其可以用来产生由计算机辅助工程(CAD)应用软件控制的任 意图案，从而极大地增加了可以编排到单个掩模中的图案的数量，基 本上消除了制造昂贵掩模的需要。此外，通过检测形成在衬底和掩模 上的电极之间的电容量，可以现场检测对准状态，以将对准精度提高 到最小图案尺寸的几分之一。
NEL可以提供能够广泛应用到纳米制造和工业生产中的一般的 制造技术。举例而非限制，NEL方法适用于计算、电信、光电技术、 生物技术、医药、能源以及其它需要制造具有纳米范围内的极小特征 尺寸的器件的应用中。
本发明可以用多种方式体现，包括但不限于以下内容。
可以将本发明的一个实施例描述为光刻制造的方法，包括：(a) 形成导电掩模图案；(b)形成在埋入的导电层上具有电可配置(即可 变的)层的衬底；(c)对电可配置层进行构图以响应施加在掩模图案 的导电部分和导电层之间的电场而改变其特性；以及(d)基于通过 所施加的电场进行构图所产生的图案，对衬底进行选择性处理。在优 选实施例中，衬底的处理包括其中通过适当的基于溶剂的工艺除去电 可变层中随着暴露在电场下而变得更可溶的部分的工艺。
可以将本发明的实施例描述为光刻制造的方法，包括：(a)形成 导电掩模；(b)形成在埋入的导电层上具有电可配置抗蚀剂层(例如， 自组装的)的衬底；(c)在衬底的抗蚀剂层上设置导电掩模；(d)在 导电掩模和衬底的导电层之间施加电场以改变抗蚀剂；(e)将导电掩 模与衬底分离；以及(f)响应选择性地暴露在电场中的掩模图案， 选择性地除去抗蚀剂。优选将设置期间的确定对准设置为包括当掩模 和衬底达到充分接近时检测电容变化的对准技术的组合。
抗蚀剂层可以包括自组装分子层和埋入的导体层的组合，其选自 主要由硫醇/金、硅烷/二氧化硅、碳酰基/钛、胺/铂组成的抗蚀剂基团 (resist group)/衬底组合的组。应该理解的是可以为抗蚀剂选择其它 材料，包括聚合物、单体、低聚物以及无机物材料等，其特性已经随 着暴露在电场下而改变并且将受后续工艺影响。在优选实施例中，优 选将抗蚀剂材料选择成其溶解性随电场而改变同时其提供与导电层 兼容的高分辨率构图。
导电掩模包括电极、电极表面上的绝缘体以及多个从电极延伸或 连接到电极的导电区域。导电掩模可以这样构成：(a)在导电衬底上 形成导电图案；以及(b)在导电衬底上或在导电衬底和导电图案的 组合上形成绝缘层。典型地，接着抛光该绝缘层以暴露出导电图案， 并且使衬底表面平坦。该技术可以应用于特征尺寸大约等于或小于 10纳米(10nm)的掩模图案。更高分辨率的掩模(即，等于或甚至 小于1纳米，1nm)可以这样形成：(a)在导电衬底上形成导电图案； (b)在导电图案上沉积具有至少两种不同金属的多层晶格；(c)除 去多层晶格的表面部分；以及(d)在其中对不同金属进行有差别的 改变(即，不同的改变)的选择性工艺中，处理多层的表面。例如， 表面处理优选包括氧化工艺，其对氧化哪一种金属是有选择性的。
将电场施加到抗蚀剂层以从结构上改变该材料，从而增加或者减 小抗蚀剂层的“曝光”部分(暴露在所施加的电场下)对于去除工艺 的溶解性，所述去除工艺用于选择性地除去抗蚀剂层的被曝光的部 分。典型地，通过使用常规的基于溶剂的去除工艺或类似的工艺，可 以在不同程度上容易地除去抗蚀剂层的曝光部分。例如，分子抗蚀剂 层具有连接分子的横向键，使其在暴露在电场下的部分中裂开，以增 加对于溶剂去除的溶解性。
可以进一步处理衬底以允许将所产生的抗蚀剂层图案转移到其 它衬底的表面材料上。
可以将导电掩模、或衬底的导电层、或两者的组合分为独立可寻 址的导电区域，其中在独立可寻址的导电区域之间的区域中响应电场 曝光以制造想要的图案。可以将导电区域分为独立可寻址的导电行和 列，以便随着在所选择的行与列之间施加电场而进行构图。
在本发明的另一方案中，响应导电掩模和衬底中的电极层之间的 电容变化而检测掩模与衬底在非常接近时的对准(定位)。
可以将本发明的实施例描述为光刻制造的方法，包括：(a)形成 导电掩模；(b)形成在埋入的导电层上具有响应电场的抗蚀剂层的衬 底；(c)将导电掩模设置在衬底的抗蚀剂层上；(d)在导电掩模和衬 底的埋入导电层之间施加电场以改变抗蚀剂(其暴露在电场下)暴露 在溶液中时的溶解性；(e)将导电掩模与衬底分离；以及(f)响应 选择性地暴露在电场中的掩模图案，利用溶剂选择性除去抗蚀剂；以 及(g)将抗蚀剂层的图案转移到其它材料上以对其进行构图。
如在其它实施例中那样，施加电场的导电部分可以分为独立寻址 的部分，例如定向在第一方向上的行和定向在第二横向方向上的列， 允许响应行列寻址制造任意图案，而不需要制造新的掩模。用于抗蚀 剂层的材料可以包括自组装分子层、聚合物、单体、低聚物和无机材 料等，其溶解性随着暴露在电场下而改变。
本发明的实施例提供许多有利的方案，其可以单独实施或者以任 意希望的组合进行实施。发明性的方案包括，但不一定限于以下方面。
本发明的一个方案是可以应用于在大面积上进行纳米级光刻的 并行工艺。
本发明的另一个方案是利用临时设置在材料、衬底等上的嵌入导 电区域上的抗蚀剂层上的电掩模的纳米级光刻工艺。
本发明的另一个方案是可以扩大大规模生产水平的快速纳米级 光刻工艺。
本发明的另一个方案是利用SAM膜与电掩模相互作用的特性的 纳米级光刻工艺。
本发明的另一个方案是利用抗蚀剂层的纳米级光刻工艺，该抗蚀 剂层选自其特性(例如溶解性)对电场作出响应的聚合物、单体、低 聚物和/或无机材料的组。
本发明的另一个方案是与使用扫描探针获得的纳米级产品相比 可以更快速且更便宜地制造纳米级产品的纳米级光刻工艺。
本发明的另一个方案是利用可以用常规光刻方法制造的掩模的 纳米级光刻工艺。
本发明的另一个方案是可以用于产生亚十纳米图案(≤10nm)， 并且优选提供直到大约1纳米或以下(≤1nm)的单分子分辨率的纳 米级光刻工艺。
本发明的另一个方案是展示出低缺陷密度的纳米级光刻工艺。
本发明的另一个方案是可以使用动态掩模进行配置的纳米级光 刻工艺，其允许在加工点上产生任意希望的光刻图案，其中除去制造 单个掩模的费用。
本发明的另一个方案是可以广泛应用于为包括计算、电信、光电 技术、生物技术、医药、能源以及其它需要纳米几何形状和生产水平 或接近生产水平、产量的领域在内的各种产业制造各种电路和结构的 纳米级光刻工艺。
本发明的其它方案将在本说明书的下面部分中提出，其中详细的 说明是为了充分公开本发明的优选实施例，而不是对其进行限制。
附图说明
通过参考下面仅以示例性为目的的附图，将更全面地理解本发 明：
图1A-1C是根据本发明实施例的纳米级电化学光刻(NEL)工艺 的截面图，其示出光刻工艺过程中的三个步骤；
图2A-2C是根据本发明实施例的纳米级电化学光刻(NEL)掩模 制造工艺的截面图；
图3A-3C是根据本发明实施例制造亚纳米掩模工艺的截面图；
图4是使用根据本发明一个方案的动态网格掩模制造随选 (on-demand)的任意图案的顶视图；
图5是利用任意图案(在制造时选择)进行构图的表面的透视图， 可以使用根据本发明的一个方案的纳米级电化学光刻(NEL)来产生 所述任意图案；
图6是执行根据本发明实施例的纳米级电子光刻的方法的流程 图；
图7是执行根据本发明实施例的纳米级电子光刻的方法的流程 图，其说明了构图的详细方案；
图8是执行根据本发明实施例的纳米级电子光刻的方法的流程 图，其说明了最终衬底图案转移到另一种材料上。

更明确地参考以示例性为目的的附图，在图1到图8中一般显示的装置 中实施本发明。应该理解的是关于具体的步骤和顺序，方法可以改变，但 并没有脱离在此公开的基本原理。
本发明提供一种新的纳米制造技术，在此被称为纳米级电子光刻 (NEL)。该NEL技术是使用在掩模和埋入的导电层之间产生的电场而不 是使用扫描束或探针来对电刻配置抗蚀剂进行构图。不像扫描技术，基本 的NEL工艺简单易懂，其向作为二维阵列的层提供同时并行处理。
图1A-1C举例说明具有分层衬底12和导电掩模14的NEL技术的实施 例10。分层衬底12包括响应电场的抗蚀剂层16，其位于衬底20上的电极 层18之上。
导电掩模14的表面包括形成光刻图案的导电和绝缘部分的组合。将导 电掩模14制造为具有至少一个导电电极和多个从该电极延伸或连接到该电 极的导电区域的材料。所示的掩模14具有配置有延伸部分24的导电衬底 元件22，所述延伸部分24优选沉积在导电衬底元件22上。或者，导电延 伸部分24可以从另外的不导电衬底上的电极层延伸。可以通过任何方便的 添加法或消去法来产生延伸导电部分。掩模12上的延伸导电金属图案24 由绝缘材料26分开。在一个实施例中，通过以下过程形成掩模：将导电材 料(即，铂)添加到导电衬底中，接着产生绝缘层，然后回抛光(polish back) 该绝缘体以暴露出导电部分并使表面平坦。根据所希望的应用配置电极22 以及电极18的导电图案。例如，尽管电极18在本实施例中被描述为平面 的导电层，它可以根据任何想得到的形状或用多个导体来构成。
图1B示出掩模14被设置成与分层衬底12的抗蚀剂层16接触并正确 对准，为对抗蚀剂层进行构图做准备。优选地，根据所希望的压力水平， 将导电掩模压在分层衬底上。例如，可以施加小的流体静力学气压(＜10psi)， 使掩模和抗蚀剂达到充分的最接近接触，以使抗蚀剂层在所施加的电场中 充分“曝光”。
电场V施加在埋入的导体(电极)18和电极22之间。在掩模和衬底之 间的具有引力的电力确保掩模和抗蚀剂层之间的适当电接触。所施加的电 场改变抗蚀剂材料的一部分在后续的去除工艺中的溶解性。优选地，电场 “曝光”显著增加了溶剂(显影液)中的去除溶解性。然而，应该理解的 是取决于应用，通过选择抗蚀剂和去除工艺的其它组合，可以利用“曝光” 产生降低的对去除的溶解性。一般地，因为连接位于电极之间的抗蚀剂层 的分子的横向键由于电化学反应裂开(或在光刻术语中“被曝光”)，而覆 盖表面剩余部分的分子保持不变，所以曝光增加了对去除的溶解性，。可以 看出抗蚀剂16的部分16’随着电场“曝光”已经改变了对去除的溶解性。
然而，还应该理解的是本方法提供的“曝光”可以次优选地用于改变除 化学去除的可溶性之外的它特性，例如，对其它形式去除的敏感度，结合 能力、扩散能力等，其可以适合用于选择的应用中。
图1C示出已经除去掩模14并且已经从分层衬底12选择性地除去抗蚀 剂层16的暴露在电场下的部分之后的分层衬底12，其中例如通过使用溶剂 清洗工艺或其它对由电场引起的抗蚀剂层16的变化有选择性的去除工艺来 除去抗蚀剂层16的暴露在电场下的部分。示出被构图的衬底12，抗蚀剂材 料层16的部分28已经被除去。在次优选实施例中，可以利用不同的抗蚀 剂材料层和/或不同的溶剂，其中被除去的区域可以是那些没有暴露在电场 下的区域。
应该理解的是通过化学和/或物理方法可以进一步处理被构图的衬底 12，以将图案从抗蚀剂层转移到其它材料上。在这些构图工艺中，NEL保 持了扫描探针光刻的高分辨率优点，同时提供扩大并行制造工艺中的快速 制造。
图2A-2C举例说明如图1A所示或类似的掩模14的制造工艺。发明人 之前的纳米制造经验，尤其在压印光刻应用方面的经验，已经为本发明的 NEL工艺提供了工程基础。可以通过任何所希望的工艺，例如使用诸如EBL 和EUV(超紫外)光刻等常规光刻方法，限定NEL掩模上的电极的纳米级 金属图案。
图2A示出其上连接有金属掩模30的金属衬底22。可以使用柔性金属 膜作为掩模以便在掩模和抗蚀剂之间形成电接触。在图2A的实施例中，将 掩模14描述为由两个金属层形成。然而，应该理解的是可以将掩模形成为 单层金属或多层金属以产生掩模结构。掩模的导电部分可以由任意数量的 添加或除去工艺形成，所述工艺可以以足够的纳米分辨率产生从导电表面 的导电延伸(即突起)。
NEL工艺优选使用诸如铂(Pt)的贵金属作为电极和原子级平坦 (atomically flat)掩模，其可以在NEL工艺过程中防止掩模和分子之间发 生反应。因此，NEL不会受到与压印光刻所遇到的相同缺陷问题的影响。 在本发明的有利方面中，利用衬底和掩模上的电极的最接近特性来现场检 测掩模和衬底之间的物理关系(相对距离和/或偏移)。优选地，响应电容测 量的形式来检测物理关系，其中所测到的电容响应对准和距离因素而变化。 应该理解的是也可以次优选地依赖于掩模和衬底中的最接近导体的其它特 性，例如电感、场效应等，以检测对准和/或距离。应用本发明中的电容检 测可以使对准精度达到最小图案尺寸的几分之一。
为了最优实现本发明的NEL工艺，应该满足对掩模的三个关键要求： (1)纳米级导电图案应该能够实现电可变抗蚀剂的高分辨率潜力，(2)掩 模应该提供原子级平坦表面以确保促使电化学反应的良好接触，以及(3) 应该如此选择材料使得在掩模材料和抗蚀剂层之间不会产生直接的化学 键，从而防止缺陷的形成。应该认识到可以使用任何所希望的工艺，例如 像EUV或EBL这样的先进光刻方法，在抗蚀剂上形成纳米级导电图案。
使用标准提起(lift-off)或干法蚀刻工艺将纳米图案从抗蚀剂转移到金 属图案。诸如铂的贵金属是优选的，因为它们提供高水平的电导率，同时 不与抗蚀剂直接反应，其中确保掩模的可靠性和寿命。金属衬底提供与金 属图案的电连接，并且当施加压力时，其柔韧性允许掩模和抗蚀剂之间的 最接近接触。
图2B示出覆盖掩模14的导电部分22、30的绝缘层32。可以通过任意 所希望的工艺，例如通过形成或沉积在金属图案顶部的诸如的SiO2和Si3N4 的沉积物，形成绝缘。
图2C示出例如使用化学和/或机械抛光技术进行回抛光的掩模14的绝 缘体32。该步骤将使掩模平坦，暴露出金属图案，并使整个掩模平坦成为 原子级平坦表面。
由于先进的光刻工艺和相关的抛光工艺，预计制造这些掩模的成本将超 过一次性使用的掩模的成本。然而，该掩模可以提供相当长的寿命，在此 期间使用NEL工艺产生许多拷贝，其中保持低的NEL掩模的有效操作成 本。
应该理解的是也可以通过金属表面的直接阳极AFM氧化来产生掩模上 的亚10nm图案，但速度过慢而不能按比例增大到更大的掩模。为了进一步 减小掩模上的图案尺寸以便满足分子抗蚀剂的超高分辨率潜力，其低于光 刻技术的极限，我们已经发明了一种特殊技术来制造分辨率达到单分子水 平(＜1nm)的掩模。
图3A-3C举例说明具有非常高分辨率的掩模制造工艺的实施例34。图 3A示出在晶片上已经制造了垂直沟槽并且将具有至少两种不同金属(即铝 (Al)和铂(Pt))的多层金属晶格(这里被称为超晶格)沉积在沟槽的侧 壁上之后的图。如图所示的衬底22具有导电表面，其上形成导电电极30， 并且在其上沉积金属层36、38和40。在当前情况下，在超晶格内，所述层 包括Al层36、40以及Pt层38。图3B示出例如通过抛光，如使用化学-机 械抛光工艺，以除去晶片上的表面材料来除去顶部(表面)部分之后的掩 模。
图3C示出已经对表面进行选择性处理从而使两种(或更多)不同金属 以不同的方式改变或通过工艺发生不同程度的改变之后的掩模。例如在本 实施例中，从Al/Pt超晶格氧化顶部保留的垂直铝层以形成超高分辨率图案， 然而Pt没被氧化。该技术的优点是Pt导线的宽度和节距由Pt层的厚度精 确限定，其可以容易地获得达到低于大约1纳米(＜1nm)的单分子水平的 特征尺寸。该方法也预示着使用整个晶片上的沟槽进行大面积构图的可升 级的方式。
图4示出动态网格掩模42，制造该掩模是用于与NEL工艺一起使用来 制造任意图案，而不需要特别为每个想得到的图案制造新的掩模。应该注 意的是这里使用的“任意图案”并不意味着任何随机形式，而是表示在制 造时对该图案，或至少该图案的一部分，进行选择，而不需要为该图案制 造特定的掩模。根据该工艺，将施加电荷的上和/或下电极分为可独立寻址 的部分；例如，将抗蚀剂层下的衬底的导电层分为第一组可独立寻址的平 行导电带，并将掩模的电极层分为在方向上与第一组垂直的第二组可独立 寻址的平行导电带。以这种方式产生行和列，或任何其它想要的规则或不 规则的划分形式，以允许适合应用的选择性操作掩模。一旦将掩模适当地 设置在衬底上，就在上和下电极的所选部分之间施加电场以使抗蚀剂层的 期望部分暴露在电场下。
在该技术的一个实施例中，第一组平行线性电极44(带)在掩模上形 成上电极，并且定向在横向方向上(垂直于第一组电极)的第二组平行线 性电极46(带)例如在衬底上形成下电极，其中NEL抗蚀剂夹在上下电极 之间。如图4所示，这些上下电极形成行和列矩阵，其间设置受电场影响 的抗蚀剂层。如果选择性地在两个垂直电极(例如在电极A和2之间)之 间施加电压，在它们交点(A，2)处的抗蚀剂将暴露在电场下。应该理解 的是使用不同尺寸和形状的划分、划分的数量以及导电层位置的变化，可 以产生这种选择性掩模的各种变化，而没有脱离本发明的主旨。
图5示出使用图4所示的动态掩模实施例所制造的器件。从该例子中可 以看出响应所施加的电场而选择性地处理表面的规则部分。举例而非限制， 可以利用多路复用器电路将电压施加到电极上，所述多路复用器电路接收 来自为制造随选的任意掩模图案而配置的计算机辅助设计(CAD)应用程 序的信号。
根据该技术，通过NEL动态掩模直接在衬底上形成平行纳米线图案， 而不是使用衬底上连续的薄金属膜。掩模和衬底上的纳米线可以直接与外 部开关连接以便选择性地将电压施加在每个纳米线上以在抗蚀剂上产生图 案。也可以利用其它电路来控制电子信号施加到其间设置有抗蚀剂层的导 体上(即多路复用电路)。
应该理解的是通过增加纳米线的数量优化上述工艺以提高制造速度和 曝光区域的尺寸，所述纳米线的数量是扩大用于大规模生产环境中的纳米 处理技术的重要因素。由于纳米线的数量增长到很大的数量(＞103)，因此 直接与每条纳米线的电连接是较不实际的，其中可以使用各种多路复用器 电路以便建立有限的电连接从而同时对许多纳米线进行寻址。应该理解的 是不需要同时将电场施加到分子层上，其中利用多路复用器的顺序处理 (sequential approach)是可操作的。
在使用动态掩模以连续方式制造任意衬底图案时，优选的是设备能够移 动掩模，例如以一半节距距离的分辨率，或者对于首先曝光以便允许进行 另一次曝光的区域更少地移动掩模。可以响应彼此相邻设置的衬底部分和 掩模之间的电容变化检测对准，包括亚节距移动。还应该理解的是可以依 赖除电容之外的其它特性来确保想得到的对准，例如检测电感变化、场效 应变化等，并不脱离本发明的主旨。
图6-8的流程图总结了NEL方法的实施例。应该理解的是本领域的普 通技术人员可以对这些工艺进行改变或增加，并不脱离本发明的主旨。
图6示出本发明一般方法的典型实施例，其中不按照特定的顺序形成导 电掩模图案70和形成具有诸如抗蚀剂材料的电可变层的衬底72。接着，响 应施加在掩模和衬底中的埋入导电层之间的电场，对电可变层进行构图74 以改变其特性(例如，去除)。该技术的优选实施例利用抗蚀剂层作为电可 变层72，其中抗蚀剂层的溶解度特性随着电场的施加而改变，其中支持选 择性地除去抗蚀剂和下面的材料。然后响应通过电场的施加而产生的图案， 在方框74对衬底进行选择性地处理，例如用于除去暴露在电场下的掩模材 料的基于溶剂的工艺。
图7示出该方法的另一个典型实施例，其中形成导电掩模图案80和形 成具有抗蚀剂层的衬底82。然后通过将掩模设置在抗蚀剂层上84对抗蚀剂 层进行构图。在掩模和衬底的埋入导电层之间施加电场以改变抗蚀剂属性 (即，改变溶解性以去除)86。然后使掩模与衬底分离88，并且选择性除 去已经暴露在电场中的抗蚀剂90。
图8示出该方法的另一个典型实施例，其中以任何希望的顺序形成导电 掩模图案和衬底100、102。形成在埋入的导电层上具有响应电场的抗蚀剂 层的衬底。然后将掩模设置在分子抗蚀剂层上104，并在掩模和衬底的埋入 导电层之间施加电场106以断开分子连接，或者相反，增加抗蚀剂材料在 溶剂中的溶解性。然后使掩模与衬底分离108，并且选择性除去抗蚀剂的已 经暴露在电场中的部分110。最后，可选择地将分子层的图案转移到另一材 料上以对其进行构图112。
响应电场的抗蚀剂层可以包括自组装分子层、聚合物、单体、低聚物、 无机材料等，当处在电场中时其溶解性将改变。
为了便于NEL制造，介绍一种利用所述的NEL对准性能以及优选能在 掩模和衬底的任何期望数量的电极部分之间施加电场的NEL制造设备。配 置该设备的实施例以按照NEL工艺的要求控制掩模和衬底表面之间的平行 性和间隙宽度。该设备优选提供具有六个自由度的机械控制系统，例如改 进发明人正在开发的压印设备用于光刻压印。
在该设备的一个实施例中，将气隙传感器与通过透镜(TTL)对准传感 器集成在一起以控制掩模接近衬底表面。在间隙已经降低到～10□m以下之 后，激活形成在掩模和衬底之间的金属焊盘之间的电容传感器。于是当掩 模接近衬底时，可以使用电容检测以高分辨率确定掩模和衬底之间的相对 位置。动态控制有利于驱使动态误差接近传感器的分辨率水平，接近程度 可以达到掩模和衬底上的最小图案尺寸的几分之一。使动态精度接近静态 精度允许高速旋转(on-the-fly)对准，这是通过将其作为同步多轴坐标运动 的一部分进行嵌入来进行的，因此大大地使工艺简化和加速。
在完成对准之后，可以在真空袋中将掩模和衬底固定在一起，以抽出掩 模和衬底之间的剩余空气。然后将＜10psi的流体静力学气压施加在袋的软 壁上以确保在大面积上受到均匀的压力。精确控制该压力以便确保掩模和 衬底之间的最接近接触并避免抗蚀剂损伤。随后，在衬底和掩模上的导电 图案之间施加电压，以“曝光”抗蚀剂层，优选单分子抗蚀剂层。掩模和 衬底之间的静电吸引力还确保导电图案和分子之间的电接触。在设备的设 计中，解决按比例扩大问题从而以各种晶片尺寸，例如以六到十二英寸晶 片，提供多种功能性。
尽管上述说明包括很多细节，但是不应该将这些理解为是对本发明范围 的限制，而仅仅是提供对本发明的一些当前优选实施例的说明。因此，应 该理解的是本发明的范围完全包括对于本领域技术人员来说是显而易见的 其它实施例，因此本发明的范围仅由所附的权利要求限定，其中除非明确 指定，以单数引用的元件不是指“一个且仅仅一个”而是指“一个或多个”。 将本领域技术人员所公知的上述优选实施例中的元件的所有结构、化学、 功能等效物明确地并入在本文中作为参考并旨在被本权利要求书所包括。 此外，不需要器件或方法解决本发明所要解决的每一个问题，因为其被本 权利要求书所包括。此外，本发明公开的元件、器件或方法步骤不管是否 在权利要求中提到，都不旨在专门用于公众。这里不按照35 U.S.C.112第6 段的规定理解要求的元件，除非使用短语“用于...的装置”明确陈述该元 件。
相关申请的交叉引用
本申请要求在2004年1月12日提交的序列号为60/536115的美国临时 申请的优先权，这里将其全部引入作为参考。
关于联邦资助研究或开发的声明
不适用
光盘提交资料的参考引入
不适用
受版权保护资料的公告
本专利文献中的部分资料受美国和其它国家版权法的版权保护。 当专利文件或专利公开出现在美国专利商标局公开的文件或记录中 时，版权所有人不反对任何人复制该专利文件或专利公开，但是保留 所有版权。版权所有人并不因此放弃任何使该专利文献保持在秘密状 态的权利，包括不依照37C.F.R.§1.14限制其权力。