制造非易失性存储元件的方法
专利汇可以提供制造非易失性存储元件的方法专利检索，专利查询，专利分析的服务。并且一种用以制造浮动栅极存储元件的方法，包括使用自动对准工艺来在一部分栅极结构上形成第四多晶 硅 层，其可不需要额外的 光刻 步骤。因此，因为较高的栅极耦合比例可以在较低的栅极 偏压 电平下被维持，其可以增加元件的可靠性。此外，工艺的复杂程度被降低，这样可以增加元件的产量以及降低生产成本。，下面是制造非易失性存储元件的方法专利的具体信息内容。
1、一种制造非易失性存储元件的方法，包括：
提供衬底；
在所述衬底上形成一部分栅极结构，所述部分栅极结构 包含栅极介质层和第一多晶硅层；
在所述衬底邻近所述部分栅极结构处形成掩埋扩散介 质结构；
部分移除所述掩埋扩散介质结构；
使用自动对准工艺在所述部分栅极结构上形成薄多晶 硅层；
在所述薄多晶硅层上形成多晶硅层间介质层；以及
在所述多晶硅层间介质层上沉积控制栅极多晶硅层。
2、如权利要求1所述的方法，还包括：
在所述衬底上形成栅极介质层；
在所述栅极介质层上形成第一多晶硅层；
在所述第一多晶硅层上形成覆盖层；
图案化所述栅极介质层、第一多晶硅层和覆盖层；以及
蚀刻所述图案化的所述栅极介质层、第一多晶硅层和覆 盖层以形成所述部分栅极结构。
3、如权利要求2所述的方法，还包括：
在所述部分栅极结构上形成掩埋扩散介质层；以及
由所述掩埋扩散介质层形成所述掩埋扩散介质结构。
4、如权利要求3所述的方法，还包括相对于所述掩埋 扩散介质层选择性地蚀刻所述覆盖层。
5、如权利要求4所述的方法，其中所述形成掩埋扩散 介质结构以及选择性蚀刻所述覆盖层包括：
除去一部分的所述掩埋扩散介质层以露出一部分的所 述覆盖层，和以在所述覆盖层上形成一部分的所述掩埋扩散 介质层，和将位于所述覆盖层侧边的一部分的所述掩埋扩散 介质层分离；以及除去所述覆盖层，其中在所述图案化覆盖层上的所述一 部分的所述掩埋扩散介质层，会自动与所述覆盖层一起去 除。
6、如权利要求5所述的方法，其中所述除去一部分的 所述掩埋扩散介质层包含各向同性蚀刻所述掩埋扩散介质 层。
7、如权利要求5所述的方法，其中所述覆盖层利用热 磷酸溶液除去。
8、如权利要求5所述的方法，还包括在所述覆盖层与 所述掩埋扩散介质层之间维持高蚀刻选择比。
9、如权利要求1所述的方法，其中所述部分移除所述 掩埋扩散介质结构包含各向同性蚀刻。
10、如权利要求1所述的方法，其中所述形成所述多晶 硅层间介质层包含依次形成包含多层结构的层次。
11、如权利要求1所述的方法，还包括在形成所述多晶 硅层间介质层之前各向异性蚀刻所述薄多晶硅层。
12、如权利要求11所述的方法，其中蚀刻所述薄多晶 硅层包含在所述薄多晶硅层上沉积底部抗反射层，且蚀刻所 述底部抗反射层使用所述掩埋扩散介质层为抗蚀层。
13、如权利要求12所述的方法，还包括选择性地除去 剩余的所述底部抗反射层。
14、如权利要求2所述的方法，其中形成所述掩埋扩散 介质层包含形成氧化层。
15、如权利要求14所述的方法，其中所述氧化层利用 高密度等离子体化学气相沉积法形成。
16、如权利要求1所述的方法，其中所述栅极介质层为 氧化层，以及其中形成所述栅极介质层利用热氧化法在所述 衬底上生长所述栅极介质层。
17、一种制造非易失性存储元件的方法，包括：
提供衬底；
在所述衬底上形成一部分栅极结构，所述部分栅极结构 包含栅极介质层和第一多晶硅层；
在所述衬底邻近所述部分栅极结构处形成掩埋扩散介 质结构；
使用自动对准工艺在所述部分栅极结构上形成薄多晶 硅层；
各向异性蚀刻所述薄多晶硅层与部分的所述第一多晶 硅层；
在剩下的所述薄多晶硅层以及部分蚀刻的所述第一多 晶硅层上形成多晶硅层间介质层；以及
在所述多晶硅层间介质层上沉积控制栅极多晶硅层。
18、如权利要求17所述的方法，还包括：
在所述衬底上形成栅极介质层；
在所述栅极介质层上形成第一多晶硅层；
在所述第一多晶硅层上形成覆盖层；
图案化所述栅极介质层、第一多晶硅层和覆盖层；以及
蚀刻所述图案化的所述栅极介质层、第一多晶硅层和覆 盖层以形成所述栅极结构。
19、如权利要求18所述的方法，还包括：
在所述栅极结构上形成掩埋扩散介质层；以及
由所述掩埋扩散介质层形成所述掩埋扩散介质结构。
20、如权利要求19所述的方法，还包括相对于所述掩 埋扩散介质层选择性地蚀刻所述覆盖层。
21、如权利要求20所述的方法，其中所述形成掩埋扩 散介质结构以及选择性蚀刻所述覆盖层包括：
除去一部分的所述掩埋扩散介质层以露出一部分的所 述覆盖层，和以在所述覆盖层上形成一部分的所述掩埋扩散 介质层，和将位于所述覆盖层侧边的一部分的所述掩埋扩散 介质层分离；以及除去所述覆盖层，其中在所述图案化覆盖层上的所述一 部分的所述掩埋扩散介质层，会自动与所述覆盖层一起去 除。
22、如权利要求21所述的方法，其中所述除去一部分 的所述掩埋扩散介质层包含各向异性蚀刻所述掩埋扩散介 质层。
23、如权利要求21所述的方法，其中所述覆盖层利用 热磷酸溶液除去。
24、如权利要求21所述的方法，还包括相对于所述覆 盖层选择性地蚀刻所述掩埋扩散介质层。
25、一种制造非易失性存储元件的方法，包括：
提供衬底；
在所述衬底上形成栅极介质层；
在所述栅极介质层上形成第一多晶硅层；
在所述第一多晶硅层上形成覆盖层；
图案化所述栅极介质层、第一多晶硅层和覆盖层；
蚀刻所述图案化的所述栅极介质层、第一多晶硅层和覆 盖层以在所述衬底上形成一部分栅极结构，所述部分栅极结 构包含所述栅极介质层和所述第一多晶硅层；
在所述部分栅极结构上形成掩埋扩散介质层；
除去一部分的所述掩埋扩散介质层以露出一部分的所 述覆盖层，和以形成在所述覆盖层上一部分的所述掩埋扩散 介质层，和将位于所述覆盖层侧边的一部分的所述掩埋扩散 介质层分离；
除去所述覆盖层以在所述部分栅极结构处形成掩埋扩 散介质结构邻近，其中在剩余所述图案化覆盖层上的所述一 部分的所述掩埋扩散介质层，会自动与所述覆盖层一起去 除；
执行一部分各向同性蚀刻所述掩埋扩散介质结构；以及
使用自动对准工艺在所述部分栅极结构上形成薄多晶 硅层。
26、如权利要求25所述的方法，还包括：
在所述薄多晶硅层上形成多晶硅层间介质层，以及在所 述多晶硅层间介质层上沉积控制栅极多晶硅层。
27、如权利要求25所述的方法，其中在所述掩埋扩散 介质结构执行部分各向同性蚀刻包含利用湿法蚀刻所述掩 埋扩散介质层。
28、如权利要求25所述的方法，其中所述图案化覆盖 层利用热磷酸溶液除去。
29、如权利要求28所述的方法，还包括在所述覆盖层 与所述掩埋扩散介质层之间维持高蚀刻选择比。
30、如权利要求25所述的方法，其中所述形成所述多 晶硅层间介质层包含依次形成包含所述多层结构的层次。
31、如权利要求25所述的方法，还包括在形成所述多 晶硅层间介质层之前蚀刻所述薄多晶硅层。
32、如权利要求31所述的方法，其中蚀刻所述薄多晶 硅层包含在所述薄多晶硅层上沉积底部抗反射层，且蚀刻所 述底部抗反射层使用所述掩埋扩散介质层为抗蚀层。
33、如权利要求25所述的方法，其中形成所述掩埋扩 散介质层包含形成氧化层。
34、如权利要求33所述的方法，其中所述氧化层利用 高密度等离子体化学气相沉积法形成。
35、一种制造非易失性存储元件的方法，包括：
提供衬底；
在所述衬底上形成栅极介质层；
在所述栅极介质层上形成第一多晶硅层；
在所述第一多晶硅层上形成覆盖层；
图案化所述栅极介质层、第一多晶硅层和覆盖层；
蚀刻所述图案化的所述栅极介质层、第一多晶硅层和覆 盖层以在所述衬底上形成一部分栅极结构，所述部分栅极结 构包含所述栅极介质层和所述第一多晶硅层；
在所述部分栅极结构上形成掩埋扩散介质层；
除去一部分的所述掩埋扩散介质层以露出一部分的所 述覆盖层，和以在所述覆盖层上形成一部分的所述掩埋扩散 介质层，和将位于所述覆盖层侧边的一部分的所述掩埋扩散 介质层分离；
除去所述覆盖层以在邻近所述部分栅极结构处形成掩 埋扩散介质结构，其中在所述覆盖层上的所述一部分的所述 掩埋扩散介质层，会自动与所述覆盖层一起去除；以及使用自动对准工艺在所述部分栅极结构上形成薄多晶 硅层。
36、如权利要求35所述的方法，还包括：
各向同性蚀刻所述薄多晶硅层与部分所述第一多晶硅 层；
在剩余的所述薄多晶硅层以及部分蚀刻所述第一多晶 硅层上形成多晶硅层间介质层；以及
在所述多晶硅层间介质层上沉积控制栅极多晶硅层。
37、如权利要求35所述的方法，其中所述除去一部分 的所述掩埋扩散介质层包含各向同性蚀刻所述掩埋扩散介 质层。
38、如权利要求35所述的方法，其中所述覆盖层利用 热磷酸溶液除去。
39、如权利要求36所述的方法，还包括相对在所述覆 盖层选择性地蚀刻所述掩埋扩散介质层。
技术领域
本发明的实施例涉及用以制造非易失性存储元件的方 法，并尤其涉及用以制造浮动栅极存储元件的方法。
背景技术
举例而言，当使用目前的工艺技术制造较小的扩散区尺 寸所产生的一个问题就是在控制栅极与浮动栅极之间的栅 极耦合比例(GCR)减少。足够的栅极耦合比例是必需的，如 此才能产生诱导载流子通过隧道氧化层而进入浮动栅极所 需的合适电场。
图1为公知浮动栅极存储单元100的示意图。存储单元 100包括衬底102，衬底之中则形成有扩散区域104，106。根 据一个实施例，衬底102可为P型衬底，且扩散区域104与 106可为N型扩散区域。在其它实施例中，单元100可包括 N型衬底102以及P型扩散区域104与106。然而可以了解 的是，一般而言优选使用P型衬底。
单元100还包括栅极介质层，有时称为隧道介质层108， 其形成于衬底102上，介于扩散区域104与106之间的位置。 接着在栅极介质层108之上形成浮动栅极110。浮动栅极典 型地由多晶硅所形成。多晶硅间介质层112接着将浮动栅极 110与控制栅极114分隔开。控制栅极114典型地也由多晶 硅所构成。而多晶硅间介质层112可由如二氧化硅等材料而 形成。在其它实施例中，多晶硅间介质层112可包括多层结 构，例如氧化物-氮化物-氧化物(ONO)结构。
在操作中，施加高电压至控制栅极114，以编程单元100。 此电压经由控制栅极电容CCG而耦合至浮动栅极110。此耦合 电压会导致反型沟道产生于衬底102的上层，介于扩散区域 104与106之间的位置。接着施加电压到扩散区域104与106， 以产生大的横向电场，此横向电场会使得载流子通过此沟 道，例如，从扩散区域104流向另一扩散区域106。
耦合至浮动栅极110的电压会产生足以致使某些流向沟 道的载流子经由栅极介质层108而流入浮动栅极110。换句 话说，耦合至浮接栅极110的电压必须足以产生一个电场， 而此电场则可提供载流子足够的能量以允许这些载流子克 服栅极介质层108的势垒高度。因此，如上所述，在控制栅 极114与浮动栅极110之间的充分耦合是必要的，以确保足 够的电场存在而诱使载流子通过浮动栅极110之上的栅极介 质层108。
而可以了解的是，栅极耦合比例GCR为栅极电容CGC、源 极电容CS、本体电容CB以及漏极电容CD的函数，如图1所示。 上述关系以下列方程式定义：
GCR＝CCG/(CS+CB+CD+CCG)
因此，栅极耦合比例(GCR)可以通过增加栅极电容CCG来 增加，而CCG可以通过增加在浮动栅极以及控制栅极重叠的面 积来增加。换句话说，栅极耦合比例(GCR)可以通过增加在 位于浮动栅极与控制栅极之间的多晶硅间介质层112表面面 积来增加。可以如图2中所示，其示出传统浮动栅极存储元 件200一部分的截面图，多晶硅间介质层112表面面积传统 地通过包括称为第四多晶硅层216的方式来增加。
存储元件200包括衬底202，衬底之中则形成有扩散区 域204，206和208。元件200中的每一个单元包含形成在衬 底202上的栅极结构，且包含掩埋扩散氧化结构210，其与 扩散区域204，206和208接触。每一栅极结构包含栅极介质 层212和由第一多晶硅层214与第四多晶硅层216所构成的 浮动栅极结构。每一栅极结构也包含多晶硅间介质层218和 由第二多晶硅层220所构成的控制栅极结构。
因此，每一栅极结构由沉积栅极介质层212和多晶硅层 214形成在衬底202的上。氮化硅层然后通常形成于多晶硅 层214之上。这些层次然后利用光刻技术图案化后再加以蚀 刻。在掩埋扩散氧化结构210形成之的后，另一多晶硅层， 如第四多晶硅层216形成在多晶硅层214之上。第四多晶硅 层216然后图案化后再加以蚀刻形成如图2中所示的结构。 多晶硅间介质层218再形成于第四多晶硅层216之上。
通过包含第四多晶硅层216，可以增加介于第四多晶硅 层216和第二多晶硅层220之间的多晶硅间介质层218表面 面积，因此也可以增加栅极耦合比例(GCR)。然而，包含第 四多晶硅层216会因为增加额外的光刻步骤而增加工艺的复 杂程度，因此会增加生产成本及因为对准因素而难以实际应 用。
发明内容
以下详细说明本发明的结构与方法。本发明内容说明章 节目的并非在于定义本发明。本发明由权利要求书所定义。 所有本发明的实施例、特征、目的及优点等将可通过下列说 明书及附图获得充分了解。
附图说明
图1示出公知浮动栅极存储单元的示意图；
图2示出利用公知工艺所制造的浮动栅极存储元件截面 图；
图3示出根据本发明一个实施例的经济工艺而制造的浮 动栅极存储元件的截面图；
图4示出根据本发明另一实施例而制造的浮动栅极存储 元件的截面图；
图5A-5E示出用以制造如图3和图4的本发明的浮动栅 极存储元件和例示起始工艺；
图6A-6E示出根据实施例用以制造如图3的本发明的浮 动栅极存储元件的进一步例示工艺；
图7A-7C示出根据一个实施例用以制造如图3的本发明 的浮动栅极存储元件的进一步例示工艺。
具体实施方式
图3示出利用本发明的一个实施例的方法所制造的浮动 栅极存储元件300。如图所示，元件300包含衬底302，其 可以视实施例不同而为P型或N型衬底。衬底中则形成有扩 散区域304、306和308。扩散区域304、306和308为P型 或N型扩散区域，可以视衬底302类型不同而调整。元件300 中的每一个单元也包含栅极结构以及掩埋扩散氧化结构 310，其与扩散区域接触。
可由图中得知，掩埋扩散氧化结构310包含特殊形状， 其可以使得此栅极结构中一层薄的第四多晶硅层311的形成 自动对准。因此，每一个栅极结构包含形成在衬底301的扩 散区域304、306和308之间的栅极介质层314，以及浮动栅 极结构包含第一多晶硅层312与第四多晶硅层311。多晶硅 间介质层318然后形成于此栅极结构之上，如图中所示。控 制栅极然后由形成于多晶硅间介质层318之上的第二多晶硅 层320所构成。因为不同掩埋扩散氧化结构310的特殊形状， 每一栅极结构的多晶硅间介质层表面积可因此而增加。此 外，元件300可以由以下所描述的经济工艺而制造。
图4示出利用本发明的一个实施例的方法所制造的浮动 栅极存储元件400。元件400包含衬底402，其仍可以视实 施例不同而为P型或N型衬底。衬底中则形成有N型或P型 扩散区域404、406和408。如图中所示，变形掩埋扩散氧化 结构410与扩散区域404、406和408接触。此栅极结构包 含栅极介质层412，浮动栅极结构包含第一多晶硅层414与 第四多晶硅层416。多晶硅间介质层418然后形成于此栅极 结构的上，第二多晶硅层420形成于此多晶硅间介质层418 之上，如图中所示。
图5A-5E示出用以制造本发明元件300和400的例示起 始工艺。图6A-6E示出根据一个实施例用以制造本发明元件 300的进一步例示工艺。图7A-7C示出根据一个实施例用以 制造本发明元件400的进一步例示工艺。
首先在图5A中，栅极介质层504形成于衬底502之上。 如先前所描述过的，衬底502可以是P型或是N型衬底，虽 然一般而言优选使用P型衬底。栅极介质层504可包括氧化 物，如二氧化硅。在其它的实施例中，栅极介质层504可以 是多层结构，如氧化物/氮化物/氧化物(ONO)结构或是一氧 化物/氮化物(ON)结构。在栅极介质层504是氧化物的实施 例中，栅极介质层504可以是由热氧化生成于衬底502上。
接着，多晶硅层506形成于栅极介质层504之上，以及 覆盖层508，如氮化硅层形成于多晶硅层506之上。此多晶 硅层506为第一多晶硅层，通常是利用化学气相沉积(CVD) 法所生成。此覆盖层作为多晶硅层506的蚀刻掩模之用，通 常也是利用化学气相沉积(CVD)法所生成。
请参阅图5B，接着利用公知光刻和蚀刻技术以图案化并 蚀刻层504、506和508。剩下的层次形成栅极结构如图5B 中所示。扩散区域510、512和514接着可利用自动对准技 术离子注入并热驱动扩散区域于衬底502中。
请参阅图5C，接着可在衬底502上沉积介质层516，如 图中所示。介质层516可以是氧化物，如二氧化硅，其可以 利用高密度等离子体(HDP)化学气相沉积(CVD)法所生成。请 参阅图5D，一部分的介质层516被除去以露出剩余的覆盖层 508的上角落。举例而言，传统的湿法蚀刻方式，如氢氟酸 (HF)或是各向同性的缓冲氧化蚀刻液(BOE)工艺可以被用来 除去一部分的介质层516。除去适当份量的介质层516，可 以通过介质层516与覆盖层508之间的高蚀刻选择比，实现 将剩余的覆盖层508的上角落露出。
请参阅图5E，可以将剩余的覆盖层508除去，并除去一 部分530的介质层516。举例而言，热磷酸可以被用来除去 剩余的覆盖层508。而部分530的介质层516可以在此除去 剩余的覆盖层508的过程中自动被除去，因为此部分530的 介质层会与其余部分的介质层516分离。此用于除去剩余的 覆盖层508的工艺描述于美国专利第6380068号中，在此引 入为参考。
如之前所提过的，假如此存储单元并不需要短沟道长度 的话，则如第6A-6E图所示出的工艺截面图可以被使用。如 图6A中所示，湿法蚀刻方式(如各向同性)工艺可以被用来 除去一部分的介质层516。
一层薄的多晶硅层518可以被形成于剩余的介质层516 以及多晶硅层506上，如图6B中所示。此多晶硅层518是 第四多晶硅层，通常也是利用化学气相沉积(CVD)法所生成。
请参阅图6C，底部抗反射层(BARC)524可以接着被形成 于第四多晶硅层518上。此底部抗反射层(BARC)524是利用 化学气相沉积(CVD)法所生成的无机底部抗反射层。可以理 解的是，底部抗反射层被用来调整蚀刻选择比。因此，如图 6D中所示，底部抗反射层520可以在蚀刻工艺中以氧化层 516作为抗蚀层。通过使用此技术，蚀刻工艺中可以使第四 多晶硅层518自动对准(如图6E中所示)，因此可以省掉除 去多余第四多晶硅层518所需的昂贵的光刻步骤。
在自动对准蚀刻步骤完成之后，剩余的底部抗反射层 520可以使用光阻移除工艺来除去。之后，多晶硅间介质层 522然后形成于此多晶硅层518之上，以及多晶硅层524形 成于此多晶硅间介质层522之上。此多晶硅层524通常也是 利用化学气相沉积(CVD)法所生成。
多晶硅间介质层522根据不同的实施例，可以是多层结 构，如氧化物/氮化物/氧化物(ONO)结构。在此实施例中， 多晶硅间介质层522可以利用多步骤工艺来形成，其中此多 层包含依次形成的多层结构。
如之前所提过的，一个不同的工艺可以被使用。在此实 施例中，在图5E中所示的步骤之后，一层薄的多晶硅层518 可以被形成于剩余的第一多晶硅层506上，如图7A中所示。 举例而言，此薄的多晶硅层518可以是利用化学气相沉积 (CVD)法自动对准所生成。
请参阅图7B，此薄的多晶硅层518可以是利用蚀刻技术 (如干蚀刻，即各向异性蚀刻)来蚀刻。可由图中得知，此蚀 刻工艺可部分分移除剩余的多晶硅层506。通过使用此技术， 蚀刻工艺中可以使第四多晶硅层518自动对准(如图7B中所 示)，因此可以省掉除去多余第四多晶硅层518所需的昂贵 的光刻步骤。
请参阅图7C，多晶硅间介质层520然后形成于此多晶硅 层506和518上。同样地，此多晶硅间介质层520可以包含 多层结构，如氧化物/氮化物/氧化物(ONO)结构。第二多晶 硅层522之后则可以形成于此多晶硅间介质层520上。图 7A-7C中所示的工艺需要较图6A-6E所示为少的工艺步骤， 但是通常适用于需要较长沟道长度的元件之中。
元件工艺可以依据传统工艺方式在图6E和图7C后继续 制造元件300和400。这些步骤包含图案化和蚀刻第二多晶 硅层，形成第三多晶硅层，图案化和蚀刻第三多晶硅层。传 统的后段工艺(BEOL)工艺技术可以被用来进行所需的金属 内连线层次。
虽然本发明已参照优选实施例来加以描述，将为我们所 了解的是，本发明创作并未受限于其详细描述内容。替换方 式及修改样式已于先前描述中所建议，并且其它替换方式及 修改样式将为本领域技术人员所想到。特别是，根据本发明 的结构与方法，所有具有实质上与本发明相同的构件结合而 实现与本发明实质上相同结果的，都不脱离本发明的精神范 围。因此，所有这种替换方式及修改样式将落在本发明的所 附权利要求书及其等同物所界定的范畴中。任何在前文中提 及的专利申请以及印刷文本，均列为本申请的参考。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 用于含碳膜的硅选择性干式蚀刻方法 | 2020-11-16 | 3 |
| 等离子体处理装置和方法 | 2020-12-12 | 1 |
| 用于在等离子体工艺中顺序交替以优化衬底的方法和装置 | 2020-06-10 | 3 |
| 用于对半导体晶圆进行等离子体划片的方法和设备 | 2020-12-07 | 2 |
| 制备纳米结构化表面的方法 | 2020-09-17 | 1 |
| 半导体芯片制作方法 | 2020-09-10 | 2 |
| 等离子体蚀刻方法 | 2020-05-13 | 6 |
| “绝缘体上硅”(SOI)型衬底的活性硅层的薄化方法 | 2021-10-20 | 2 |
| 印刷线路基板制造用PSAP方法 | 2020-07-24 | 4 |
| 光致抗蚀剂蚀刻中前边界点技术 | 2020-07-01 | 5 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
