存储器及其形成方法
阅读：380发布：2022-03-04
专利汇可以提供存储器及其形成方法专利检索，专利查询，专利分析的服务。并且一种 存储器 及其形成方法，其中，存储器包括：位于衬底表面的若干平行排列的存储栅结构，相邻存储栅结构之间具有交错排布的漏区沟槽和源区沟槽，源区沟槽底部的衬底内具有若干源区，漏区沟槽底部的衬底内具有若干漏区，源区表面具有第一 硅 化物层，漏区表面具有第二硅化物层；位于源区沟槽底部和靠近底部的部分 侧壁 表面的金属层；位于衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；位于介质层内的第一导电结构和若干第二导电结构，若干第二导电结构分别位于若干第二硅化物层表面，第一导电结构位于源区沟槽内的金属层表面，且位于相邻的第一导电结构和第二导电结构之间具有预设距离。所述存储器的性能改善， 稳定性 和可靠性提高。，下面是存储器及其形成方法专利的具体信息内容。
1.一种存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应；
在衬底和存储栅结构表面形成金属膜；
采用退火工艺使金属膜内的金属原子向衬底内扩散，在源区表面形成第一硅化物层，在漏区表面形成第二硅化物层；
在所述退火工艺之后，去除存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜，在源区沟槽底部和靠近底部的部分侧壁表面形成金属层，所述金属层与源区沟槽底部的若干第一硅化物层相接触；
在去除部分金属膜之后，在衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；
在所述介质层内形成第一导电结构和若干第二导电结构，若干第二导电结构分别位于若干第二硅化物层表面，所述第一导电结构位于源区沟槽内的金属层表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构和第二导电结构之间具有预设距离。
2.如权利要求1所述存储器的形成方法，其特征在于，所述去除部分金属膜的工艺包括：在金属膜表面形成第二掩膜层，所述第二掩膜层暴露出存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜；在退火工艺之后，以所述第二掩膜层为掩膜，刻蚀所述金属膜，直至暴露出衬底和存储栅结构表面，形成所述金属层；在形成金属层之后，去除第二掩膜层。
3.如权利要求2所述存储器的形成方法，其特征在于，所述第二掩膜层在退火工艺之前或之后形成。
4.如权利要求2所述存储器的形成方法，其特征在于，所述第二掩膜层的形成工艺包括：在金属膜表面形成第二掩膜材料膜；在所述第二掩膜材料膜表面形成底层抗反射层；
回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；
在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜表面为止；在刻蚀所述第二掩膜材料膜之后，去除底层抗反射层以及漏区沟槽内的第二掩膜材料膜，在源区沟槽内形成第二掩膜层。
5.如权利要求2所述存储器的形成方法，其特征在于，所述第二掩膜层的形成工艺包括：在金属膜表面形成第二掩膜材料膜；采用光刻工艺在源区沟槽内形成底层抗反射层；
回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；
在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜表面为止，形成第二掩膜层；在形成第二掩膜层之后，去除底部抗反射层。
6.如权利要求4或5所述存储器的形成方法，其特征在于，所述第二掩膜材料膜的材料为氧化硅，形成工艺为等离子体增强化学气相沉积工艺、正硅酸乙酯化学气相沉积工艺、高温氧化工艺或低温氧化工艺。
7.如权利要求1所述存储器的形成方法，其特征在于，所述去除部分金属膜的工艺包括：在退火工艺之后，在金属膜表面形成底层抗反射膜；采用光刻工艺去除漏区沟槽内的底层抗反射膜，在源区沟槽内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；以所述底层抗反射层为掩膜，刻蚀所述金属膜直至暴露出衬底和部分存储栅结构表面，形成金属层。
8.如权利要求1所述存储器的形成方法，其特征在于，所述存储栅结构包括：位于衬底表面的第一栅介质层、位于第一栅介质层表面的浮栅层、位于浮栅层表面的第二栅介质层、位于第二栅介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层。
9.如权利要求8所述存储器的形成方法，其特征在于，在形成金属层之前，在所述存储栅结构的侧壁表面形成侧墙。
10.如权利要求9所述存储器的形成方法，其特征在于，所述第一导电结构和若干第二导电结构之间的预设距离大于100埃，所述第一导电结构和若干第二导电结构的形成工艺为自对准接触工艺，包括：刻蚀部分介质层以形成第一开口和若干第二开口，所述第一开口暴露出源区沟槽内部分金属层和部分存储栅结构的侧壁，若干第二开口分别暴露出若干第二硅化物层和部分存储栅结构的侧壁；在所述第一开口和若干第二开口内填充导电材料，在第一开口内形成第一导电结构，在第二开口内形成第二导电结构。
11.如权利要求10所述存储器的形成方法，其特征在于，还包括：在形成介质层之前，在衬底和存储栅结构表面形成停止层，所述介质层形成于所述停止层表面，所述停止层的材料与介质层的材料不同；刻蚀介质层以形成第一开口和第二开口时，暴露出停止层表面；
在刻蚀所述介质层直至暴露出停止层后，再去除第一开口和第二开口底部的停止层。
12.如权利要求9所述存储器的形成方法，其特征在于，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙的材料与介质层的材料不同。
13.如权利要求8所述存储器的形成方法，其特征在于，所述浮栅层和控制栅层的材料包括多晶硅；所述第一栅介质层、第二栅介质层和第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层的材料与介质层的材料不同。
14.如权利要求1所述存储器的形成方法，其特征在于，所述金属层的材料为镍、钴、钛或氮化钛。
15.一种存储器，其特征在于，包括：
衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应，所述源区表面具有第一硅化物层，所述漏区表面具有第二硅化物层；
位于源区沟槽底部和靠近底部的部分侧壁表面的金属层；
位于衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；
位于介质层内的第一导电结构和若干第二导电结构，所述若干第二导电结构分别位于若干第二硅化物层表面，所述第一导电结构位于源区沟槽内的金属层表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构和第二导电结构之间具有预设距离。
16.如权利要求15所述的存储器，其特征在于，所述存储栅结构包括：位于衬底表面的第一栅介质层、位于第一栅介质层表面的浮栅层、位于浮栅层表面的第二栅介质层、位于第二栅介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层。
17.如权利要求16所述的存储器，其特征在于，所述浮栅层和控制栅层的材料包括多晶硅；所述第一栅介质层、第二栅介质层和第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层的材料与介质层的材料不同。
18.如权利要求16所述的存储器，其特征在于，所述存储栅结构的侧壁表面具有侧墙，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙的材料与介质层的材料不同。
19.如权利要求15所述的存储器，其特征在于，所述介质层与衬底和存储栅结构之间具有停止层，所述停止层的材料与介质层的材料不同。
20.如权利要求15所述的存储器，其特征在于，所述金属层的材料为镍、钴、钛或氮化钛。
存储器及其形成方法
技术领域
背景技术
[0002] 在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存（flash memory）的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息，因此被广泛应用于各种急需要存储的数据不会因电源中断而消失，有需要重复读写数据的存储器。而且，闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机电系统、自动化控制等多项领域得到了广泛的应用。因此，如何提升闪存的性能、并降低成本成为一个重要课题。
[0003] 或非门（NOR）电擦除隧穿氧化层（ETOX，Erase Through Oxide）闪存存储器是一种具有优异性能的闪存存储器，具体包括：位于衬底表面的栅极结构、以及分别位于所述栅极结构两侧的源区和漏区；其中，所述栅极结构包括：位于衬底表面的隧穿氧化层、位于隧穿氧化层表面的浮栅层、位于浮栅层表面的绝缘层、以及位于绝缘层表面的控制栅层。
[0004] 随着高密度闪存技术的发展，各类随身电子设备的性能得到了提升，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存存储器的成本是技术发展的方向之一。对于所述或非门电擦除隧穿氧化层闪存存储器来说，能够采用自对准电接触（Self-Align Contact）工艺制作源区和漏区表面的导电结构，以此能够满足制作更小尺寸的闪存存储器的需求。
[0005] 然而，即使采用自对准电接触工艺制作源区或漏区表面的导电结构，所形成的闪存存储器的依旧性能不良、稳定性和可靠性较差。
发明内容
[0006] 本发明解决的问题是提供一种存储器及其形成方法，所形成的存储器性能改善，可靠性和稳定型提高。
[0007] 为解决上述问题，本发明提供一种存储器的形成方法，包括：提供衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应；在衬底和存储栅结构表面形成金属膜；采用退火工艺使金属膜内的金属原子向衬底内扩散，在源区表面形成第一硅化物层，在漏区表面形成第二硅化物层；在所述退火工艺之后，去除存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜，在源区沟槽底部和靠近底部的部分侧壁表面形成金属层，所述金属层与源区沟槽底部的若干第一硅化物层相接触；在去除部分金属膜之后，在衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；在所述介质层内形成第一导电结构和若干第二导电结构，若干第二导电结构分别位于若干第二硅化物层表面，所述第一导电结构位于源区沟槽内的金属层表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构和第二导电结构之间具有预设距离。
[0008] 可选的，所述去除部分金属膜的工艺包括：在金属膜表面形成第二掩膜层，所述第二掩膜层暴露出存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜；在退火工艺之后，以所述第二掩膜层为掩膜，刻蚀所述金属膜，直至暴露出衬底和存储栅结构表面，形成所述金属层；在形成金属层之后，去除第二掩膜层。
[0009] 可选的，所述第二掩膜层在退火工艺之前或之后形成。
[0010] 可选的，所述第二掩膜层的形成工艺包括：在金属膜表面形成第二掩膜材料膜；在所述第二掩膜材料膜表面形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜表面为止；在刻蚀所述第二掩膜材料膜之后，去除底层抗反射层以及漏区沟槽内的第二掩膜材料膜，在源区沟槽内形成第二掩膜层。
[0011] 可选的，所述第二掩膜层的形成工艺包括：在金属膜表面形成第二掩膜材料膜；采用光刻工艺在源区沟槽内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜表面为止，形成第二掩膜层；在形成第二掩膜层之后，去除底部抗反射层。
[0013] 可选的，所述去除部分金属膜的工艺包括：在退火工艺之后，在金属膜表面形成底层抗反射膜；采用光刻工艺去除漏区沟槽内的底层抗反射膜，在源区沟槽内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；以所述底层抗反射层为掩膜，刻蚀所述金属膜直至暴露出衬底和部分存储栅结构表面，形成金属层。
[0014] 可选的，所述存储栅结构包括：位于衬底表面的第一栅介质层、位于第一栅介质层表面的浮栅层、位于浮栅层表面的第二栅介质层、位于第二栅介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层。
[0015] 可选的，在形成金属层之前，在所述存储栅结构的侧壁表面形成侧墙。
[0016] 可选的，所述第一导电结构和若干第二导电结构之间的预设距离大于100埃，所述第一导电结构和若干第二导电结构的形成工艺为自对准接触工艺，包括：刻蚀部分介质层以形成第一开口和若干第二开口，所述第一开口暴露出源区沟槽内部分金属层和部分存储栅结构的侧壁，若干第二开口分别暴露出若干第二硅化物层和部分存储栅结构的侧壁；在所述第一开口和若干第二开口内填充导电材料，在第一开口内形成第一导电结构，在第二开口内形成第二导电结构。
[0017] 可选的，还包括：在形成介质层之前，在衬底和存储栅结构表面形成停止层，所述介质层形成于所述停止层表面，所述停止层的材料与介质层的材料不同；刻蚀介质层以形成第一开口和第二开口时，暴露出停止层表面；在刻蚀所述介质层直至暴露出停止层后，再去除第一开口和第二开口底部的停止层。
[0018] 可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙的材料与介质层的材料不同。
[0019] 可选的，所述浮栅层和控制栅层的材料包括多晶硅；所述第一栅介质层、第二栅介质层和第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层的材料与介质层的材料不同。
[0020] 可选的，所述金属层的材料为镍、钴、钛或氮化钛。
[0021] 相应的，本发明还提供一种采用上述任一项方法所形成的存储器，包括：衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应，所述源区表面具有第一硅化物层，所述漏区表面具有第二硅化物层；位于源区沟槽底部和靠近底部的部分侧壁表面的金属层；位于衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；位于介质层内的第一导电结构和若干第二导电结构，所述若干第二导电结构分别位于若干第二硅化物层表面，所述第一导电结构位于源区沟槽内的金属层表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构和第二导电结构之间具有预设距离。
[0022] 可选的，所述存储栅结构包括：位于衬底表面的第一栅介质层、位于第一栅介质层表面的浮栅层、位于浮栅层表面的第二栅介质层、位于第二栅介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层。
[0023] 可选的，所述浮栅层和控制栅层的材料包括多晶硅；所述第一栅介质层、第二栅介质层和第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层的材料与介质层的材料不同。
[0024] 可选的，所述存储栅结构的侧壁表面具有侧墙，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙的材料与介质层的材料不同。
[0025] 可选的，所述介质层与衬底和存储栅结构之间具有停止层，所述停止层的材料与介质层的材料不同。
[0026] 可选的，所述金属层的材料为镍、钴、钛或氮化钛。
[0027] 与现有技术相比，本发明的技术方案具有以下优点：
[0028] 本发明的存储器形成方法中，通过自对准硅化工艺在源区表面形成第一硅化物层、在漏区表面形成第二硅化物层，以减小源区和漏区表面的接触电阻。在经过自对准硅化工艺中的退火工艺之后，所述源区沟槽和漏区沟槽的侧壁和底部表面仍覆盖有剩余的金属膜，所述金属膜能够使源区沟槽底部的若干源区相互连接，因此通过去除漏区沟槽内的金属膜，并在源区沟槽底部和靠近底部的部分侧壁表面保留部分剩余金属膜以形成金属层，所述金属层能够使源区沟槽底部的若干源区相互连接，即所述金属层能够作为存储器的源线。由于所述金属层与位于漏区表面的第二导电结构之间距离较大，而且所述金属层和第二导电结构之间具有存储栅结构相互隔离，因此所述金属层和第二导电结构之间不易发生击穿，避免了存储器源线和漏区表面的第二导电结构之间产生漏电流。而且，由于所述金属层已将源区沟槽底部的若干源区相互连接，则形成于所述金属层表面的第一导电结构位置能够任意选择，使第一导电结构和第二导电结构之间的距离增大，能够避免第一导电结构顶部和第二导电结构顶部之间因介质层击穿而产生漏电流。因此，所形成的存储器性能改善，可靠性和稳定性提高。而且，由于利用了自对准硅化工艺中剩余的金属膜形成源线，使制作过程中无需增加过多工艺步骤，形成工艺简单。
[0029] 本发明的存储器中，源区沟槽底部和靠近底部的部分侧壁表面具有金属层，所述金属层将源区沟槽底部的若干源区相互连接，即所述金属层作为存储器的源线。由于所述金属层位于源区沟槽的底部，使得所述金属层与位于漏区表面的第二导电结构之间距离较大，而且所述金属层和第二导电结构之间具有存储栅结构相互隔离，因此所述金属层和第二导电结构之间不易发生击穿，避免了存储器源线和漏区表面的第二导电结构之间产生漏电流。其次，位于金属层表面的第一导电结构位置与第二导电结构之间的距离增大，避免了第一导电结构顶部和第二导电结构顶部之间因介质层击穿而产生漏电流。因此，所形成的存储器性能改善，可靠性和稳定性提高。附图说明
[0030] 图1和图2是一种闪存存储器的结构示意图；
[0031] 图3至图15是本发明实施例的存储器形成过程的剖面结构示意图。
具体实施方式
[0032] 如背景技术所述，即使采用自对准电接触工艺制作源区或漏区表面的导电结构，所形成的闪存存储器的性能依旧不良、稳定性和可靠性较差。
[0033] 经过研究发现，请参考图1和图2，是一种闪存存储器的结构示意图，其中，图2是图1的俯视图，图1是图2沿AA1方向的剖面结构示意图，包括：位于衬底100表面的若干平行排列的存储栅结构101，相邻存储栅结构101之间具有源区沟槽或漏区沟槽，且所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底100内具有若干相互隔离的源区102，所述漏区沟槽底部的衬底100内具有若干相互隔离的漏区103，且相邻源区沟槽和漏区沟槽内的源区102和漏区103位置一一对应；所述源区沟槽内具有源线104，所述源线104将若干相互隔离的源区102进行电连接；所述存储栅结构101和源线104的顶部表面、以及漏区沟槽内具有介质层105，所述介质层105内具有若干导电结构106，若干导电结构106分别位于若干漏区103表面，用于分别对各漏区103施加偏压。
[0034] 其中，由于所述导电结构106采用自对准硅化工艺形成，因此所述导电结构106还形成于漏区沟槽两侧的部分存储栅结构101顶部表面，导致所述源线104顶部到导电结构106顶部之间的距离较小，当所述源线104和导电结构106之间的电压较大时，所述源线
104顶部和导电结构106顶部之间的介质层105容易被击穿而产生漏电流。因此，所形成的闪存存储器件的性能下降、可靠性降低。
104顶部和导电结构106顶部之间的介质层105容易被击穿而产生漏电流。因此，所形成的闪存存储器件的性能下降、可靠性降低。
[0035] 为了解决上述问题，经过进一步研究，提出一种存储器及其形成方法。其中，为了减小所述源区和漏区表面的接触电阻，需要通过自对准硅化工艺在源区表面形成第一硅化物层、在漏区表面形成第二硅化物层。在经过自对准硅化工艺中的退火工艺之后，所述源区沟槽和漏区沟槽的侧壁和底部表面仍覆盖有剩余的金属膜，所述金属膜能够使源区沟槽底部的若干源区相互连接，因此通过去除漏区沟槽内的金属膜，并在源区沟槽底部和靠近底部的部分侧壁表面保留部分剩余金属膜以形成金属层，所述金属层能够使源区沟槽底部的若干源区相互连接，即所述金属层能够作为存储器的源线。由于所述金属层与位于漏区表面的第二导电结构之间距离较大，而且所述金属层和第二导电结构之间具有存储栅结构相互隔离，因此所述金属层和第二导电结构之间不易发生击穿，避免了存储器源线和漏区表面的第二导电结构之间产生漏电流。而且，由于所述金属层已将源区沟槽底部的若干源区相互连接，则形成于所述金属层表面的第一导电结构位置能够任意选择，从而通过使第一导电结构和第二导电结构的位置不对应，使第一导电结构和第二导电结构之间的距离增大，能够避免第一导电结构顶部和第二导电结构顶部之间因介质层击穿而产生漏电流。
[0036] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0037] 图3至图15是本发明实施例的存储器形成过程的剖面结构示意图。
[0038] 请参考图3和图4，图4是图3的俯视图，图3是图4沿BB1方向的剖面结构示意图，提供衬底200，所述衬底200表面具有若干平行排列的存储栅结构201，相邻存储栅结构201之间具有沟槽，所述沟槽包括至少一个源区沟槽202和至少一个漏区沟槽203，所述源区沟槽202和漏区沟槽203交错排布，所述源区沟槽202底部的衬底200内具有若干源区
220，相邻源区220之间具有隔离结构204，所述漏区沟槽203底部的衬底200内具有若干漏区230，相邻漏区230之间具有隔离结构204，且相邻源区沟槽202和漏区沟槽203内的源区220和漏区230位置一一对应。
220，相邻源区220之间具有隔离结构204，所述漏区沟槽203底部的衬底200内具有若干漏区230，相邻漏区230之间具有隔离结构204，且相邻源区沟槽202和漏区沟槽203内的源区220和漏区230位置一一对应。
[0039] 所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。本实施例中，所述衬底200为硅衬底。
[0040] 所述存储单元201所构成的存储器件为或非门（NOR）电擦除隧穿氧化层（ETOX，Erase Through Oxide）闪存存储器。所述存储栅结构201包括：位于衬底200表面的第一栅介质层210、位于第一栅介质层210表面的浮栅层211、位于浮栅层211表面的第二栅介质层212、位于第二栅介质层212表面的控制栅层213、以及位于控制栅层213表面的第一掩膜层214。其中，所述浮栅层211和控制栅层213的材料包括多晶硅；所述第一栅介质层210、第二栅介质层212和第一掩膜层214的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层214的材料与后续形成的介质层材料不同。此外，所述控制栅层213表面或内部还能够具有金属硅化物材料，用于提高控制栅层213内的电流。
[0041] 在本实施例中，所述第一介质层210的材料为氧化硅，所述第一介质层210为隧穿氧化层，电子通过所述第一介质层210在衬底200内的沟道区和浮栅层211之间迁移，以实现写入、擦除或编程等操作。所述浮栅层211内能够存储电子，以实现对于数据的断电存储。所述第二介质层212用于隔离所述浮栅层212和控制栅层214，所述第二介质层213由氧化硅层、位于氧化硅层表面的氮化硅层、以及位于氮化硅层表面的氧化硅层构成，即所述第二介质层213为氧化硅-氮化硅-氧化硅（ONO）结构，所述氧化硅-氮化硅-氧化硅结构的隔离能力强，而且与多晶硅材料的结合能力好。所述控制栅层214用于对浮栅层212施加偏压，通过不同的偏压以控制浮栅层212执行写入、擦除或编程等操作。
[0042] 所述存储单元201的形成工艺包括：在衬底200表面形成第一介质膜；在第一介质膜表面形成第一多晶硅膜；在第一多晶硅膜表面形成第二介质膜；在第二介质膜表面形成第二多晶硅膜；在所述第二多晶硅膜表面形成第一掩膜层214，所述第一掩膜层214覆盖了需要所形成存储单元201的对应位置；以所述第一掩膜层214为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第二多晶硅膜、第二介质膜、第一多晶硅膜和第一介质膜，直至暴露出衬底200表面为止。其中，所述第一掩膜层214还能够在后续于相邻存储单元201的衬底200表面形成第一导电结构和第二导电结构时，保护控制栅层214的顶部表面，并使控制栅层213与第一导电结构或第二导电结构之间电隔离。
[0043] 本实施例中，在所述存储栅结构201的侧壁表面形成侧墙215，所述侧墙215的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙214的材料与后续形成的介质层材料不同，后续形成第一导电结构和第二导电结构时，能够保护存储栅结构201的侧壁。
[0044] 在形成存储单元201和侧墙215之后，采用离子注入工艺在源区沟槽202和漏区沟槽203底部的衬底200内掺杂的离子为P型离子或N型离子，本实施例中为N型离子，以形成源区220和漏区230。当源区220和漏区230内掺杂N型离子时，所形成的存储器的载流子为电子，电子的电迁移能力较强，则存储器的性能更佳。
[0045] 请参考图5，在衬底200和存储栅结构201表面形成金属膜205。
[0046] 所述金属膜205用于在源区220和漏区230表面形成金属硅化物层，使源区220和漏区230表面的接触电阻降低。所述金属膜205的材料为镍、钴、钛、氮化钛、钽、氮化钽中的一种或多种组合，所述金属膜205的形成工艺为和化学液相沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
[0047] 本实施例中，所述金属膜205的材料为镍，形成工艺为化学液相沉积工艺，工艺参数包括：反应溶液包括NiSO4溶液、以及(NH4)2SO4、NH4F和C6H5Na3O7溶液中的一种或多种，其中，所述NiSO4在反应溶液中的摩尔浓度为0.01mol/L～1mol/L；所述反应溶液的PH值为8～10；沉积时间为30秒～3000秒，沉积温度为0℃～90℃。
[0048] 由于位于源区沟槽202底部和靠近底部的部分侧壁表面的金属膜205在后续工艺形成金属层，而所述金属层作为连接源区沟槽202底部若干源区220的源线，因此所述金属膜205的厚度不宜过薄，以保证在后续的退火工艺之后，源区沟槽202底部仍具有剩余的金属膜205覆盖。本实施例中，所述金属膜205的厚度为50埃～300埃。
[0049] 请参考图6和图7，图7是图6的俯视图，图6是图7沿BB1方向的剖面结构示意图，在金属膜205表面形成第二掩膜层206，所述第二掩膜层206暴露出存储栅结构201顶部表面、漏区沟槽203侧壁和底部表面、以及位于源区沟槽202侧壁表面且靠近源区沟槽202顶部的部分金属膜205。
[0050] 所述第二掩膜层206作为后续退火工艺之后，刻蚀剩余金属膜205的掩膜，以在源区沟槽202底部和靠近底部的部分侧壁表面形成作为源线的金属层。所述第二掩膜层206的材料需要选取具有足够密度和机械强度的材料，而且需要易于被去除，本实施例中，所述第二掩膜层206的材料为氧化硅膜，厚度为10埃～300埃。
[0051] 在本实施例中，所述第二掩膜层206的形成工艺包括：在金属膜205表面形成第二掩膜材料膜；在所述第二掩膜材料膜表面形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构201的顶部表面；在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜205表面为止；在刻蚀所述第二掩膜材料膜之后，去除底层抗反射层以及漏区沟槽203内的第二掩膜材料膜，在源区沟槽202内形成第二掩膜层206。
[0052] 所述底层抗反射层用于作为刻蚀第二掩膜材料膜的掩膜，并且定义了后续形成于源区沟槽202底部的金属层的图形。所述底层抗反射层的材料与第二掩膜材料膜的材料不同，回刻蚀所述底层抗反射层的工艺为各向异性的干法刻蚀工艺；本实施例中，所述第二掩膜材料膜为PEOX膜、TEOS膜、HTO膜或LTO膜，即所述第二掩膜材料膜的形成工艺为等离子体增强化学气相沉积（PECVD）工艺、采用正硅酸乙酯（TEOS）的化学气相沉积工艺、高温氧化工艺或低温氧化工艺。
[0053] 此外，去除底层抗反射层以及漏区沟槽203内的第二掩膜材料膜的工艺包括：采用光刻工艺在第二掩膜材料膜和底层抗反射层表面形成光刻胶层，所述光刻胶层暴露出漏区沟槽203内的底层抗反射层；以光刻胶层为掩膜刻蚀漏区沟槽203内的底层抗反射层，直至暴露出第二掩膜材料膜，并去除光刻胶层；在去除光刻胶层之后，以源区沟槽202内的底层抗反射层为掩膜，刻蚀第二掩膜材料膜，直至暴露出存储栅结构表面和漏区沟槽203底部的衬底表面，形成第二掩膜层206；在形成第二掩膜层206之后，去除源区沟槽202内的底层抗反射层。
[0054] 在另一实施例中，所述第二掩膜层206的形成工艺包括：在金属膜205表面形成第二掩膜材料膜；采用光刻工艺在源区沟槽202内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构201的顶部表面；在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜205表面为止，形成第二掩膜层206；在形成第二掩膜层206之后，去除底部抗反射层。
[0055] 请参考图8，采用退火工艺使金属膜205内的金属原子向衬底200内扩散，在源区220表面形成第一硅化物层221，在漏区230表面形成第二硅化物层231。
[0056] 所述退火工艺为快速热退火、尖峰热退火或激光热退火。当采用快速退火时，所述快速热退火的温度为200～500℃，时间为10秒～120秒，保护气体为氮气或惰性气体；当采用尖峰热退火时，温度为300～600℃，保护气体为氮气或惰性气体；当采用激光热退火时，温度为500～900℃，时间为0.1毫秒～2毫秒，保护气体为氮气或惰性气体。所形成的硅化物层207的厚度与退火时间的延长而增加。
[0057] 在所述退火工艺中，金属膜205内的金属原子能够向相接触的源区202、漏区203和衬底200内扩散，并与衬底200的硅材料合成金属硅化物，所述第一硅化物层221或第二硅化物层231的材料为镍硅、钴硅、硅化钛、硅化钽中的一种或多种组合。所述第一硅化物层221和第二硅化物层231能够用于减小源区220和漏区230的表面电阻，使存储器的工作电流提高、性能增强。
[0058] 在本实施例中，所述金属膜205的厚度较厚，因此在所述退火工艺之后，源区沟槽202底部仍具有剩余的金属膜205覆盖，因此能够采用源区沟槽202底部剩余的金属膜205形成存储器的源线。其次，由于浮栅层211的侧壁表面具有侧墙215，则金属膜205内的金属原子不会向浮栅层215内扩散，因此位于源区沟槽202底部侧壁表面的金属膜205厚度不会减薄，位于源区沟槽202底部侧壁表面的部分金属膜205也能够作为源线。在另一实施例中，经过退火工艺之后，源区沟槽202底部的金属膜被完全消耗，则后续形成的金属层仅以位于源区沟槽202底部侧壁表面的部分金属膜构成。
[0059] 在另一实施例中，在退火工艺之前不形成第二掩膜层，在退火工艺之后，在剩余的金属膜表面形成第二掩膜层，所述第二掩膜层暴露出存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜。所述第二掩膜层的形成工艺与图8中所述的第二掩膜层206的形成工艺相同。
[0060] 请参考图9、图10和图11，图11是图9和图10的俯视图，图9是图11沿BB1方向的剖面结构示意图，图10是图11沿CC1方向的剖面结构示意图，在退火工艺之后，以所述第二掩膜层206（如图8所示）为掩膜，刻蚀去除存储栅结构201顶部表面、漏区沟槽203侧壁和底部表面、以及位于源区沟槽202侧壁表面且靠近源区沟槽202顶部的部分金属膜205（如图8所示），在源区沟槽202底部和靠近底部的部分侧壁表面形成金属层205a，所述金属层205a与源区沟槽底202部的若干第一硅化物层221相接触；在形成金属层205a之后，去除第二掩膜层206。
[0061] 所述刻蚀金属膜205的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。由于所述金属膜205不仅位于衬底200、第一硅化物层221和第二硅化物层231表面，还覆盖于存储栅结构201的侧壁和顶部表面，因此需要采用在各个方向上均具有刻蚀速率的各向同性的刻蚀工艺去除金属膜205。
[0062] 本实施例中，所述刻蚀金属膜205的工艺为各向同性的湿法刻蚀工艺，刻蚀液为SC-1溶液，所述SC-1溶液包括去离子水（DI water）、双氧水（H2O2）和氨水（NH4OH），所述SC-1能够不仅能够去除金属膜205，还能够去除前序工艺残留的副产物。
[0063] 本实施例中，所述离子水和氨水的体积比为5:1～5:0.25，所述双氧水和氨水的体积比为1:1～1:0.25，所述去离子水和双氧水的体积比为5:1，所述湿法刻蚀的温度为10℃～80℃。当所述湿法刻蚀温度较高时，例如在60℃～80℃时，所述刻蚀液还能够去除自然氧化层。
[0064] 在本实施例中，由于在退火工艺之后，源区220和漏区230表面的金属膜205未被完全消耗，即所形成的第一硅化物层221和第二硅化物层231表面具有剩余的金属膜205覆盖，因此所形成的部分金属层205位于第一硅化物层221表面，所述金属层205与第一硅化物层221之间的接触面积较大、且结合稳定。
[0065] 去除第二掩膜层206的工艺为各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。本实施例中的第二掩膜层206的材料为氧化硅，去除所述第二掩膜层206的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸溶液。
[0066] 在另一实施例中，在退火工艺之前或之后均不形成第二掩膜层，在退火工艺之后，在金属膜205表面形成底层抗反射膜；采用光刻工艺去除漏区沟槽203内的底层抗反射膜，在源区沟槽202内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构201的顶部表面；以所述底层抗反射层为掩膜，刻蚀所述金属膜205直至暴露出衬底200和部分存储栅结构201表面，形成金属层205a。
[0067] 请参考图12，在去除第二掩膜层206之后，在衬底200和存储栅结构201表面形成填充满源区沟槽202（如图9所示）和漏区沟槽203（如图9所示）的介质层207。
[0068] 所述介质层207用于电隔离若干存储栅结构201，所述介质层207的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种组合，且所述介质层207的材料与侧墙215和第一掩膜层214的材料不同。本实施例中，在形成介质层207之前，在衬底200、第二硅化物层231、金属层205a、侧墙215和存储栅结构201表面形成停止层208，所述介质层207形成于所述停止层208表面，所述停止层208的材料与介质层207的材料不同，本实施例中为氮化硅，所述停止层208用于定义后续刻蚀形成第一开口和第二开口的停止位置。
[0069] 所述介质层207的形成工艺包括：采用沉积工艺在衬底200、第二硅化物层231、金属层205a、侧墙215和存储栅结构201表面形成介质膜，所述介质膜填充满源区沟槽202和漏区沟槽203；采用化学机械抛光工艺对所述介质膜进行平坦化，形成介质层207。所述沉积介质膜的工艺为化学气相沉积工艺或物理气相沉积工艺，所述停止层208的形成工艺为化学气相沉积工艺或物理气相沉积工艺。
[0070] 请参考图13、图14和图15，图15是图13和图14的俯视图，图13是图15沿BB1方向的剖面结构示意图，图14是图15沿DD1方向的剖面结构示意图，在所述介质层207内形成第一导电结构209a和若干第二导电结构209b，若干第二导电结构209b分别位于若干第二硅化物层231表面，所述第一导电结构209a位于源区沟槽202内的金属层205a表面，且位于相邻漏区沟槽203和源区沟槽202内的第一导电结构209a和第二导电结构209b之间具有预设距离。
[0071] 所述第一导电结构209a和若干第二导电结构209b的形成工艺为自对准接触工艺，包括：刻蚀部分介质层207以形成第一开口和若干第二开口，所述第一开口暴露出源区沟槽202内部分金属层205a和部分存储栅结构201的侧壁，若干第二开口分别暴露出若干第二硅化物层231和部分存储栅结构201的侧壁；在所述第一开口和若干第二开口内填充导电材料，在第一开口内形成第一导电结构209a，在第二开口内形成第二导电结构209b。
[0072] 所述第一导电结构209a和第二导电结构209b的形成工艺包括：在介质层207表面、第一开口和第二开口内形成导电层，所述导电层填充满第一开口和第二开口；采用化学机械抛光工艺去除介质层207表面的导电层，使第一开口内的导电层形成第一导电结构209a，第二开口内的导电层形成第二导电结构209b。所述导电层的材料为铜、钨或铝，形成工艺为电镀工艺、化学镀工艺、物理气相沉积工艺、化学气相沉积工艺。在形成导电层之前，还能够在介质层207表面以及第一开口和第二开口内沉积阻挡层，所述阻挡层定义了化学机械抛光工艺的停止位置，而介质层207表面的阻挡层通过化学机械抛光工艺或回刻蚀工艺去除，所述阻挡层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。
[0073] 本实施例中，由于在形成介质层207之前，在衬底200、第二硅化物层231、金属层205a、侧墙215和存储栅结构201表面形成停止层208，则所述刻蚀介质层207的工艺停止于所述停止层208表面，并且通过干法刻蚀或湿法刻蚀以去除第一开口和第二开口底部的停止层208；本实施例中采用湿法刻蚀工艺去除第一开口和第二开口底部的停止层208，所述湿法刻蚀工艺对第一硅化物层221和第二硅化物层231的损伤较小，有利于保证存储器的性能稳定。
[0074] 由于所述控制栅层213顶部表面具有第一掩膜层214，且所述存储栅结构201的侧壁表面具有侧墙215，由于第一掩膜层214和侧墙215的材料与介质层207不同，因此刻蚀介质层207的工艺对第一掩膜层214和侧墙215的损伤较小，因此所述第一开口或第二开口还能够暴露出部分源区沟槽202（如图9所示）或漏区沟槽203（如图9所示）的侧壁以及部分存储栅结构201顶部，而控制栅层213和浮栅层211不会受到损伤，则所形成的第一开口或第二开口的顶部图形尺寸较大，即使相邻存储栅结构201之间的距离较小，也能够保证光刻工艺的精确度。
[0075] 本实施例中，由于所述源区沟槽202底部以及靠近底部的侧壁表面具有金属层205a，且所述金属层205a使源区沟槽202底部的若干第一硅化物层221相互连接，因此所述金属层205a能够作为所形成存储器的源线，用于对源区220施加偏压。
[0076] 为了能够对金属层205a施加偏压，所述金属层205a表面需要形成第二导电结构209b，而且所述第二导电结构209b与第一导电结构209a之间的预设距离大于100埃。由于所述第一导电结构209a和第二导电结构209b顶部之间的距离较大，则第一导电结构209a和第二导电结构209b顶部之间的介质层207不易被击穿，从而避免了第二导电结构209b与第一导电结构209a或金属层205之间因介质层207击穿而产生漏电流。
[0077] 本实施例中，通过自对准硅化工艺在源区表面形成第一硅化物层、在漏区表面形成第二硅化物层，以减小源区和漏区表面的接触电阻。在经过自对准硅化工艺中的退火工艺之后，所述源区沟槽和漏区沟槽的侧壁和底部表面仍覆盖有剩余的金属膜，所述金属膜能够使源区沟槽底部的若干源区相互连接，因此通过去除漏区沟槽内的金属膜，并在源区沟槽底部和靠近底部的部分侧壁表面保留部分剩余金属膜以形成金属层，所述金属层能够使源区沟槽底部的若干源区相互连接，即所述金属层能够作为存储器的源线。由于所述金属层与位于漏区表面的第二导电结构之间距离较大，而且所述金属层和第二导电结构之间具有存储栅结构相互隔离，因此所述金属层和第二导电结构之间不易发生击穿，避免了存储器源线和漏区表面的第二导电结构之间产生漏电流。而且，由于所述金属层已将源区沟槽底部的若干源区相互连接，则形成于所述金属层表面的第一导电结构位置能够任意选择，使第一导电结构和第二导电结构之间的距离增大，能够避免第一导电结构顶部和第二导电结构顶部之间因介质层击穿而产生漏电流。因此，所形成的存储器性能改善，可靠性和稳定性提高。而且，由于利用了自对准硅化工艺中剩余的金属膜形成源线，使制作过程中无需增加过多工艺步骤，形成工艺简单。
[0078] 相应的，本发明的实施例还提供一种采用上述方法所形成的存储器，请继续参考图13、图14和图15，包括：衬底200，所述衬底200表面具有若干平行排列的存储栅结构201，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底200内具有若干源区220，相邻源区220之间具有隔离结构204，所述漏区沟槽底部的衬底200内具有若干漏区
230，相邻漏区230之间具有隔离结构204，且相邻源区沟槽和漏区沟槽内的源区220和漏区
230位置一一对应，所述源区220表面具有第一硅化物层221，所述漏区230表面具有第二硅化物层231；位于源区沟槽底部和靠近底部的部分侧壁表面的金属层205a；位于衬底200和存储栅结构201表面形成填充满源区沟槽和漏区沟槽的介质层207；位于介质层207内的第一导电结构209a和若干第二导电结构209b，所述若干第二导电结构209b分别位于若干第二硅化物层231表面，所述第一导电结构209a位于源区沟槽内的金属层205a表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构209a和第二导电结构209b之间具有预设距离。
230，相邻漏区230之间具有隔离结构204，且相邻源区沟槽和漏区沟槽内的源区220和漏区
230位置一一对应，所述源区220表面具有第一硅化物层221，所述漏区230表面具有第二硅化物层231；位于源区沟槽底部和靠近底部的部分侧壁表面的金属层205a；位于衬底200和存储栅结构201表面形成填充满源区沟槽和漏区沟槽的介质层207；位于介质层207内的第一导电结构209a和若干第二导电结构209b，所述若干第二导电结构209b分别位于若干第二硅化物层231表面，所述第一导电结构209a位于源区沟槽内的金属层205a表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构209a和第二导电结构209b之间具有预设距离。
[0079] 所述存储栅结构201包括：位于衬底200表面的第一栅介质层210、位于第一栅介质层210表面的浮栅层211、位于浮栅层211表面的第二栅介质层212、位于第二栅介质层212表面的控制栅层213、以及位于控制栅层213表面的第一掩膜层214。
[0080] 所述存储栅结构201的侧壁表面具有侧墙215，所述侧墙215的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙215的材料与介质层207的材料不同。所述浮栅层211和控制栅层213的材料包括多晶硅；所述第一栅介质层210、第二栅介质层212和第一掩膜层214的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层214的材料与介质层207的材料不同。所述金属层205a的材料为镍、钴、钛或氮化钛。
所述介质层207与衬底200和存储栅结构201之间具有停止层208，所述停止层208的材料与介质层207的材料不同。位于金属层205a表面的第一导电结构209a与第二导电结构
209b之间的预设距离大于50埃。
所述介质层207与衬底200和存储栅结构201之间具有停止层208，所述停止层208的材料与介质层207的材料不同。位于金属层205a表面的第一导电结构209a与第二导电结构
209b之间的预设距离大于50埃。
[0081] 本实施例中，源区沟槽底部和靠近底部的部分侧壁表面具有金属层，所述金属层将源区沟槽底部的若干源区相互连接，即所述金属层作为存储器的源线。由于所述金属层位于源区沟槽的底部，使得所述金属层与位于漏区表面的第二导电结构之间距离较大，而且所述金属层和第二导电结构之间具有存储栅结构相互隔离，因此所述金属层和第二导电结构之间的介质层不易被击穿，避免了存储器源线和漏区表面的第二导电结构之间产生漏电流。其次，位于金属层表面的第一导电结构和第二导电结构之间的距离增大，进而避免了第一导电结构顶部和第二导电结构顶部之间因介质层击穿而产生漏电流。因此，所形成的存储器性能改善，可靠性和稳定性提高。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种等离子体增强化学气相沉积装置 | 2020-05-11 | 692 |
| 等离子体增强化学气相沉积腔室背板强化 | 2020-05-13 | 526 |
| 一种等离子体增强型化学气相沉积真空设备 | 2020-05-13 | 822 |
| 太阳电池的增强等离子体化学气相沉积工艺 | 2020-05-14 | 533 |
| 一种螺旋波等离子体增强化学气相沉积装置 | 2020-05-14 | 298 |
| 等离子体增强化学气相沉积装置 | 2020-05-12 | 251 |
| 等离子体增强化学气相沉积设备 | 2020-05-12 | 582 |
| 一种等离子体增强化学气相沉积的控制系统 | 2020-05-15 | 236 |
| 上电极结构及等离子体增强化学气相沉积装置 | 2020-05-13 | 475 |
| 等离子体增强式化学气相沉积处理方法 | 2020-05-13 | 670 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈