首页 / 专利库 / 表面处理和涂层 / 表面处理 / 真空镀膜 / 等离子体增强化学气相沉积 / 基于CMOS工艺的集成热电堆红外探测系统及其制作方法

基于CMOS工艺的集成热电堆红外探测系统及其制作方法

阅读:926发布:2022-03-07

专利汇可以提供基于CMOS工艺的集成热电堆红外探测系统及其制作方法专利检索,专利查询,专利分析的服务。并且本 发明 涉及一种基于CMOS工艺的集成 热电堆 红外探测系统及其制作方法,所述红外探测系统分为热电堆红外探测器和CMOS 信号 处理 电路 两部分,改进了MEMS热电堆 传感器 和CMOS 信号处理 电路的兼容性,完全采用CMOS工艺集成热电堆红外探测器和CMOS信号处理电路,通过在传感器单元 正面 精心设计 腐蚀 开口,再利用干法 刻蚀 技术从正面刻蚀 硅 基底,释放传感器三维器件结构,实现了热电堆传感器和信号处理电路的单片集成,采用CMOS工艺将热电堆探测器与信号处理电路制作在同一 块 芯片当中。,下面是基于CMOS工艺的集成热电堆红外探测系统及其制作方法专利的具体信息内容。

1. 一种基于CMOS工艺的集成热电堆红外探测系统,包括基底(1)和位于硅基底(1)上的结构层,其特征是:所述硅基底(1)和结构层由信号处理电路区域(A)和传感器单元(B)组成;
在所述信号处理电路区域(A)中,所述硅基底(1)上光刻形成N阱(13),硅基底(1)上的结构层自底层向上依次为场化层(15)、第二介质层(3-2)、第三介质层(3-3)和第四介质层(3-4),在第二介质层(3-2)和第三介质层(3-3)之间设置第一信号处理电路金属层(5-1),在第三介质层(3-3)和第四介质层(3-4)之间设置第二信号处理电路金属层(5-2),在第四介质层(3-4)的表面设置第三信号处理电路金属层(5-3);在所述场氧化层(15)上设置有PMOS区域(13-1)和NMOS区域(13-2),在PMOS区域(13-1)和NMOS区域(13-2)的底部分别依次设置栅氧化层(16)和信号处理电路多晶硅层(4-1);在所述第二介质层(3-2)和第三介质层(3-3)上分别设置第一通孔(8-1)和第二通孔(8-2);
在所述传感器单元(B)中,硅基底(1)上的结构层自底层向上依次为第一介质层(3-1)、第二介质层(3-2)、第三介质层(3-3)和第四介质层(3-4),在第一介质层(3-1)和第二介质层(3-2)之间设置传感器多晶硅层(4-1’),在第二介质层(3-2)和第三介质层(3-3)之间设置第一金属层(5-1’),第三介质层(3-3)和第四介质层(3-4)之间设置第二金属层(5-2’),第四介质层(3-4)的表面设置第三金属层(5-3’);在所述第二介质层(3-2)中设置第三通孔(8-3),在第三介质层(3-3)中设置第四通孔(8-4);在所述硅基底(1)上的结构层上设置释放孔(9),释放孔(9)由第三金属层(5-3’)延伸至硅基底(1)的上表面;在所述释放孔(9)下方的硅基底(1)上刻蚀形成空腔(2);
在所述第一通孔(8-1)中设置钨塞连接第一信号处理电路金属层(5-1)和信号处理电路多晶硅层(4-1),在第二通孔(8-2)中设置钨塞连接第一信号处理电路金属层(5-1)和第二信号处理电路金属层(5-2),在第三通孔(8-3)中设置钨塞连接传感器多晶硅层(4-1’)和第一金属层(5-1’),在第四通孔(8-4)中设置钨塞连接第一金属层(5-1’)和第二金属层(5-2’)。
2.如权利要求1所述的基于CMOS工艺的集成热电堆红外探测系统,其特征是:所述N阱(13)由硅基底(1)的上表面向硅基底(1)的下表面延伸,并且N阱(13)的深度小于硅基底(1)的厚度,N阱(13)的宽度小于信号处理电路区域(A)的硅基底(1)的宽度。
3.如权利要求1所述的基于CMOS工艺的集成热电堆红外探测系统,其特征是:所述空腔(2)由硅基底(1)的上表面向硅基底(1)的下表面延伸,并且空腔(2)的深度小于硅基底(1)的厚度,空腔(2)的宽度小于传感器单元(B)的硅基底(1)的宽度。
4.如权利要求1所述的基于CMOS工艺的集成热电堆红外探测系统,其特征是:在所述PMOS区域(13-1)和NMOS区域(13-2)中填充二氧化硅
5.如权利要求1所述的基于CMOS工艺的集成热电堆红外探测系统,其特征是:所述第一介质层(3-1)包括氧化硅层(3-1-1)和氮化硅层(3-1-2)。
6.一种基于CMOS工艺的集成热电堆红外探测系统的制作方法,其特征是,包括以下工艺步骤:
(1)选择(100)晶向的硅片作为硅基底(1),在硅基底(1)上氧化生长一层厚度为
0.5μm的氧化硅,在硅基底(1)上光刻形成N阱(13),并在N阱(13)进行离子注入磷;
(2)在硅基底(1)上热氧化生长得到氧化硅层(3-1-1),介质材料为SiO2;
(3)采用低压化学气相沉积法(LPCVD)淀积氮化硅层(3-1-2),材料为Si3N4;在氮化硅层(3-1-2)表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口图形,然后利用反应离子刻蚀(RIE)工艺刻蚀掉开口图形下方的氮化硅层(3-1-2)和氧化硅层(3-1-1),在信号处理电路区域(A)形成刻蚀腔体;
(4)在步骤(3)形成的刻蚀腔体中热氧化生长场氧化层(15);
(5)采用反应离子刻蚀工艺刻蚀去除信号处理电路区域(A)的氮化硅层(3-1-2)和氧化硅层(3-1-1),形成PMOS注入窗口(13-1’)和NMOS注入窗口(13-2’);
(6)在PMOS注入窗口(13-1’)和NMOS注入窗口(13-2’)中热氧化生长栅氧化层(16);
(7)采用等离子体增强化学气相沉积(PECVD)工艺淀积多晶硅,并进行离子注入磷;对多晶硅进行光刻刻蚀,在信号处理电路区域(A)的栅氧化层(16)上形成信号处理电路多晶硅层(4-1),以及在传感器单元(B)的氮化硅层(3-1-2)上形成传感器多晶硅层(4-1’);
(8)将除PMOS注入窗口(13-1’)以外的区域用光刻胶进行保护,向PMOS注入窗口(13-1’)中注入离子,形成PMOS区域(13-1);
(9)将除NMOS注入窗口(13-2’)以外的区域用光刻胶进行保护,向NMOS注入窗口(13-2’)中注入磷离子,形成NMOS区域(13-2);
(10)采用LPCVD工艺淀积第二介质层(3-2),介质材料为SiO2;并且使PMOS区域(13-1)和NMOS区域(13-2)的空腔中填充SiO2;
(11)在第二介质层(3-2)表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口,然后利用RIE工艺刻蚀掉开口图形下方的SiO2,在信号处理电路区域(A)的第二介质层(3-2)上形成第一通孔(8-1),在传感器单元(B)的第二介质层(3-2)上形成第三通孔(8-3),在第一通孔(8-1)和第三通孔(8-3)中填充钨塞;
(12)在第二介质层(3-2)表面淀积金属,并采用光刻刻蚀形成信号处理电路区域(A)的第一信号处理电路金属层(5-1)和传感器单元(B)的第一金属层(5-1’);
(13)采用LPCVD工艺淀积SiO2,得到第三介质层(3-3);在第三介质层(3-3)表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口,然后利用RIE工艺刻蚀掉开口图形下方的SiO2,在信号处理电路区域(A)的第三介质层(3-3)上形成第二通孔(8-2),在传感器单元(B)的第三介质层(3-3)上形成第四通孔(8-4),在第二通孔(8-2)和第四通孔(8-4)中填充钨塞;
(14)在第三介质层(3-3)表面淀积金属铝,并采用光刻刻蚀形成信号处理电路区域(A)的第二信号处理电路金属层(5-2)和传感器单元(B)的第二金属层(5-2’);
(15)采用LPCVD工艺淀积SiO2,得到第四层介质(3-4);
(16)在第四介质层(3-4)表面淀积金属铝,在信号处理电路区域(A)的第四介质层(3-4)表面形成第三信号处理电路金属层(5-3),在传感器单元(B)的第四介质层(3-4)表面形成第三金属层(5-3’);在传感器单元(B)的第三金属层(5-3’)上采用光刻刻蚀形成腐蚀开口(6);
(17)采用各向异性反应离子刻蚀除去腐蚀开口(6)下方的SiO2和Si3N4,直到到达硅基底(1)的上表面,从而在硅基底(1)上的结构层形成垂直于硅基底的释放孔(9);
(18)通过释放孔(9)采用各项同性反应离子刻蚀,在释放孔(9)下的硅基底(1)上形成空腔(2)。

说明书全文

基于CMOS工艺的集成热电堆红外探测系统及其制作方法

技术领域

[0001] 本发明涉及一种基于CMOS工艺的集成热电堆红外探测系统及其制作方法,尤其是一种基于MEMS传感器和CMOS信号处理电路的热电堆红外探测系统及其制作方法,属于红外探测技术领域。

背景技术

[0002] 红外探测器是红外系统中最关键的元件之一。 热电堆红外探测器是较早发展的一种非制冷型红外探测器,其工作原理基于赛贝克效应,即两种不同电导体或半导体材料的温度差异导致两种材料之间产生电压差。由于热电堆红外探测器具有体积小、可以室温下工作、宽谱红外辐射响应、能够检测恒定辐射量,并且制备成本低等优势,在安全监视、医学治疗、生命探测等方面有广泛应用。
[0003] 早期的热电堆红外温度传感器是将热偶材料沉积在塑料或者衬底之上获得的,这种方法获得的器件尺寸大,不易批量生产。随着MEMS技术的应用,出现了微机械热电堆红外温度传感器。采用MEMS工艺制作的微机械热电堆红外温度传感器由于能够有效降低其热传导、提高集成度,性能比传统热电堆器件有较大幅度提升。随着 MEMS 技术的发展,各种 MEMS 红外线温度传感器开始崭露头。但其工艺方法多采用背向腐蚀技术,需要双面对准光刻,对设备要求高,方法复杂且与标准CMOS工艺兼容性差,不利于实现传感器与信号处理电路单片集成。
[0004] 由于MEMS和CMOS工艺的相似性,如何将热电堆传感器和信号处理电路实现单片集成是研究者们关注的另一方向。随着IC(integrated circuit)工艺的不断发展,工艺平持续提高,特征尺寸不断下降,给热电堆集成红外探测器的制作提供了一种低成本和高可靠性的方法,同时通过标准CMOS工艺制作的热电堆探测器比较容易与信号处理电路集成,制作在同一芯片当中,提高探测器输出信号质量,实现传感器系统微型化与智能化。

发明内容

[0005] 本发明的目的是克服现有技术中存在的不足,提供一种基于CMOS工艺的集成热电堆红外探测系统及其制作方法,实现了热电堆传感器和信号处理电路的单片集成,采用CMOS工艺将热电堆探测器与信号处理电路制作在同一块芯片当中。
[0006] 按照本发明提供的技术方案,所述基于CMOS工艺的集成热电堆红外探测系统,包括基底和位于硅基底上的结构层,其特征是:所述硅基底和结构层由信号处理电路区域和传感器单元组成;
[0007] 在所述信号处理电路区域中,在所述硅底基上光刻形成N阱,硅基底上的结构层自底层向上依次为场氧化层、第二介质层、第三介质层和第四介质层,在第二介质层和第三介质层之间设置第一信号处理电路金属层,在第三介质层和第四介质层之间设置第二信号处理电路金属层,在第四介质层的表面设置第三信号处理电路金属层;在所述场氧化层上设置有PMOS区域和NMOS区域,在PMOS区域和NMOS区域的底部分别依次设置栅氧化层和信号处理电路多晶硅层在所述第二介质层和第三介质层上分别设置第一通孔和第二通孔;
[0008] 在所述传感器单元中,硅基底上的结构层自底层向上依次为第一介质层、第二介质层、第三介质层和第四介质层,在第一介质层和第二介质层之间设置传感器多晶硅层,在第二介质层和第三介质层之间设置第一金属层,第三介质层和第四介质层之间设置第二金属层,第四介质层的表面设置第三金属层;在所述第二介质层中设置第三通孔,在第三介质层中设置第四通孔;在所述硅基底上的结构层上设置释放孔,释放孔由第三金属层延伸至硅基底的上表面;在所述释放孔下方的硅基底上刻蚀形成空腔。
[0009] 所述N阱由硅基底的上表面向硅基底的下表面延伸,并且N阱的深度小于硅基底的厚度,N阱的宽度小于信号处理电路区域的硅基底的宽度。
[0010] 所述空腔由硅基底的上表面向硅基底的下表面延伸,并且空腔的深度小于硅基底的厚度,空腔的宽度小于传感器单元的硅基底的宽度。
[0011] 在所述PMOS区域和NMOS区域中填充二氧化硅
[0012] 在所述第一通孔中设置钨塞连接第一信号处理电路金属层和信号处理电路多晶硅层,在第二通孔中设置钨塞连接第一信号处理电路金属层和第二信号处理电路金属层,在第三通孔中设置钨塞连接传感器多晶硅层和第一金属层,在第四通孔中设置钨塞连接第一金属层和第二金属层。
[0013] 所述第一介质层包括氧化硅层和氮化硅层。
[0014] 所述基于CMOS工艺的集成热电堆红外探测系统的制作方法,其特征是,包括以下工艺步骤:
[0015] (1)选择(100)晶向的硅片作为硅基底,在硅基底上氧化生长一层厚度为0.5μm的氧化硅,在硅基底上光刻形成N阱,并在N阱进行离子注入磷;
[0016] (2)在硅基底上热氧化生长得到氧化硅层,介质材料为SiO2;
[0017] (3)采用低压化学气相沉积法(LPCVD)淀积氮化硅层,材料为Si3N4;在氮化硅层表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口图形,然后利用反应离子刻蚀(RIE)工艺刻蚀掉开口图形下方的氮化硅层和氧化硅层,在信号处理电路区域形成刻蚀腔体;
[0018] (4)在步骤(3)形成的刻蚀腔体中热氧化生长场氧化层;
[0019] (5)采用反应离子刻蚀工艺刻蚀去除信号处理电路区域的氮化硅层和氧化硅层,形成PMOS注入窗口和NMOS注入窗口;
[0020] (6)在PMOS注入窗口和NMOS注入窗口中热氧化生长栅氧化层;
[0021] (7)采用等离子体增强化学气相沉积(PECVD)工艺淀积多晶硅,并进行离子注入磷;对多晶硅进行光刻刻蚀,在信号处理电路区域的栅氧化层上形成信号处理电路多晶硅层,以及在传感器单元的氮化硅层上形成传感器多晶硅层;
[0022] (8)将除PMOS注入窗口以外的区域用光刻胶进行保护,向PMOS注入窗口中注入离子,形成PMOS区域;
[0023] (9)将除NMOS注入窗口以外的区域用光刻胶进行保护,向NMOS注入窗口中注入磷离子,形成NMOS区域;
[0024] (10)采用LPCVD工艺淀积第二介质层,介质材料为SiO2;并且使PMOS区域和NMOS区域的空腔中填充SiO2;
[0025] (11)在第二介质层表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口,然后利用RIE工艺刻蚀掉开口图形下方的SiO2,在信号处理电路区域的第二介质层上形成第一通孔,在传感器单元的第二介质层上形成第三通孔,在第一通孔和第三通孔中填充钨塞;
[0026] (12)在第二介质层表面淀积金属铝,并采用光刻刻蚀形成信号处理电路区域的第一信号处理电路金属层和传感器单元的第一金属层;
[0027] (13)采用LPCVD工艺淀积SiO2,得到第三介质层;在第三介质层表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口,然后利用RIE工艺刻蚀掉开口图形下方的SiO2,在信号处理电路区域的第三介质层上形成第二通孔,在传感器单元的第三介质层上形成第四通孔,在第二通孔和第四通孔中填充钨塞;
[0028] (14)在第三介质层表面淀积金属铝,并采用光刻刻蚀形成信号处理电路区域的第二信号处理电路金属层和传感器单元的第二金属层;
[0029] (15)采用LPCVD工艺淀积SiO2,得到第四层介质;
[0030] (16)在第四介质层表面淀积金属铝,在信号处理电路区域的第四介质层表面形成第三信号处理电路金属层,在传感器单元的第四介质层表面形成第三金属层;在传感器单元的第三金属层上采用光刻刻蚀形成腐蚀开口;
[0031] (17)采用各向异性反应离子刻蚀除去腐蚀开口下方的SiO2和Si3N4,直到到达硅基底的上表面,从而在硅基底上的结构层形成垂直于硅基底的释放孔;
[0032] (18)通过释放孔采用各项同性反应离子刻蚀,在释放孔下的硅基底上形成空腔。
[0033] 本发明具有以下优点:(1)本发明所述的红外探测系统可以分为热电堆红外探测器和CMOS信号处理电路两部分,本发明充分考虑并实现了热电堆传感器和信号处理电路的工艺兼容性,从材料选择,结构设计,工艺次序等方面做了改善;(2)本发明改进了MEMS热电堆传感器和CMOS信号处理电路的兼容性,完全采用CMOS工艺集成热电堆红外探测器和CMOS信号处理电路,通过在传感器单元正面精心设计腐蚀开口,再利用干法刻蚀技术从正面刻蚀硅基底,释放传感器三维器件结构;干法刻蚀具有很好的选择性,选用XeF2作为工作气体,可以只刻蚀硅基底而对铝、多晶硅等材料腐蚀速率极小;(3)本发明采用CMOS工艺中最常用的材料金属Al/多晶硅构成热电偶附图说明
[0034] 图1为本发明所述集成热电堆红外探测系统的框图
[0035] 图2为本发明所述集成热电堆红外探测系统的剖面图。
[0036] 图3~图20为本发明的制造工艺流程图,其中:
[0037] 图3为得到N阱的示意图。
[0038] 图4为得到氧化硅层的示意图。
[0039] 图5为得到氮化硅层的示意图。
[0040] 图6为得到场氧化层的示意图。
[0041] 图7为得到PMOS注入窗口和NMOS注入窗口的示意图。
[0042] 图8为得到栅氧化层的示意图。
[0043] 图9为得到信号处理电路多晶硅层和传感器多晶硅层的示意图。
[0044] 图10为得到PMOS区域的示意图。
[0045] 图11为得到NMOS区域的示意图。
[0046] 图12为得到第二介质层的示意图。
[0047] 图13为得到第一通孔和第三通孔的示意图。
[0048] 图14为得到第一信号处理电路金属层和第一金属层的示意图。
[0049] 图15为得到第三介质层、第二通孔和第四通孔的示意图。
[0050] 图16为得到第二信号处理电路金属层和第二金属层的示意图。
[0051] 图17为得到第四介质层的示意图。
[0052] 图18为得到第三信号处理电路金属层、第三金属层的示意图。
[0053] 图19为形成释放孔的示意图。
[0054] 图20为形成空腔的示意图。
[0055] 所述信号处理电路区域A包括硅基底1、信号处理电路多晶硅层4-1、第一信号处理电路金属层5-1、第二信号处理电路金属层5-2、第三信号处理电路金属层5-3、第二介质层3-2、第三介质层3-3、第四介质层3-4、第一通孔8-1、第二通孔8-2、N阱13、PMOS区域13-1、NMOS区域13-2、场氧化层15、栅氧化层16;
[0056] 所述传感器单元B包括硅基底1、空腔2、第一介质层3-1、第二介质层3-2、第三介质层3-3、第四介质层3-4、传感器多晶硅层4-1’、第一金属层5-1’、 第二金属层5-2’、第三金属层5-3’、第三通孔8-3、第四通孔8-4、释放孔9。

具体实施方式

[0057] 下面结合具体附图对本发明作进一步说明。
[0058] 如图2所示:所述基于CMOS工艺的集成热电堆红外探测系统包括硅基底1和位于硅基底1上的结构层,硅基底1和结构层由信号处理电路区域A和传感器单元B组成;
[0059] 如图20所示,在所述信号处理电路区域A中,硅基底1上的结构层自底层向上依次为场氧化层15、第二介质层3-2、第三介质层3-3和第四介质层3-4,在第二介质层3-2和第三介质层3-3之间设置第一信号处理电路金属层5-1,在第三介质层3-3和第四介质层3-4之间设置第二信号处理电路金属层5-2,在第四介质层3-4的表面设置第三信号处理电路金属层5-3;在所述场氧化层15上设置有PMOS区域13-1和NMOS区域13-2,在PMOS区域13-1和NMOS区域13-2的底部分别依次设置栅氧化层16和信号处理电路多晶硅层4-1,在PMOS区域13-1和NMOS区域13-2中填充二氧化硅;在所述第二介质层3-2和第三介质层3-3上分别设置第一通孔8-1和第二通孔8-2,第一通孔8-1中设置钨塞连接第一信号处理电路金属层5-1和信号处理电路多晶硅层4-1,第二通孔8-2中设置钨塞连接第一信号处理电路金属层5-1和第二信号处理电路金属层5-2;在所述硅底基1上光刻形成N阱13,N阱13由硅基底1的上表面向硅基底1的下表面延伸,并且N阱13的深度小于硅基底1的厚度,N阱13的宽度小于信号处理电路区域A的硅基底1的宽度;
[0060] 如图20所示,在所述传感器单元B中,硅基底1上的结构层自底层向上依次为第一介质层3-1、第二介质层3-2、第三介质层3-3和第四介质层3-4,在第一介质层3-1和第二介质层3-2之间设置传感器多晶硅层4-1’,在第二介质层3-2和第三介质层3-3之间设置第一金属层5-1’,第三介质层3-3和第四介质层3-4之间设置第二金属层5-2’,第四介质层3-4的表面设置第三金属层5-3’;在所述第二介质层3-2中设置第三通孔8-3,在第三介质层3-3中设置第四通孔8-4,第三通孔8-3中设置钨塞连接传感器多晶硅层4-1’和第一金属层5-1’,第四通孔8-4中设置钨塞连接第一金属层5-1’和第二金属层5-2’;在所述传感器单元B的硅基底1上的结构层上设置释放孔9,释放孔9由第三金属层5-3’延伸至硅基底1的上表面;在所述释放孔9下方的硅基底1上刻蚀形成空腔2,空腔2由硅基底1的上表面向硅基底1的下表面延伸,并且空腔2的深度小于硅基底1的厚度,空腔2的宽度小于传感器单元B的硅基底1的宽度;
[0061] 所述传感器单元B的电信号由第一金属层5-1’、第二金属层5-2’引出并与信号处理电路相连接;
[0062] 如图20所示,所述第一介质层3-1包括氧化硅层3-1-1和氮化硅层3-1-2。
[0063] 均匀辐射于热电堆传感器表面时,热电堆热结区与冷结区上升温度不同,热结区的温度T1与冷结区的温度T2之间形成温度差ΔT=T1-T2,从第一金属层5-1’和第二金属层5-2’的输出电压为Vout=(T1-T2)(S1-S2),其中S1、S2分别为多晶硅和金属铝的塞贝克系数
[0064] 本发明所述基于CMOS工艺的集成热电堆红外探测系统在制作方法上采用标准CMOS工艺,热电堆探测器与信号处理电路同时制作,主要工艺步骤包括:
[0065] (1)选择(100)晶向的P+硅片作为硅基底1,电阻率为10Ωcm,在硅基底1上氧化生长厚度为0.5μm的氧化硅,在硅基底1上光刻形成N阱13,并在N阱13进行离子注入-2磷,剂量为2E12cm ,能量为70keV,阱区推进,结深为6μm(如图3所示);该步骤的目的是在CMOS信号处理电路A区域形成N阱13,对传感器单元B区域没有影响;
[0066] (2)如图4所示,在硅基底1上热氧化生长得到氧化硅层3-1-1,介质材料为SiO2,厚度为5000Å,氧化温度为950℃,氧气的含量为60%;
[0067] (3)如图5所示,采用低压化学气相沉积法(LPCVD)淀积厚度为2000Å的氮化硅层3-1-2,材料为Si3N4;在氮化硅层3-1-2表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口图形,然后利用反应离子刻蚀(RIE)工艺刻蚀掉开口图形下方的氮化硅层3-1-2和氧化硅层3-1-1,在信号处理电路区域A形成刻蚀腔体;在所述RIE刻蚀时的射频功率为
150W,压为400mTorr,刻蚀气体为CHF3、He和SF6混合气体,流量分别为7sccm、100sccm和30sccm;
[0068] (4)如图6所示,在步骤(3)形成的刻蚀腔体中热氧化生长厚度为0.7μm的场氧化层15,氧化温度为950℃,氧气的含量为60%;
[0069] (5)如图7所示,采用反应离子刻蚀工艺刻蚀去除信号处理电路区域A的氮化硅层3-1-2和氧化硅层3-1-1,形成PMOS注入窗口13-1’和NMOS注入窗口13-2’;刻蚀时的射频功率为150W,压力为400mTorr,刻蚀气体为CHF3、He和SF6混合气体,流量分别为7 sccm 、100 sccm 和30sccm;
[0070] (6)如图8所示,在步骤(5)刻蚀后形成的PMOS注入窗口13-1’和NMOS注入窗口13-2’中热氧化生长一层厚度为0.15μm的栅氧化层16,氧化温度为950℃,氧气的含量为
60%;
[0071] (7)如图9所示,采用等离子体增强化学气相沉积(PECVD)工艺淀积多晶硅,厚度-2为0.9μm,并进行离子注入磷,剂量为6E15cm ,能量为100keV;对多晶硅进行光刻刻蚀,在信号处理电路区域A的栅氧化层16上形成信号处理电路多晶硅层4-1,以及在传感器单元B的氮化硅层3-1-2上形成传感器多晶硅层4-1’;
[0072] (8)如图10所示,将除PMOS注入窗口13-1’以外的区域用光刻胶进行保护,向-2PMOS注入窗口13-1’中注入硼离子,剂量为10E15cm ,能量为70keV,形成PMOS区域13-1;
[0073] (9)如图11所示,将除NMOS注入窗口13-2’以外的区域用光刻胶进行保护,向-2NMOS注入窗口13-2’中注入磷离子,剂量为8E15cm ,能量为70keV,形成NMOS区域13-2;
[0074] (10)如图12所示,采用LPCVD工艺淀积第二介质层3-2,介质材料为SiO2,厚度为1μm,淀积时的温度为620℃,压强为200mTorr(毫托),SiH4的流量为130sccm;并且使PMOS区域13-1和NMOS区域13-2的空腔中填充SiO2;
[0075] (11)如图13所示,在第二介质层3-2表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口,然后利用RIE工艺刻蚀掉开口图形下方的SiO2,在信号处理电路区域A的第二介质层3-2上形成第一通孔8-1,在传感器单元B的第二介质层3-2上形成第三通孔8-3,在第一通孔8-1和第三通孔8-3中填充钨塞,用于实现上下两层材料间的电连接;所述RIE刻蚀时的射频功率为150W,压力为400mTorr,刻蚀气体为CHF3、He和SF6混合气体,流量分别为7sccm、100sccm和30sccm;
[0076] (12)如图14所示,在第二介质层3-2表面淀积金属铝,厚度为0.4μm,并采用光刻刻蚀形成信号处理电路区域A的第一信号处理电路金属层5-1和传感器单元B的第一金属层5-1’;
[0077] (13)如图15所示,采用LPCVD工艺淀积SiO2,得到厚度为0.8μm的第三介质层3-3;在第三介质层3-3表面旋涂光刻胶,通过光刻工艺在光刻胶上形成光刻胶开口,然后利用RIE工艺刻蚀掉开口图形下方的SiO2,在信号处理电路区域A的第三介质层3-3上形成第二通孔8-2,在传感器单元B的第三介质层3-3上形成第四通孔8-4,在第二通孔8-2和第四通孔8-4中填充钨塞,用于实现上下两层材料间的电连接;所述RIE刻蚀时的射频功率为150W,压力为400mTorr,刻蚀气体为CHF3、He和SF6混合气体,流量分别为7sccm、100sccm和30sccm;
[0078] (14)如图16所示,在第三介质层3-3表面淀积金属铝,厚度为0.4μm,并采用光刻刻蚀形成信号处理电路区域A的第二信号处理电路金属层5-2和传感器单元B的第二金属层5-2’;
[0079] (15)如图17所示,采用LPCVD工艺淀积SiO2,得到厚度为1μm的第四层介质3-4;
[0080] (16)如图18所示,在第四介质层3-4表面淀积0.4μm金属铝,在信号处理电路区域A的第四介质层3-4表面形成第三信号处理电路金属层5-3,在传感器单元B的第四介质层3-4表面形成第三金属层5-3’;在传感器单元B的第三金属层5-3’上采用光刻刻蚀形成腐蚀开口6;
[0081] (17)如图19所示,利用 CHF3和 He混合气体进行各向异性反应离子刻蚀除去腐蚀开口6下方的SiO2和Si3N4,直到到达硅基底1的上表面,从而在硅基底1上的结构层形成垂直于硅基底的释放孔9;所述刻蚀速率为1000~2000Å/min,刻蚀时间为10min,CHF3和He的气体流量分别为60sccm、50sccm;
[0082] (18)如图20所示,通过释放孔9使用XeF2和 O2混合气体进行各项同性反应离子刻蚀,在释放孔9下的硅基底1上形成空腔2;其中,氧气的含量为30%,刻蚀温度为550℃,功率为150W,压力为400mTorr,XeF2和O2的气体流量分别为100sccm、30sccm。
[0083] 如图1所示,本发明所述集成热电堆红外探测系统将热电堆传感器100与信号处理电路集成,信号处理电路包括用于读出传感器微弱电信号的斩波放大器200、用于模数转换的Σ-ΔAD转换器300、数字信号处理单元400以及用于测量硅基底绝对温度的局部温度传感单元500。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈