脉冲式直流等离子体蚀刻方法以及设备
阅读：1009发布：2020-05-26
专利汇可以提供脉冲式直流等离子体蚀刻方法以及设备专利检索，专利查询，专利分析的服务。并且在一个方面，揭示了一种 等离子体 蚀刻 设备，该 等离子体蚀刻 设备包括具有处理腔室的腔室主体，该处理腔室适用于接收 基板 ；耦接至射频(RF) 电极 的射频(RF)源；位于该处理腔室中并适用于 支撑 基板的 基座 ；数个导电销，适用于在处理过程中 接触 及支撑该基板；以及电耦接至该数个导电销的直流(DC) 偏压 源。亦提供了蚀刻方法及许多其他的方面。，下面是脉冲式直流等离子体蚀刻方法以及设备专利的具体信息内容。
1.一种等离子体蚀刻设备，包含：
具有处理腔室的腔室主体，该处理腔室适用于接收基板；
射频(RF)源，耦接至RF电极；
基座，位于该处理腔室中并适用于支撑基板；
数个导电销，适用于在处理过程中接触及支撑该基板；以及
直流(DC)偏压源，耦接至该数个导电销。
2.如权利要求1所述的等离子体蚀刻设备，其中该数个导电销通过该基座，并且该基座为静止的。
3.如权利要求1所述的等离子体蚀刻设备，其中该导电销的数量包含多于三个。
4.如权利要求1所述的等离子体蚀刻设备，其中该基座包含加热器。
5.如权利要求1所述的等离子体蚀刻设备，其中该基座包含陶瓷，该陶瓷具有多个孔，所述多个孔接收所述数个导电销。
6.如权利要求1所述的等离子体蚀刻设备，包含控制器，该控制器具有：
RF脉冲产生器，耦接至该RF源并适用于产生RF脉冲；以及
DC脉冲产生器，耦接至该DC偏压源并适用于产生DC偏压脉冲。
7.如权利要求6所述的等离子体蚀刻设备，其中每个该RF脉冲产生器和该DC脉冲产生器是通过主时钟同步。
8.如权利要求6所述的等离子体蚀刻设备，其中每个该RF脉冲产生器和该DC脉冲产生器可以相对于主时钟包括一延迟。
9.如权利要求6所述的等离子体蚀刻设备，其中该DC脉冲产生器产生DC偏压脉冲，该DC偏压脉冲具有介于10％和90％之间的占空比(duty cycle)。
10.一种等离子体蚀刻方法，包含：
在处理腔室内提供基板；
提供处理气体到该处理腔室；
使该处理腔室中的该处理气体曝露于RF脉冲；以及
通过与该基板处于导电接触的导电销提供DC偏压脉冲到该基板。
11.如权利要求10所述的方法，包含改变该DC偏压脉冲的频率。
12.如权利要求10所述的方法，包含改变该RF脉冲的频率和改变该DC偏压脉冲的频率。
13.如权利要求10所述的方法，包含改变该DC偏压脉冲的占空比(duty cycle)。
14.如权利要求10所述的方法，包含调制该DC偏压脉冲的幅度。
15.如权利要求10所述的方法，包含从该基板去除铜残留物。
脉冲式直流等离子体蚀刻方法以及设备
相关申请的交叉引用
[0001] 本申请主张于2013年3月13日提出，标题为“脉冲式直流等离子体蚀刻方法以及设备(PULSED DC PLASMA ETCHING PROCESS AND APPARATUS)”，申请号为61/779,296的美国临时专利申请(代理人档案编号17758/L)的优先权权益，为了所有的目的将该申请并入本文中。
技术领域
背景技术
[0003] 在半导体基板的制造中，等离子体蚀刻工艺可被用来去除一个或材料层或膜，或在基板上形成图案或类似物(例如形成图案化的硅晶圆)。随着临界尺寸持续缩小，更严密地控制蚀刻工艺成为期望，以实现良好的沟槽轮廓、晶圆内均匀度以及实现更精确的临界尺寸(CD)控制。
[0004] 一种先前的蚀刻工艺使用了等离子体射频(RF)源的脉冲。射频源控制可以促成相对独立控制的离子(反应蚀刻剂)密度和能量分布，以便放宽工艺时间窗口(process window)。该脉冲可以是同步的，以在射频正/负周期中提供改良的工艺控制。然而，射频脉冲的技术在复杂的实施方面可能会有缺点，而且难以达到精确的控制。
[0006] 因此，为了改良的CD控制需要有改良的蚀刻方法和设备。
发明内容
[0007] 在第一方面，提供了一种等离子体蚀刻设备。该等离子体蚀刻设备包括具有处理腔室的腔室主体，该处理腔室适用于接收基板；耦接至射频(RF)偏压源的射频(RF)电极；位于该处理腔室中并适用于支撑基板的基座；数个导电销，适用于在处理过程中接触及支撑该基板；以及耦接至该数个导电销的脉冲式DC偏压源。
[0008] 在另一个方面，提供了一种等离子体蚀刻方法。该等离子体蚀刻方法包括在处理腔室内提供基板；提供处理气体到该处理腔室；使该处理腔室中的该处理气体曝露于RF脉冲；以及通过与该基板处于导电接触的导电销提供DC偏压脉冲到该基板。
附图说明
[0010] 图1图示依据实施例的基板蚀刻设备的部分侧平面图。
[0011] 图2A图示依据实施例的DC偏压导电销组件的部分俯视图，本图图示DC偏压导电销的可能位置。
[0012] 图2B图示依据实施例的DC偏压导电销组件的侧视图。
[0013] 图3图示依据实施例相对于主时钟脉冲的RF脉冲和DC偏压脉冲的图形图。
[0014] 图4图示依据实施例的等离子体蚀刻方法的流程图。
具体实施方式
[0015] 本文所述的实施例是关于适用于蚀刻基板表面(例如一个或更多个层)的设备和方法。特别的是，在一些实施例中提供了适以提供金属蚀刻的改良蚀刻方法。例如，该方法和系统可用于在半导体处理中蚀刻材料，而且特别的是，该方法和系统可用于处理基板上等于或小于20nm的特征尺寸。
[0016] 本发明的实施例包括射频(RF)脉冲源和施加到基板的脉冲直流(DC)偏压的组合。该脉冲直流偏压是通过与基板直接电接触而设置的导电性DC偏压销来提供。导电性DC偏压销为DC偏压导体组件的一部分，该DC偏压导体组件升举基板而且还提供DC偏压脉冲到基板来完成改良的基板蚀刻。
[0017] 以下参照本文中的图1-4来描述本发明实施例的这些和其他方面。
[0018] 图1图示基板蚀刻设备100及其组件的部分剖面侧视图。基板蚀刻设备100适以耦接到主机(mainframe)部分104并被配置成适以接收处理腔室105内的基板102及在基板102上执行蚀刻工艺，处理腔室105形成于基板蚀刻设备100的主体106中。基板102(以虚线图示)可以是任何适当的待蚀刻基板，诸如掺杂的或未掺杂的硅基板、III-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上硅(SOI)基板、显示器基板例如液晶显示器(LCD)基板、等离子体显示器基板、电致发光(EL)灯显示器基板、发光二极管(LED)基板、太阳能电池阵列基板、太阳能面板基板或类似者。也可以处理其他的基板。在一些实施例中，基板102可以是其上形成有图案或掩膜的半导体晶圆。
[0019] 在一些实施例中，基板102可以具有设置在其上的一个或更多个层。该一个或更多个层可以被以任何适当的方式沉积，例如通过电镀、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或类似者。该一个或更多个层可以是任何适用于正在被制造的特定元件的层。
[0020] 例如，在一些实施例中，该一个或更多个层可以包含一个或更多个介电层。在这样的实施例中，该一个或更多个介电层可以包含氧化硅(SiO2)、氮化硅(SiN)、低k或高k材料或类似者。本文所使用的低k材料具有的介电常数约小于氧化硅(SiO2)的介电常数。因此，高k材料具有大于氧化硅的介电常数。在一些实施例中，其中该介电层包含低k材料，则该低k材料可以是掺杂碳的介电质材料，例如掺杂碳的氧化硅(SiOC)、有机聚合物(例如聚酰亚胺、聚对二甲苯或类似者)、掺杂有机物的硅玻璃(OSG)、掺杂氟的硅玻璃(FSG)或类似者。在实施例中，该介电层为高k材料，例如氧化硅(SiO2)、氧化铪(HfO2)、氧化锆(ZrO2)、硅酸铪(HfSiO)、或氧化铝(Al2O3)或类似者。在一些实施例中，该一个或更多个层可以包含一层或更多的导电材料层，例如金属。在这样的实施例中，该金属可以包含铜(Cu)、铝(Al)、钨(W)、钛(Ti)、上述金属的合金、上述金属的组合或类似物。
[0021] 在一些实施例中，基板102可以包括图案化的掩膜层，该图案化的掩膜层可以在基板102上界定一个或更多个待蚀刻的特征。在一些实施例中，该一个或更多个待蚀刻的特征可以是高深宽比的特征，其中该一个或更多个特征具有大于约10:1的深宽比。该图案化掩膜层可以是任何适当的掩膜层，例如硬掩膜、光阻层或上述的组合。也可以使用任何适当的掩膜层组合物。该掩膜层可以具有任何能够提供适当模板的适当形状，该模板用于将待蚀刻特征界定于基板102的一个或更多个层中。例如，在一些实施例中，可以经由蚀刻工艺形成该图案化的掩膜层。在一些实施例中，可以使用该图案化的掩膜层来界定先进的或非常小的特征，例如非常小的节点元件(例如约20nm的特征或更小的节点)。可以经由任何适当的技术来形成该图案化的掩膜层，例如间隔物掩膜图案化技术。
[0022] 基板蚀刻设备100进一步包括盖体107，盖体107包含主体106的一部分，该部分可被移除以满足处理腔室105的需求。主体106包括狭缝开口108，狭缝开口108允许基板102被机器人(未图示)的端效器109从移送室111插入处理腔室105，以进行蚀刻工艺。蚀刻工艺在处理腔室105完成之后，端效器109可以从处理腔室105移出基板102。在工艺过程中，狭缝开口108可以通过狭缝阀装置110密闭。狭缝阀装置110可以具有覆盖开口108的狭缝阀门。狭缝阀装置110可以包括任何适当的狭缝阀构造，例如美国专利第6,173,938号；第6,347,918号及第7,007,919号中所教示的。在一些实施例中，狭缝阀110可以是例如L型移动狭缝阀。
[0023] 基板蚀刻设备100还包括配置成适合于提供处理气体113进入处理腔室105的气体供应组件112。气体供应组件112可以包括处理气源114、一个或更多个流量控制装置，例如一个或更多个质量流量控制器116及/或一个或更多个流量控制阀118。处理气源114可以包含一个或更多个含有一种或更多种处理气体的加压容器。
[0024] 在描绘的实施例中，第一处理气体113可以通过形成在主体106的侧壁中的第一入口122被提供到预备腔室120。其中形成有数个通道的喷洒头124可以将预备腔室120与处理腔室105分离，并且用作为在第一处理气体113流入处理腔室105时均匀地分配第一处理气体113。可以同时在第二入口123将第二气体直接引入处理腔室105。第二处理气体可以通过与第一气体113协同反应而发挥协助或增强处理的功能，并有助于清洗处理腔室105。
[0025] 第一处理气体113可以包含任何适用于形成等离子体的一种或多种气体，以蚀刻该一个或更多个层及/或基板102。例如，在一些实施例中，该第一处理气体可以包含氢氟碳化合物(CxHyFz)中的至少一者、含卤素气体例如氯(Cl2)或溴(Br2)、氧(O2)、三氟化氮(NF3)、六氟化硫(SF6)、氢气(H2)或类似者。第一处理气体113可以被以任何适当的流动速率提供，例如约10sccm至约1,000sccm。也可以使用其他适当的流动速率。
[0026] 选择性地，载气可以被与第一处理气体113一起提供或作为第一处理气体113。该载气可以是任何一种或更多种惰性气体，例如氮(N2)、氦(He)、氩(Ar)、氙(Xe)或类似者。在一些实施例中，该载气可以被以约10sccm至约1000sccm的流动速率提供。也可以使用其他适当的流动速率。
[0027] 在描绘的实施例中，RF电极126位于预备腔室120中，而且RF电极126可在预备腔室120中以第一频率操作并适于在处理腔室105中产生等离子体。RF电极126可以包含用于维持电压的导电金属板材及陶瓷绝缘片，此为传统的。RF电极126被电耦接到RF源127并由RF源127驱动。RF源127响应于来自RF脉冲产生器128的讯号而被驱动，这将在下面进一步解释。
[0028] 基板蚀刻设备100还包括基座129，基座129位于处理腔室105中并且有时适于支撑基板102。基座129被固定地安装在主体106上。基座129可以包括加热器130(图2B)，加热器130可以在蚀刻工艺开始之前被操作来加热基板102。加热器130可以是适当的加热器，例如电阻加热器，而且可以操作来将基座129加热到例如介于约30℃至约250℃之间的温度或更高的温度。也可以使用其他的温度。在处理过程中，数个导电销131(标示了几个)被配置并适于在蚀刻工艺过程中在处理腔室105内将基板102升举、接触及支撑于界定的高度，如图1所示。
[0029] 数个导电销131可以是导电销组件132的一部分，导电销组件132包含底座133，且导电销131从底座133延伸出。导电销131的数量可以是三个以上。在一些实施例中，导电销131的数量可以是例如五个或更多，或甚至9个或更多。也可以使用更多或更少数量的导电销131。导电销131可以由导电金属所制成，例如W/Ti合金，而且可以具有约30mm和约60mm之间的长度及约5mm和约15mm之间的直径。也可以使用其他的尺寸和材料。在等离子体处理过程中，基板102应被导电销131放置在离喷洒头124约10mm和约50mm之间的距离。处理过程中使用导电销131的电连接可以在脉冲期间避免感应的电荷跳升/跳降。
[0030] 图2A和图2B图示导电销组件132和到导电销组件132的电连接。耦接到底座133的致动器134可以被致动而在垂直方向上升举或降低导电销131，从而在处理过程中在不同的时间升举或降低基板102。第一和第二电缆线136、138电连接到导电销组件132。
底座133可以是导电的金属，例如钢、铜或铝。在描绘的实施例中，直流偏压源140通过电缆线136被电耦接到数个导电销131，电缆线136被耦接到导电底座133。直流脉冲产生器
142(图1)提供脉冲化的驱动讯号到直流偏压源140，并且脉冲直流偏压被提供到导电销
131。为了隔离致动器134，到底座133的连接可以包含绝缘连接器144。
底座133可以是导电的金属，例如钢、铜或铝。在描绘的实施例中，直流偏压源140通过电缆线136被电耦接到数个导电销131，电缆线136被耦接到导电底座133。直流脉冲产生器
142(图1)提供脉冲化的驱动讯号到直流偏压源140，并且脉冲直流偏压被提供到导电销
131。为了隔离致动器134，到底座133的连接可以包含绝缘连接器144。
[0031] 基座129可以包含陶瓷材料，例如其中形成有数个孔145的玻璃陶瓷或金属碳化物。导电销131被接收于孔145中并穿过孔145，而且导电销131响应于致动器134的致动而在孔145中互逆移动(reciprocal)。导电销131应延伸穿过孔145例如约10mm和约30mm之间的距离。也可以使用其他的延伸值。加热器130，例如电阻加热器可以被接收在基座129下方或以其他方式与基座129热耦接，并且加热器130被设置和操作来通过从加热控制器148经第二缆线138供应的功率加热基座129。
[0032] 在操作中，导电销131可以先被升高来接收基板102，基板102在机器人端效器109上被插入通过开口108，该机器人被容置于移送室111中。可以将狭缝阀装置110关闭，并且可以通过致动器134将导电销131降低，以使基板102与可能被加热的基座129变成紧密热接触。泵149(例如真空泵)可以将处理腔室105抽空到适用于蚀刻的真空水平。
-2
基础的真空水平可以被保持在低于约1x10 毫托的压力下，而处理压力可以被保持在约次
10毫托(sub 10mTorr)至约次托(sub Torr)等级的范围中。也可以使用其他的真空压力。
-2
基础的真空水平可以被保持在低于约1x10 毫托的压力下，而处理压力可以被保持在约次
10毫托(sub 10mTorr)至约次托(sub Torr)等级的范围中。也可以使用其他的真空压力。
[0033] 在基板102被充分加热并提供了适当的腔室压力之后，致动器134可以使导电销131升高而接触基板102并将基板102升高到处理腔室105内的预定位置。可以使第一处理气体113从处理气源114流入入口122并将RF脉冲施加于RF电极126。同样地，从直流偏压源140将DC偏压脉冲施加于导电销131。
[0034] 在图3图示的绘示实施例中，各自对着同一时间轴图示出主时钟脉冲350、施加到RF电极126的RF脉冲352及施加到导电销131的DC偏压脉冲355的各个脉冲痕迹300。在一些实施例中，RF脉冲产生器128和DC脉冲产生器142可以通过主时钟155来同步，并且各自可以为电压信号。另外，RF脉冲产生器128和DC脉冲产生器142可以皆具有相对于主时钟155产生的主时钟信号350设定的时间延迟。RF延迟358和DC偏压延迟360(例如分别为延迟1和延迟2)可以被单独调整，而且可以由工艺控制156根据实验的蚀刻运作来决定和设定。每个RF脉冲352和DC偏压脉冲354的频率可以通过例如调整主时钟155的频率来进行调整。也可以使用频率倍增器。因此，在一些实施例中，RF脉冲352的频率可以与(例如任意多个的)DC偏压脉冲354不同。举例来说，在一些实施例中RF脉冲352可以操作于DC偏压脉冲354两倍的频率。也可以使用其他的倍数。
[0035] DC偏压脉冲354可以包含频率在例如约1MHz至约60MHz之间的方波脉冲。在一些实施例中DC偏压脉冲354的频率可以改变。DC偏压脉冲354可以具有例如从约10％至约90％的脉冲占空比。脉冲的占空比在本文中是定义为开启时间(在峰值功率)对比一个完整周期的分率。DC偏压脉冲354可以具有例如介于约10W至约2,000W之间的峰值功率。在一些实施例中，DC偏压脉冲354可从正电压(在接通状态)被脉冲为负电压(处于关闭状态)。在其他的实施例中，DC偏压脉冲354可以是具有迭加脉冲电压的正电压，但施加到导电销131的电压永远是正的，并且在接通状态中有峰值电压及在关闭状态时有较低的电压。可以在每个脉冲中以任何期望的图案或随机地调变DC偏压脉冲354的峰值幅度。
[0036] 所施加的RF脉冲352可以具有例如约2MHz和约120MHz之间的频率。RF脉冲354可以具有介于约100W至约3,000W之间的施加峰值RF功率。在一些实施例中可以改变RF脉冲352的频率。在其他的实施例中改变RF脉冲352的频率和DC偏压脉冲354的频率。可以调整与时钟信号350相差的偏压延迟360，以提供一段时间让每个脉冲在射频返回到关闭状态之后允许与RIE(反应离子蚀刻)阶段后剩余的任何工艺残留物进行残留物反应。
可以将RF延迟358和偏压延迟360调整于1％和约80％的主时钟周期之间。也可以使用其他的延迟。
可以将RF延迟358和偏压延迟360调整于1％和约80％的主时钟周期之间。也可以使用其他的延迟。
[0037] 为了便于蚀刻工艺的控制，可以将控制器162耦接到不同的设备组件。控制器162可以被以通用电脑处理器或微处理器的形式提供，该通用电脑处理器或微处理器可被用于控制各种功能。控制器162可以包括处理器和记忆体，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或任何其他形式的数字储存器，无论是本地或是远程的。各种的电路可以实现工艺控制156、主时钟155、RF脉冲产生器128、DC脉冲产生器142以及RF源127和DC偏压源140。这些电路可以包括高速缓存、电源、时钟电路、放大器、调制器、比较器、滤波器、信号产生器、及输入/输出电路和子系统及类似者。
[0039] 图4图示适用于蚀刻基板(例如，基板102)的等离子体蚀刻方法400。等离子体蚀刻方法400包括在402中提供处理腔室(例如处理腔室105)内的基板，并在404中提供处理气体(例如处理气体113)到处理腔室。方法400进一步包括在406中使处理腔室中的处理气体曝露于RF脉冲(例如RF脉冲352)，并在408中通过与该基板导电性接触的导电销(例如导电销131)提供DC偏压脉冲(例如DC偏压脉冲354)到基板。
[0040] 由于所施加的RF脉冲352和DC偏压脉冲354，等离子体被从处理气体113形成。一般来说，为了形成等离子体，可以通过在适当的条件下以适当的频率将来自RF源127的RF功率耦合至处理腔室105内的处理气体113来建立等离子体，而将处理气体113点燃成等离子体。在一些实施例中，可以经由设置在预备腔室120或处理腔室105内的RF电极
126提供等离子体功率源。选择性地，该RF功率源可以通过或更多个设置在主体106内或主体106周围的RF感应线圈来提供，并作为RF电极。在其他的实施例中，该RF源可以是远程源，例如Fu等人的美国专利第7,658,802号所教示的。可以使用其他适当的来源来产生该RF脉冲。
126提供等离子体功率源。选择性地，该RF功率源可以通过或更多个设置在主体106内或主体106周围的RF感应线圈来提供，并作为RF电极。在其他的实施例中，该RF源可以是远程源，例如Fu等人的美国专利第7,658,802号所教示的。可以使用其他适当的来源来产生该RF脉冲。
[0041] 本文所述的设备和方法对于去除在蚀刻工艺本身的过程中形成的非挥发性残留物特别有效。依据本发明的一个方面，DC功率的阻尼位置是由脉冲频率所控制。在低的频率范围(例如<10MHz，取决于离子通过时间和脉冲频率之间的关系)，DC偏压功率被耦合到等离子体鞘，从而提高离子蚀刻剂的能量。在较高的频率范围(例如>10MHz)，功率耦合可帮助整体等离子体改善等离子体密度和电位控制。可以进一步通过占空比和DC偏压功率输入来控制蚀刻剂的能量。因此，蚀刻速度和沟槽轮廓形状可以得到改良。
[0042] 可以提供偏压幅度调制来相对于不良的工艺区分出所需的表面反应(蚀刻)。在DC偏压脉冲354的“DC偏压开启”周期期间，反应性蚀刻剂获得能量并在工作周期内进行受控制的蚀刻。对于“DC偏压关闭”的周期，等离子体被转移到新的平衡，用于清除蚀刻残留物及循环反应性蚀刻剂。DC偏压可以在约10％和约100％的峰值功率之间进行调制。
[0043] DC偏压脉冲354可以被应用于要求宽工艺时间窗口和相对精确规格控制的介电质及/或导电材料/基板蚀刻工艺中的任一者，该规格控制包括蚀刻深度、CD控制和均匀性、及沟槽轮廓。本发明的方法和设备可用于尺寸为20nm或更小的特征(例如20nm及往后的技术节点)。
[0044] 特别的是，DC偏压脉冲可以是对过程中会发展出非挥发性副产物的蚀刻工艺明显有益的。举例来说，这样的蚀刻工艺包括具有CuX(其中X＝Cl、Br及类似者)及/或CuO残留物的铜蚀刻、具有TIF、TIOF、TiOx残留物的TiN蚀刻、具有SiON残留物或氧化层的SiN蚀刻、钌(Ru)蚀刻和相关的残留物及类似者。通过本方法的实施例和使用本文所述的设备100可以更有选择性地和有效地去除非挥发性副产物(残留物)。
[0045] 可以使用另外的工艺参数来促进等离子体点火和等离子体稳定性。例如，在一些实施例中，可以通过与主体106热接触的适当加热元件(未图示)来加热处理腔室105，并在等离子体点火期间将处理腔室105保持在约60至约100摄氏度之间的温度。
[0046] 因此，虽然已经结合本发明的示例性实施例来揭示本发明，但应了解的是，其他的实施例也可以落入本发明由权利要求所界定的范围内。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
等离子体蚀刻热门专利
QQ群二维码
意见反馈
意见反馈