首页 / 专利库 / 表面处理和涂层 / 真空镀膜 / 化学气相沉积 / 原子层沉积 / 空间原子层沉积 / 利用空间原子层沉积进行无缝间隙充填

利用空间原子层沉积进行无缝间隙充填

阅读:939发布:2020-05-11

专利汇可以提供利用空间原子层沉积进行无缝间隙充填专利检索,专利查询,专利分析的服务。并且本文中揭示的 实施例 一般是关于在高深宽比特征中形成 电介质 材料。在一个实施例中,揭示一种用于在一个处理腔室中充填高深宽比沟槽的方法。所述方法包括将 基板 置于处理腔室内部,在所述腔室中,基板具有一表面,所述表面具有数个高深宽比沟槽,及所述表面面向气体/ 等离子体 分配组件。所述方法进一步包括执行以下序列:在基板表面上及数个沟槽中的每一个内侧沉积电介质材料层,在此情况下,电介质材料层位于每一沟槽底部及 侧壁 上;并去除安置在基板表面上的电介质材料层的一部分,在此情况下,每一沟槽的开口被扩大。重复进行所述序列,直至利用电介质材料无缝充填了沟槽为止。,下面是利用空间原子层沉积进行无缝间隙充填专利的具体信息内容。

1.一种用于充填高深宽比沟槽的方法,所述方法包括:
将数个基板置于处理腔室内部,其中所述数个基板中的每一基板具有表面,所述表面具有数个高深宽比沟槽,及所述表面面向气体/等离子体分配组件;
执行以下序列:
在所述基板的所述表面上及所述数个沟槽的每一者内侧沉积电介质材料层,其中所述电介质材料层位于每一沟槽的底部与侧壁上;及
去除安置在所述基板的所述表面上的所述电介质材料层的一部分,其中每一沟槽的开口被扩大;和
重复所述序列,直至利用所述电介质材料无缝充填了所述沟槽为止,其中在所述处理腔室中执行所述序列。
2.如权利要求1所述的方法,其特征在于,所述基板置于基座组件上。
3.如权利要求2所述的方法,其特征在于,所述基座组件具有顶表面与形成于所述顶表面中的数个凹槽,其中每一凹槽被配置以支撑一个基板。
4.如权利要求3所述的方法,其特征在于,所述数个凹槽包括六个凹槽。
5.如权利要求2所述的方法,其特征在于,所述气体/等离子体分配组件包括面向所述基座组件的表面,其中数个口在所述气体/等离子体组件的所述表面中形成。
6.如权利要求5所述的方法,其特征在于,所述气体/等离子体分配组件包括八个口。
7.如权利要求1所述的方法,其特征在于,所述电介质材料层具有一厚度,所述厚度的范围自约50埃至约75埃。
8.如权利要求7所述的方法,其特征在于,所述电介质材料层具有约50埃的厚度。
9.如权利要求1所述的方法,其特征在于,去除所述电介质材料层的一部分包括去除约10%至30%的所述电介质材料层。
10.如权利要求9所述的方法,其特征在于,去除所述电介质材料层的一部分包括去除约10%的所述电介质材料层。
11.如权利要求1所述的方法,其特征在于,所述序列重复4次至6次。
12.如权利要求11所述的方法,其特征在于,所述序列重复6次。
13.一种用于充填高深宽比沟槽的方法,所述方法包括:
将数个基板置于处理腔室内部,其中所述数个基板中的每一基板具有表面,所述表面具有数个高深宽比沟槽,及所述表面面向气体/等离子体分配组件;
执行以下序列:
将每一基板置于所述气体/等离子体分配组件中的第一组一或更多个口下方,以在所述基板的所述表面上及所述数个沟槽的每一个内侧形成电介质材料层,其中所述电介质材料层位于所述每一沟槽的底部与侧壁上;及
将每一基板置于所述气体/等离子体分配组件中的第二组一或更多个口下方,以去除安置在所述基板的所述表面上的所述电介质材料层的一部分,所述第二组一或更多个口不同于所述第一组一或更多个口,其中每一沟槽的开口被扩大;及
重复所述序列,直至利用所述电介质材料无缝充填所述沟槽为止,其中在所述处理腔室中执行所述序列。
14.如权利要求13所述的方法,其特征在于,所述气体/等离子体分配组件包括面向每一基板的所述表面的表面,其中所述第一组一或更多个口与所述第二组一或更多个口在所述气体/等离子体组件的所述表面中形成。
15.如权利要求14所述的方法,其特征在于,所述气体/等离子体分配组件包括八个口。
16.如权利要求13所述的方法,其特征在于,所述电介质材料层具有厚度,所述厚度的范围自约50埃至约75埃。
17.如权利要求16所述的方法,其特征在于,所述电介质材料层具有约50埃的厚度。
18.如权利要求13所述的方法,其特征在于,去除所述电介质材料层的一部分包括去除约10%至30%的所述电介质材料层。
19.如权利要求18所述的方法,其特征在于,去除所述电介质材料层的一部分包括去除约10%的所述电介质材料层。
20.如权利要求13所述的方法,其特征在于,所述序列重复4次至6次。

说明书全文

利用空间原子层沉积进行无缝间隙充填

技术领域

[0001] 本文揭示的实施例一般是关于基板处理,及更具体而言是关于用于以高深宽比特征形成电介质材料的方法。

背景技术

[0002] 随着集成电路上的装置密度持续增大,装置结构之间的尺寸与距离持续减小。结构间隙的较窄宽度和结构之间沟槽的较窄宽度增大了所述构造中的高度与宽度比率(亦即深宽比)。换句话说,集成电路元件的持续微型化正在使所述元件内和所述元件之间的平宽度比所述元件垂直高度更快地缩小。
[0003] 虽然制作具有日益增大深宽比的装置结构的能已容许将更多结构(例如晶体管、电容器、二极管,等等)包装半导体晶片基板的相同表面积上,但此举亦产生制造问题。所述问题之一是在充填处理期间,难以在不产生空隙或缝隙的情况下完全充填这些结构中的间隙和沟槽。利用诸如氮化化硅的电介质材料充填间隙和沟槽必须使邻近的装置结构与彼此电隔绝。如果间隙留空,则将会有过多电噪声和电流漏泄,使装置无法正常操作(或根本无法操作)。
[0004] 当间隙宽度较大(及深宽比较小)时,间隙相对易于利用电介质材料的快速沉积物填充。沉积材料将覆盖间隙侧面及底部,并持续从下到上进行充填,直至裂缝或沟槽得到充分充填为止。然而,随着深宽比增至3:1或以上,将变得更难以在没有堵塞的情况下充填深的狭窄沟槽,所述堵塞在充填体积中产生空隙或缝隙。
[0005] 由此,对在具有高深宽比的间隙、沟槽,和其他装置结构内形成电介质材料的方法仍存在需求。发明内容
[0006] 本文揭示的实施例一般是关于基板处理,及更具体而言是关于用于以较高深宽比特征形成电介质材料的方法。在一个实施例中,揭示一种用于充填高深宽比沟槽的方法。所述方法包括将数个基板置于处理腔室内部,在所述腔室中,每一基板具有一表面,所述表面具有数个高深宽比沟槽,及所述表面面向气体/等离子体分配组件。所述方法进一步包括执行以下序列:在基板表面上及数个沟槽中的每一个内侧沉积电介质材料层,在此情况下,电介质材料层位于每一沟槽的底部及侧壁上;并去除安置在基板表面上的一部分电介质材料层,在此情况下,每一沟槽的开口被加宽。所述方法进一步包括重复所述序列,直至利用电介质材料无缝充填了沟槽为止,在此情况下,序列在处理腔室中执行。附图说明
[0007] 为了能够详细理解上文中列举的本发明特征,可参考实施对上文简述的本发明进行更为具体的描述,所述的实施中的一些实施在附图中进行图示。然而,将注意,附图仅图示本发明的典型实施,因此附图将不被视作限制本发明范畴,因为本发明可认可其他同等有效的实施。
[0008] 图1是根据一个实施例的处理腔室的横剖面侧视图。
[0009] 图2是根据一个实施例的转盘处理腔室的透视图。
[0010] 图3是根据一个实施例的气体/等离子体分配组件中的一部分的示意性底视图。
[0011] 图4图示根据一个实施例的用于利用电介质材料充填高深宽比特征的处理步骤。
[0012] 为了便于理解,在可能的情況下已使用相同元件符号以指定附图中共用的相同元件。假设一个实施中揭示的元件可在无需特定详述的情况下以有利方式用于其他实施中。

具体实施方式

[0013] 本文揭示的实施例一般是关于基板处理,及更具体而言是关于用于在高深宽比特征中形成电介质材料的方法。在一个实施例中,揭示一种用于充填高深宽比沟槽的方法。所述方法包括将基板置于处理腔室内部,在所述腔室中,基板具有一表面,所述表面具有数个高深宽比沟槽,及所述表面面向气体/等离子体分配组件。所述方法进一步包括执行以下序列:在基板表面上及数个沟槽中的每一个内侧沉积电介质材料层,在此情况下,电介质材料层位于每一沟槽底部及侧壁上;并去除安置在基板表面上的一部分电介质材料层,在此情况下,每一沟槽的开口被扩大。所述方法进一步包括重复所述序列,直至利用电介质材料无缝充填了沟槽为止,在此情况下,在处理腔室中执行序列。
[0014] 图1是根据一个实施例的处理腔室100的横剖面侧视图。处理腔室100能够在一或更多个基板60上执行沉积和蚀刻处理两者。处理腔室100包括气体/等离子体分配组件30,所述分配组件能够在基板60的整个顶表面61分配一或更多个气体及/或等离子体。基板60可具有数个待充填电介质材料的沟槽,所述电介质材料如氮化硅或氧化硅。气体/等离子体分配组件30包括数个气体口和数个真空口,所述气体口将一或更多个气流及/或等离子体传输至基板60,所述真空口安置在相邻的气体口之间以从处理腔室100传输出气流。
[0015] 在一个实施例中,气体/等离子体分配组件包括第一前体注射器120、第二前体注射器130、第三前体注射器142、等离子体注射器144,和净化气体注射器140。注射器120、130、140、142、144可由诸如主机的系统计算机(未图示)控制,或由诸如可编程逻辑控制器的腔室特定控制器控制。前体注射器120将化合物A的连续或脉冲式反应性前体流经由气体口125注入处理腔室100。前体注射器130将化合物B的连续或脉冲式反应性前体流经由气体口135注入处理腔室100。前体注射器142将化合物C的连续或脉冲式反应性前体流经由气体口165注入处理腔室100。前体A、B、C可用以执行氮化硅、氧化硅,或其他电介质材料的原子层沉积(atomic layer deposition;ALD)至形成于基板60上的沟槽内。前体A可包含硅,前体B可包含氮,且前体C可包含氧。在一个实施例中,仅有两个前体,如前体A和B,或前体A和C。
[0016] 等离子体注射器144可将远程等离子体经由等离子体/气体口175注入处理腔室100,以在基板60上执行等离子体蚀刻。等离子体注射器144可将诸如NF3的蚀刻剂气体经由等离子体/气体口175注入等离子体区域185内,及电极187、189在等离子体区域185中形成电场,然后在等离子体区域185中产生等离子体。亦可使用其他类型的等离子体源来代替电极187、189以在等离子体区域185中产生等离子体。净化气体注射器140将连续的或脉冲式的非反应性气流或净化气流经由数个气体口145注入处理腔室100。远程等离子体或在等离子体区域185中形成的等离子体可通过喷淋头191。喷淋头191可被配置以通过使或多或少的等离子体到达基板60上来控制蚀刻处理的方向性。
[0017] 净化气体从处理腔室100中去除反应性材料和反应性副产物。净化气体通常为惰性气体,如氮气、氩气或氦气。气体口145可被安置在气体口125、135、165、175之间以便分隔前驱化合物A、B、C与等离子体或蚀刻剂气体,由此避免前体与等离子体/蚀刻剂气体之间的交叉污染。
[0018] 在另一方面中,在将前体注入处理腔室100内之前,远程等离子体源(未图示)可连接到前体注射器120、前体注射器130及前体注射器142。处理腔室100进一步包括连接到处理腔室100的送系统150。泵送系统150可被配置以经由一或更多个真空口155将气流排出处理腔室100。真空口155可被安置在气体口125、135、165、175之间,以便在气流与基板表面61反应之后,将气流排出处理腔室100,及进一步限制前体与等离子体/蚀刻剂气体之间的交叉污染。
[0019] 处理腔室100包括数个分区160,所述分区安置在相邻的气体口之间。每一分区160的下部部分延伸至基板60的表面61附近,例如,与表面61相距约0.5mm或更大距离。
在此配置中,分区160的下部部分与基板表面61分隔达一距离,所述距离足以容许在气流与基板表面61反应之后,气流围绕下部部分流向真空口155。箭头198指示气流方向。因为分区160作为气流的物理阻挡层进行操作,因此分区160亦限制前体之间的交叉污染。数个加热器90可被安置在基板60下方以协助在处理腔室100中执行的一或更多个处理。
[0020] 处理腔室100亦可包括梭子65与轨道70以用于穿过处理腔室100以从气体/等离子体分配组件30下方通过的形式移送基板60。在图1中所示的实施例中,梭子65以直线路经移动穿过处理腔室100。图2图示一实施例,在所述实施例中,基板以圆形路径移动穿过转盘处理系统。
[0021] 图2是根据一个实施例的转盘处理腔室200的透视图。处理腔室200可包括基座组件230和气体/等离子体分配组件250。基座组件230具有顶表面231与数个凹槽243,所述凹槽形成于顶表面231中。每一凹槽243可支撑一个基板60。在一个实施例中,基座组件230具有六个凹槽以用于支撑六个基板60。每一凹槽243经定尺以使被支撑在凹槽243中的基板60具有与基座组件230的顶表面231大体上共面的顶表面61。在沉积/蚀刻处理期间,或在沉积/蚀刻处理之间,基座组件230可通过支撑轴240而旋转。
[0022] 气体/等离子体分配组件250包括数个扇形区段252。气体/等离子体分配组件250的部分被去除以图示安置在下方的基座组件230,如图2中所示。气体/等离子体分配组件250并非由数个区段252形成,而是可按与基座组件230具有相同形状地一体形成。气体/等离子体分配组件250的部分在图3中图示。
[0023] 图3是气体/等离子体分配组件250中的一部分的示意性底视图。气体/等离子体分配组件250具有表面301,所述表面301面向基座组件230。数个气体/等离子体口302可在表面301中形成。净化气体口304围绕每一气体/等离子体口302,且真空口306在相邻气体/等离子体口302之间。气体/等离子体口302可与气体/等离子体口125、
135、165、175具有相同作用,净化气体口304可与净化气体口145具有相同作用,及真空口
306可与真空口155具有相同作用。在一个实施例中,表面301中安置有八个气体/等离子体口302。在一个实施例中,有八个区段252,所述区段形成气体/等离子体分配组件250,每一区段具有一个气体/等离子体口302。图3中图示的气体/等离子体分配组件250的部分可为两个区段252的组合。在一个实施例中,一个气体/等离子体口302用于分配等离子体以执行等离子体蚀刻,而剩余七个气体/等离子体口302则用于分配前体气体以用于将电介质材料沉积至在基板60上形成的沟槽内。在另一实施例中,两个气体/等离子体口302用于分配等离子体,而剩余六个气体/等离子体口302则用于分配前体气体。在另一实施例中,三个气体/等离子体口302用来分配等离子体,而剩余五个气体/等离子体口
302则用来分配前体气体。在另一实施例中,四个气体/等离子体口302用来分配等离子体,而剩余四个气体/等离子体口302则用来分配前体气体。相同的前体气体可进入一个以上的气体口302,且一或更多个前体可进入一个气体口302。
[0024] 处理腔室100或200允许在处理腔室中进行沉积与蚀刻。在操作期间,基板60在所述空间分隔的出口302下方移动,并连续地将多个表面曝露于不同的化学品或等离子体环境。由此,在空间ALD和表面蚀刻处理中,有可能存在薄膜逐层生长的情况。在操作期间,当基板60在一或更多个气体口302下方旋转时,一定厚度的氮化硅或氧化硅的第一层可沉积至沟槽内。然后,基板60旋转,以便处于等离子体口302下方,且含氟等离子体去除第一层的一部分。由于沟槽内侧的等离子体活性成分浓度低,因此蚀刻大部分发生在沟槽顶部。换句话说,沉积在沟槽底部与侧壁上的第一层不受影响。等离子体蚀刻步骤使得沟槽顶部比沟槽底部开口更宽。其次,在基板60于一或更多个气体口302下方旋转时,另一层氮化硅或氧化硅层可沉积至沟槽内,及在基板60旋转以便处于另一等离子体出口302下方时,第二氮化硅或氧化硅层中靠近沟槽顶部的部分通过等离子体蚀刻处理而被去除。可重复进行沉积与蚀刻处理,直至用氮化硅或氧化硅无缝充填沟槽。无缝意味着沟槽内侧大体上没有空隙或缝隙。
[0025] 图4图示根据一个实施例的用于利用电介质材料充填高深宽比特征的处理步骤400。在步骤402中,数个基板置于处理腔室内部,所述处理腔室如处理腔室100或处理腔室200。基板可置于基座组件(如梭子65或基座组合件230)上,且位于气体/等离子体分配组件(如气体/等离子体分配组件30、250)下方。在一个实施例中,有六个基板安置在基座组件上。数个基板中的每一个具有一表面,所述表面面向气体/等离子体分配组件,及数个高深宽比沟槽在所述表面中形成。在步骤404中,第一层电介质材料沉积在所述表面与沟槽内侧上。第一层可在沟槽底部与侧壁上形成。在一个实施例中,第一层具有一厚度,所述厚度的范围自约50埃至约75埃,如约50埃。第一层可为氮化硅、氧化硅,或其他电介质材料,且第一层可在基板置于气体/等离子体分配组件的一或更多个气体口下方时形成。一或更多个前体气体可从一或更多个气体口流出,且与基板表面反应及与彼此相互反应以形成第一层。在沉积期间,基板可通过基座组件移动;或在第一层沉积时,基板可在一或更多个气体口中的每一个下方固定不动。
[0026] 接下来,在步骤406中,安置在基板表面上的第一层的一部分被去除。由于安置在基板表面上的第一层的部分可能使沟槽具有较小开口,因此基板被移至诸如等离子体口175、302的等离子体出口下方的位置。含氟等离子体从等离子体口流出,且安置在基板表面上的第一层的一部分内腐蚀达约10%至30%,意味着安置在基板表面上的第一层厚度的
10%至30%被去除。安置在沟槽底部与侧壁上的第一层的部分不受影响,因为沟槽内侧存在低的自由基浓度。安置在基板表面上的第一层的部分被去除,沟槽开口被扩大,从而使得沟槽易于充填。
[0027] 可重复进行步骤404与406,如步骤408中所示,使得第二层沉积在第一层上和沟槽内侧,及去除安置在第一层上的第二层的一部分以扩大沟槽开口,直至利用电介质材料无缝充填高深宽比沟槽为止。在一个实施例中,步骤408包括重复步骤404、406约达4次至6次,诸如6次。
[0028] 尽管前述内容是针对本发明的实施的,但可在不背离本发明的基本范畴之前提下设计本发明的其他及更多实施方式,及本发明的范畴由以上权利要求书所决定。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈